CN101545949A - 用于通过连接触点串行发送数据的电路装置、设备和方法 - Google Patents

Abstract

本发明涉及一种集成电路装置，具有用于与外部部件和设备串行地交换数据和/或信号的连接触点，以及具有控制装置和/或串行接口，用于借助施加在这样一个连接触点上的、至少被调制在低的、中等的和高的电压状态之间的信号电压通过时钟控制地接收数据。控制装置和/或接口被设计为，使得在发送模式中通过该连接触点发送数据，其中该开关装置在接收到从所述的一个电压状态转换为另一个电压状态的边沿之后将该另一个电压状态在所述时钟的半个时钟周期结束之前拉到与该另一个电压状态不同的电压状态。此外本发明还涉及用于运行这种电路装置的设备和方法。

Description

用于通过连接触点串行发送数据的电路装置、设备和方法

技术领域

本发明涉及用于通过连接触点(Anschlusskontakt)串行发送数据的具有权利要求1前序部分特征的电路装置、具有权利要求9前序部分特征的设备、以及具有权利要求13前序部分特征的方法。

背景技术

DE19819265C1描述了一种用于对集成电路装置进行参数化的方法以及用于此的集成电路装置。其中基于一种具有基本上固定布线或固定连接的部件的集成电路装置。通过参数化，可以为电路装置的运行预先给定参数。信号电压端子用于输入参数，其中在该信号电压端子上施加信号电压。实际的参数被调制在(aufmodulieren)信号电压上，其中y与信号电压端子串接(nachschalten)的比较器检查所施加的信号电压以确定其是否上升超过一阈值。

此外，具有大量以所谓管脚的形式存在的连接触点的外壳(Gehaeuse)一般是公知的，其中该外壳用于容纳集成电路部件等。其中已知将可自由编程的数字处理器以及运行处理器所需要的其他部件一起容纳在该外壳中。通常，其中外壳的两个连接触点用于施加供电电压和基准电压(Basisspannung)，另外两个连接触点用于布设地线端子(Erdanschluss)或施加零电压以及施加工作电压，还有多个其它连接触点用于输入和输出数据。

为了测试或检验目的，这样的电路装置并且还有其它集成电路装置或者使用仅从相应外壳引出的信号连接触点来并行或串行测试，或者如果只存在少量连接触点，则使用根据DE19819265C1的对供电电压的简单的电平调整(eingegelig)的调制和/或对电流消耗(Stromaufnahme)的简单调制。

为了能够快速地单向地串行和同步地测试集成电路装置，DE102006022985A1描述了一种电路装置，具有用于操纵(Ansteuern)测试工作方式(Testbetriebsart)的串行测试接口，具有可自由编程的数字处理器，具有用于容纳测试接口和处理器的外壳，并且具有用于与外部部件和设备交换数据和/或信号的连接触点，其中在其中一个连接触点上可以施加经过调制的信号电压，以便通过使用至少两个可控的电压电平来传输数据和/或时钟(Takt)。借助于至少两个比较器已经可以检测对于两个电压电平的超过和/或低于。

在具有非常少的触针(Kontaktstift)或PIN的集成电路装置中，每个额外PIN比较昂贵。因此，重要的是在电路装置中为测试该电路装置的目的使得能够通过尽可能少量的触针来实现完全同步的(vollsynchron)、双向的通信。

相对于以前的现有技术，DE102006022985A1通过经由电压供应来将时钟、并且还将数据从上级装置传输到电路装置而克服了一些缺点。对于测试工作方式，可以不需要集成电路装置中独立的时钟源，只要对该电路装置被测试。其中，还已经可以实现被相同频率地(gleich-frequent)传输到集成电路装置中的时钟。但是，这仅仅是数据的单向传输，并且因此这是只经过单向电压调制的接口。为了在实际工作时从集成电路装置向上级装置传输数据或在必要时还传输传感器数据，需要供电电压端子处费事的电流调制，或者需要使用附加的触针或PIN。

发明内容

本发明要解决的技术问题在于，为了通过连接触点串行发送数据，提出了一种改进的电路装置、用于与该电路装置通信的设备以及为此改进的方法，它们即使在集成电路装置具有数量减小的连接触点、尤其是只具有两个连接触点的情况下也能使用，而不损失可能的功能或容量(Kapazitaeten)。尤其应该改进在根据DE102006022985A1的电路装置中的测试工作方式，使得两个电压触针在结构成本很小的同时，除了提供电压之外还可以实现双向的数据传输。

为了经由连接触点串行发送数据，该技术问题通过具有权利要求1特征的电路装置解决，通过具有权利要求9特征的设备以及通过具有权利要求13特征的方法解决。优选的实施方式是从属权利要求的主题。

因此，优选地，集成电路装置具有用于与外部部件和设备串行交换数据和/或信号的连接触点，并且具有用于借助于一个这样的连接触点处至少在低的、中等的和高的电压状态(Spannungszustand)之间被调制的信号电压来以借助于时钟进行时钟控制(takten)的方式接收数据的控制装置和/或串行接口。优选地，控制装置和/或接口具有开关装置，其中该开关装置被设计和/或控制为使得，通过该开关装置在接收到从其中一个电压状态转换为另一电压状态的边沿之后将该另一电压状态在时间上经过所述时钟的半个时钟周期之前拉到与该另一电压状态不同的电压状态，而在发送模式中经由该连接触点发送数据。

尤其地，通过该开关装置在接收到从中等电压状态转换为更高或更低电压状态的边沿之后在时间上经过所述时钟的半个时钟周期之前将电压状态拉到相对于该中等电压状态来说更低的或更高的电压状态，而在发送模式中经由该连接触点发送数据。

通过令人吃惊的简单方式，可以通过这样的设计从而不需要电压端子处用于将数据从集成电路装置返回给上级设备的电流调制。也不再需要提供附加的触针或PIN来将数据从电路装置传输到上级装置中。可以通过简单的方式而经由仅仅一个触针来实现完全同步的、双向的通信。也就是说，优选经由一个唯一的信号线，应当同时在两个方向上传输数据，并且尤其是附加地还传输用于同步地处理该数据的时钟。有利地，由此还有，工作时钟(Arbeitstakt)只在双方中的一方处是必需的，其中优选在集成电路装置的外部由上级设备提供用于单线接口(Eindrahtschnittstelle)的时钟。在时钟接收器一侧，也就是在电路装置内部的单线接口中，不必存在自己的时钟。此外，在必要时还按照常见的方式设置接地连接或基准电压连接或者公共的接地端子。

优选地，这种电路装置具有比较器电路，该比较器电路被设计和/或控制为使得既提取调制到信号电压上的数据作为用于该电路装置的内部数据，又提取调制到信号电压上的时钟作为用于该电路装置的内部时钟。

优选地，电路装置具有设置在电路装置一侧的发送控制装置，该发送控制装置具有计数器，例如移位寄存器，用于利用由设备所发送的数据或电压状态来对时钟的数量进行计数，该发送控制装置还具有用于在计数器达到一固定计数值或一可预先确定的固定计数值时将数据发送到设备的部件。

优选地，电路装置具有用于微弱地(schwach)将信号电压拉到另一电压状态、尤其是相反的(entgegengesetzt)电压状态的晶体管装置，以及用于强烈地(stark)将信号电压拉到另一电压状态、尤其是相反的电压状态的晶体管装置。由此，可以以不同的力道(Kraft)将施加的信号电压拉到期望的方向。微弱的拉动尤其使得可以控制回退的(rezessiv)电压变化；与强烈的拉动相反，回退的电压变化可以通过进行通信的设备容易地过调制(uebersteueren)。

这种电路装置优选可以为了测试工作方式而被设计和/或控制为将与信号电压一起施加的时钟作为内部时钟施加到电路装置的部件。因此，对于内部电路(Schaltung)，提供该时钟作为工作时钟。该时钟通过信号电压的调制而生成。也就是说，内部电路可以根据每一个由作为外部时钟主机(Clockmaster)的上级设备所产生的边沿直接反应。内部电路尤其可以将由外部施加的(angestrebten)中等电压电平相对于更低或还有更高的电平转换。下面示例性地描述高电平转换为低电平。由此，集成电路装置不需要一定要具有自己的时钟源，或在测试工作方式中执行自己的时钟源与进行检查的设备的外部时钟源的同步。

优选地，这种电路装置具有开关装置，用于在测试工作方式中和/或在开发该电路装置时和/或在开发该电路装置的软件时和/或在带尾编程(Bandendeprogrammierung)时和/或在通过该电路装置实现的应用中查找故障时启动测试接口、和/或启动用于分析信号电压的比较器电路。由此，例如可以通过简单的方式在测试工作方式和正常的工作方式之间切换。

这种电路装置优选可以例如配备有传感器装置，并且被设计和/或控制为输出由该电路装置或与该电路装置连接的装置所提供的数据，尤其是测量数据或传感器数据，作为在发送模式中要经由连接触点发送的数据。从而，只具有3个连接触点的可通过上级设备控制的传感器可以经由这些连接触点而被供以信号电压，接收用于控制该传感器的数据，以及发送测试结果和/或测量值作为数据。

独立地，优选设置具有连接触点的设备，该连接触点用于与集成电路装置串行地交换数据和/或信号，该集成电路装置是优选如下构造的电路装置，即该电路装置的上级设备配备有控制装置和/或串行接口以用于通过在这种连接触点处至少在低的、中等的和高的电压状态之间调制信号电压而以借助于时钟被时钟控制的方式发送数据，该接口被设计和/或控制为使得该接口在接收模式中从其中一个电压状态转换为另一电压状态，并且该接口至少在通过该电路装置在所述时钟的半个时钟周期结束之前将该另一状态转换为所述电压状态中与该另一电压状态不同的电压状态时采集(erfassen)对该电路装置的数据的接收。

尤其地，接口被设计和/或控制为使得该接口在接收模式中从作为所述一个电压状态的中等电压状态转换为作为所述另一电压状态的更高或更低电压状态，并且至少在通过所述电路装置在所述时钟的半个时钟周期结束之前将电压状态转换为相对于该中等电压状态来说更低或更高的电压状态时采集对该电路装置的数据的接收。

优选地，其中接口被设计和/或控制为在接收模式期间转换为所述另一电压状态、尤其是转换为作为该另一电压状态的更高或更低电压状态时回退地施加信号电压。回退的电压状态使得所连接的集成电路能够以简单的方式将信号电压拉到另一电压状态，以便从而执行数据的信令化(Signalisierung)。

相应地，在用于通过一个公共的连接触点传输数据或信号的系统中，优选可以使用这样的优选的集成电路装置以及这种优选的设备。

独立地，一种用于通过在集成电路装置的连接触点处至少在低的、中等的和高的电压状态之间调制信号电压来串行地传输数据的方法在以下情况下是有利的，即在接收模式中，通过与该连接触点连接的设备在该连接触点处施加具有将所述电压状态之一转换为所述电压状态中另一电压状态的边沿的信号电压，并且为了在接收到该边沿之后进行发送，通过该电压装置将信号电压转换为所述电压状态中与该另一电压状态不同的电压状态。

这样一种方法是优选的，即其中通过该设备将所述边沿施加到该连接触点，并且一方面，为了在接收到该边沿之后发送第一数据状态，通过该电路装置将信号电压转换为作为所述另一电压状态的相对于作为所述一个电压状态的中等电压状态来说更低或更高的电压状态，另一方面，为了在接收到该边沿之后发送第二数据状态，保留在通过设备所施加的电压状态中的信号电压。考虑这种过程的协议使得可以由该设备在相应预先给定的时刻或时钟时通过施加高的电压状态或低的电压状态而将数据直接发送到电路装置，这些电压状态本身由电路装置来解释。相反，在相反方向上借助连续的数据或电压状态间接发送数据，其中电路装置在接收到该边沿之后选择性地保留电压状态或将电压状态转换为其它电压状态。

优选地，借助于时钟以时钟控制的方式改变信号电压，其中通过集成电路装置在接收到该边沿之后将信号电压在时间上经过该时钟的半个时钟之前转换为作为所述另一电压状态的相对于作为所述一个电压状态的中等电压状态来说更低或更高的电压状态。

优选地，其中采用一种协议，其中，根据该协议，允许通过该设备发送固定数量的前后连续的时刻或时钟、时钟周期，并且允许在此之后或与此交替地，通过电路装置发送固定数量的前后连续的时刻或时钟周期，至少一个时钟周期。

优选地，为了将时钟传输到电路装置，由该设备在一个时钟周期内通过在中等电压状态、更高的电压状态或更低的电压状态中两个之间切换信号电压的电压状态，以及通过将电压状态转换回去而以时钟控制的方式改变信号电压。

附图说明

下面借助附图详细解释实施例。在附图中：

图1示出集成电路装置的部件，这些部件经由两个电压触针被连接到上级设备，例如检验电路，

图2示出电压变化曲线，其例如可以在上级设备和集成电路装置之间的信号电压端子处测量，

图3示出用于传输逻辑1和逻辑0的电压状态，

图4示出比较器的示例性电路结构，该比较器用于从所施加的信号电压中提取数据和时钟，

图5示出用于表示调制和解调信号电压的方法的不同的信号或时钟变化曲线，

图6示出在由集成电路装置接收到比特时的示例性电压变化曲线，

图7示出电路装置的发送状态的示例性电压变化曲线，以及

图8示出控制装置的示例性电路图的部件，该控制装置用于为用于从电路装置向上级设备发送数据的电路设备提供控制信号。

具体实施方式

图1示意性示出集成电路装置J和这样的集成电路装置J的部件，该集成电路装置连接到上级设备C，从该电路装置来看，该上级设备是外部设备。

理想情况下，其中，尤其是对于测试工作方式，经由仅仅两个连接触点S0、SDAT实现连接，这些连接触点用作为用于传输基准电压vss和信号电压v的触针。相应地，集成电路装置J以及上级设备C分别具有串行接口电路JD、CD。基准电压vss可以被理解为接地连接，但是也可以被理解为被置于任意的固定电压水平(Spannungsniveau)的电压。信号电压v被理解为这样一个电压，即该电压相对于基准电压vss位于更高或更低的电压水平。

在上级设备C中，控制装置CC除了在必要时的其它功能之外，还提供时钟T和数据csd，其中时钟T和数据csd要经由上级设备C的接口CD被传输到电路装置J。此外，从接口CD所接收的数据crd被转发(weiterleiten)到上级设备C的控制装置。这样的被接收的数据crd同样经由优选仅仅两个连接触点、或尤其是经由第二连接触点SDAT从集成电路装置J接收。

集成电路装置J在内部同样具有接口JD，用于从该电路装置J经由第二连接触点SDAT向上级设备C串行传输数据jo，或从上级设备C接收时钟T和数据csd。相应地，电路装置J的接口为它的同时用作为发送控制装置的控制装置JC提供数据JD和内部时钟jclk，该内部时钟事先根据经由尤其是第二连接触点SDAT从上级设备C所接收的时钟T而获得。集成电路装置的发送控制装置JC因此优选借助于所接收的时钟T作为从中产生的集成电路装置J的内部时钟jclk来进一步处理所接收的数据。此外，控制装置JC作为发送控制装置除了提供待传输的数据之外，还提供用于接口JD的相应控制信号，从而电路装置的接口JD可以将待传输的数据jo通过第二连接触点SDAT传输到上级设备C。

图1示出了第二连接触点SDAT处关于时间t的示例性电压变化曲线，其中该电压变化曲线放大地也在图2中被示出。可以看出，信号电压v基本上控制3个不同的电压电平或电压状态Vl、Vm和Vh。

在第一时间段中示出不工作的(untaetig)区域，其中方波电压(Rechteckspannung)基本上在下面的两个电压状态Vl和Vm之间交替变化。接下来示出4个用于通信的比特：比特1、比特2、比特3、比特o。从图3也可以看出，其中这些比特中的每一个都在上级设备C的时钟T的整个时钟周期T上持续。

根据优选的协议，前3个比特：比特1到比特3用于从上级设备C传输到与该上级设备连接的集成电路装置J。其中，为了使活动的工作方式可识别，第一比特：比特1用上升沿转换到最高的第三电压状态Vh。随后的两个时钟或比特：比特2、比特3用于将数据csd从上级设备C传输给与该上级设备连接的电路装置J。其中，根据待传输的数据状态，交替地在中等电压状态Vm和低电压状态Vl或高电压状态Vh之间切换。第四时钟T或第四比特：比特o用于在相反方向上传输数据，也就是说从集成电路装置J传输到上级设备C。然后是不工作(Untaetigkeit)或不活动的阶段。

因此，第一比特：比特1在不工作时间(Untaetigkeitszeit)之后用作起始信号或例如由总共4个比特(包括起始比特)构成的相应数据帧(Datenrahmen)的起始比特。对每个数据帧，在起始比特之后是两个比特：比特2、比特3，用于从上级设备传输到所连接的电路装置；以及最后一个比特：比特o，用于相反方向上的数据传输。

相应地，集成电路装置J在其控制装置JC中相应地具有下拉驱动器(Herunterziehtreiber)JPDC，该下拉驱动器利用尤其是弱下拉驱动器JPDW和强下拉驱动器JPDS分别在接口JD上施加弱的和强的下拉信号(Herunterziehsignal)pdw、pds。根据所施加的信号，接口JD在第一边沿f1之后在第三时钟结束时或者在第四时钟：比特o开始时，将信号电压v拉到低电压状态Vl，以发送零状态(Nullzustand)。

为了使得能够从电路装置J传输到上级设备C，上级设备C的接口CD在第三时钟结束时或者在第四时钟开始时施加上升沿f1，使得信号电压v从中等电压状态Vm转换为高电压状态Vh。

对于电路装置J，现在存在两种传输可能性，即传输高状态或低状态。如果电路装置J希望传输高状态或二进制的1，则电路装置J将信号电压v保留在高电压状态Vh中。在半个时钟周期之后，上级设备的接口CD然后在另一个半个时钟周期中又将信号电压v拉到中等电压状态Vm。相反，如果电路装置希望传输低状态或者二进制的0，则该电路装置在转换为高电压状态Vh的第一上升沿f1之后将信号电压拉到低电压状态Vl，由此，上升沿f1在时间上尽可能紧跟在下降的第二边沿f2之后。

作为一直下拉到低电压状态Vl的替代，还存在这样的可能性，即集成电路装置只将第二边沿f2下拉到中等电压状态Vm。但是，相应的设计在由于集成电路装置J中的时钟再生(Taktregenerierung)而更加费事地构造。一般地可以转换为：在调制时不是仅可以从中等电压状态Vm转换为高或低电压状态Vh、Vl，而且这3个电压状态Vl、Vm和Vh的分配(Zuordnung)可以任意地设置。从而例如可以还为了传输时钟T，还在高电压状态Vh和低电压状态Vl之间切换，以及为了传输数据csd、jo，使用到中等电压状态Vm的切换。

为了使得能够实现这种双向的数据传输，上级设备C在其控制装置CC中具有上拉驱动器(Hochziehtreiber)CPUC或者上级设备C具有作为独立部件的上拉驱动器。该上拉驱动器为接口CD提供相应的上拉信号pus、puw，其中接口CD基于这些上拉信号对信号电压v进行相应的控制。尤其地，在上拉驱动器CC中，弱(schach)上拉驱动器CPUS提供弱上拉信号pus，强上拉驱动器CPUW提供强上拉信号。此外，优选地，对于时钟T的每第二半，提供用于拉强的(stark)中等电压状态的强信号。

尤其是在第四时钟中或在第四比特：比特o中，接口CD根据所施加的弱上拉信号csd将信号电压v控制到高的但回退的电压状态Vh，从而连接的集成电路装置J可以再次下拉高电压状态Vh。替换地，代替相应设计的低电平为主(dominant)的通信导线(Kommunikationsleitung)，还通过使用高电平为主的通信导线相应地实施该方法。

为了驱动所示出的集成电路装置J，为该集成电路装置施加信号电压v。为此，第一连接触点S0例如与基准电压vss连接，并且在第二连接触点SDAT处施加信号电压v。

在所示出的实施例中，根据示出的电压-时间图，在时间t的变化过程中调制所施加的信号电压v。例如，作为用于集成电路装置J的信号电压v，作为第一电压状态Vl的第一电压电平或相对的低电压电平是必需的。对从上级设备C传输给电路装置J的数据csd的调制通过以下方式进行：为了传输数据，施加变化的信号电压v，其具有较高的信号电平作为第一电压状态Vl。尤其地，在协议中优选实现两个或更多的更高的信号电平作为中等电压状态Vm和更高电压状态Vh，从而不仅可以传输纯数据，而且优选还可以借助于信号电压v传输时钟P。根据优选实施方式，接口电路CD、JD将串行数据传输转换为并行数据传输，或者在相反的方向上，为了输出借助于传感器S所测得的数据或其它数据，将并行数据转换为串行数据。

为了能够分析电压电平，即为了能够确定借助于信号电压v所传输的数据csd，图4中示例性所示出的电路装置J的接口电路JD具有比较器电路K。

尤其是在比较器电路K的相应输入端处施加基准电压vss以及用变化电平施加的信号电压v，其中该信号电压v通过接口电路JD和/或直接通过两个连接触点S0、SDAT引出(abgreifen)。

电阻链(Widerstandkette)以3个串联的电阻R被连接在基准电压vss和信号电压v之间。

比较器电路K的第一比较器K1具有两个输入端，其中在正输入端处连接这样一个节点，即该节点连接在从基准电压vss来看的两个第一电阻R之间。第一比较器K1的负输入端被施加到参考电压Vref。参考电压Vref例如可以是内部电压值，该内部电压值位于第一和第三电压电平之间的中间(mittig)电压水平，优选大约处于中等电压状态Vm的大小。参考电压Vref例如可以是内部地以温度和电压上的能带隙(Bandgap)而产生的电压。

第二比较器K2同样具有两个输入端，其中负输入端连接到参考电压Vref。正输入端连接到这样一个节点，即该节点从基准电压vss来看被连接在所述电阻R中第二电阻和第三电阻之间。

第一和第二比较器K1、K2的输出端施加到提取电路K0，该提取电路用于提取(Herausziehen)上级设备C的原始时钟T，并且用于提供与该时钟T相对应的内部时钟jclk。通过将外部时钟T传输到集成电路装置J中，优选将所接收的外部数据csd和jd直接同步到这样产生的内部时钟jclk。两个比较器K1和K2的比较器输出信号ko、ki被施加给其它电路部件。

另一电阻Rw通过第一晶体管Tw的源极-漏极路径被连接在信号电压v和基准电压vss之间。第二晶体管Ts用其源极-漏级路径直接连接在信号电压v和基准电压vss之间。此外，该另一电阻Rw和这两个晶体管Tw、Ts形成一个电路装置的部件，其中该电路装置被设计和/或控制为使得在发送模式中经由连接触点发送电路装置J的数据jo。

基本上，用于确定所接收的时钟T和外部数据csd的方法与根据DE102006022985A1的设备和方法类似地进行，其中根据所述所接收的时钟T生成内部时钟jclk，根据该外部数据csd生成电路装置J的内部数据jd。

内部时钟jclk和由接口JD内部产生的数据jd以及要传输给上级设备C的数据jo被施加给控制装置JC，其中控制装置基于尤其是所接收的数据jd借助于下拉驱动器JPDC与其相关地提供两个下拉信号pdw、pds。

这两个下拉信号pdw、pds用于以信号表示(Signalisierung)实际要传输的数据jo，并被施加给接口JD。如图4所示，弱下拉信号pdw施加到第一晶体管TW，其中第一晶体管与所述另一电阻Rw串联地连接在基准电压vss和信号电压v之间。所施加的弱下拉信号pdw因此导致微弱地(schwach)下拉信号电压v。相反，强下拉信号pds被施加到第二晶体管Ts，其中第二晶体管直接连接在基准电压vss和信号电压v之间。因此，借助于下拉信号pdw、pds，控制这两个晶体管Tw和Ts的栅极端。

作为特殊的特征，除了比较器电路K之外，集成电路装置还具有测试接口TFI或测试接口电路用于测试工作方式。比较器电路K以及这样的测试接口都可以有利地被集成在接口电路JD中，或者直接经由自己的导线或自己的总线而与接口电路JD连接。

可选地，基准电压vss可通过开关进行开关操作，其中为了接通该开关，施加启动信号(Freigabesignal)来启动活动的工作方式，尤其是测试工作方式。K2，如果集成电路J不处于工作方式中，则可以通过去激活(Deaktivieren)而断开比较器K1、从而消耗功很少的电流。

活动的工作方式优选通过以下方式被启动，即确定的位串(Bitfolge)位于预定的存储区(Registerbereich)中、尤其是在两个EEPROM单元(Zellen)中，或者通过由被传输数据csd构成的流接收相应的位串。其中，优选地，如图1和图2所示，是被置于高电压状态Vh的第一比特：比特1。该第一比特：比特1后面是零的序列，这些零通过信号电压v在低电压状态Vl和中等电压状态Vm之间交替而被以信号表示。零序列以信号表示上级设备C的非活动或不工作状态。

图5示出这种电路装置中不同信号的示例性时序图(Taktdiagramme)。第一行示出外部时钟T，其被上级设备C调制到信号电压v上。第二行示出外部数据csd，其被上级设备C调制到信号电压v上。第三行示出具有外部数据csd和外部时钟T的信号电压v，其中外部数据csd和外部时钟T被调制。

其中，调制通过以下方式进行，即利用时钟T的每第二个时钟边沿，即利用每个时钟周期，控制或低于第一电压电平或低电压状态Vl持续半个时钟，或者控制或高于第三电压电平或高电压状态Vh持续半个时钟。通过电路装置J中的组合(kombinatorisch)逻辑电路，对应于用于由上级设备C所发送的外部数据csd的信号的高或低信号变化而分配信号电压v的这种控制或者说超过或低于相应电压电平的片段。在图5中说明性地示出。

在传输到比较器电路K之后，在第二比较器K2的输出端处可以引出第四行的信号ki，该信号在外部数据csd为高数据状态时总是具有高时钟。第五行示出第一比较器K1的输出端处的信号变化或输出信号ko。在外部数据csd处于低状态中时，第一比较器K1的这个比较器输出信号相应地处于低状态中。根据这两个比较器K1、K2的这些输出信号ki、ko重构在第六行中示出的内部时钟jclk和在第七行中示出的内部数据jd，并提供给电路装置J的其它电路部件。

因此，根据一个实施方式，作为对于暂停(Rest)或电压中断的附加或替换，可以由位于两个连接触点S0、SDAT处的信号电压v的电压值确定用于启动工作方式、尤其是测试工作方式的信号序列。在首次运行的情况下，通过全部预先设置为0的寄存器值自动启动测试工作方式。

此外，在第七行中示出电路装置J向上级设备C的发送过程。从电路装置J经由连接触点SDAT例如输出电路装置J的数据o，其中信号电压v被施加在该连接触点SDAT处。

利用这些部件以及上级设备C中的相应部件，可以通过尤其是以下方式进行数据传输。

为了从电路装置J、即接收时钟T的一侧向发送时钟T的一侧发送逻辑1，发送时钟T的上级设备C首先在第三比特：比特3结束处和/或在第四比特：比特o的开始处施加具有初始上升沿f1的高电压状态Vh作为信号电压v。电路装置J使该电压状态v保持不变。

为了通过电路装置J发送逻辑0，传输时钟T的上级设备C又在一个比特周期的持续时间上施加高电压状态Vh。但是，为了传输逻辑0，电路装置J下拉信号电压v，优选首先强下拉然后弱下拉。在该比特持续时间结束时，即时钟T的半个时钟持续时间结束时，上级设备C将信号电压v强拉到中等电压状态Vm。

相应地，用于传输待发送数据的优选时间过程被分为多个阶段，其中根据数据jo的待输出数据值或待输出信号具有什么逻辑值来接通和断开相应的驱动器。借助图6和图7针对两个逻辑状态1和0示例性示出。

图6示例性示出以下情形，其中在第四时钟或第四比特：比特。期间，逻辑1作为待发送数据jo从电路装置J发送到上级设备C。在时间t上示出信号电压v的变化。在开始t0时，相应地用上升沿f1从中等电压状态Vm开始。为此，接通上级设备C的强上拉驱动器CPUS以及弱上拉驱动器CPUW。在第一上升沿f1期间中靠后的时刻t1时，在达到预定电压时断开强上拉驱动器CPUS。在更靠后的时刻t3，达到高电压状态Vh，其中仅还激活地连接上级设备C的弱上拉驱动器CPUW。在该电压状态，信号电压v一直保持直到时刻t7，其中时刻t7紧接在时钟T的半个时钟周期结束之前。在该时刻t7，弱上拉驱动器CPUW断开，并且接通上级设备C中的强的中等驱动器(Mittentreiber)，以便将信号电压v拉到中等电压状态。该中等电压状态在更靠后的时刻t9达到。因此，同时还结束从电路装置J到上级设备C的逻辑值1的传输。

图7示出从电路装置J向上级设备C传输逻辑值0的相应图。其中，基本上，第一过程与根据图6的前3个时刻t0、t1、t3的过程相同。但是，电路装置J中的第二比较器K2获取上升沿f1，并通过相应的内部时钟信号jclk和数据信号jd将此以信号传输(signalisieren)到控制装置JC。控制装置JC在此时处于这样一个状态中，即其中强下拉驱动器和弱下拉驱动器被启动，从而两个晶体管Tw、Ts被启动。这导致信号电压v的下拉。在随后的时刻t3，这被上级设备C中的相应比较器获取，随后，上级设备C在相应的比较器信号等于0时断开上级设备C的弱上拉驱动器CPUS。这对应于信号电压v的时刻t3的电压状态。因此，信号电压v在低电压状态Vl的方向上下降，这可以通过第二边沿f2来识别。就在达到低电压状态Vl之前不久，通过电路装置J的第一比较器K1输出相应的比较信号作为输出信号ko，然后，其控制装置JC断开强下拉驱动器JPDS。通过弱下拉驱动器JPDW，信号电压v被进一步一直下拉到低电压状态Vl，这对于随后的时刻t6示出。在该电压状态Vl中，信号电压v一直保持到在时钟T的半个周期过去之前不久的时刻t7。在第七时刻t7，强的中等驱动器被接通，从而信号电压v又上升到中等电压状态。这在该上升开始之后不久被第一比较器K1获取。基于第一比较器K1的以信号表示相应下阈值被超过的相应比较信号，在后面紧随的时刻t8断开弱下拉驱动器JPDW。在所示出的随后的时刻t9，信号电压v又达到中等电压状态Vm，并且逻辑0从电路装置J到上级设备C的传输结束。

图8示例性示出集成电路装置的优选控制装置JC的部件。对所示部件施加从传输中所获得的内部时钟jclk和所接收的数据jd。所接收的数据被施加到用于检测发送开始的模块SOFD。在检测到所接收的值时，该值被施加到移位寄存器SR。移位寄存器SR将所施加的值随着每个时钟jclk而移动一个位置。移位寄存器SR的第三寄存器位置(Registerplatz)位于触发器FF1的时钟输入端，其中待输出数据jo的状态或逻辑值0或1施加到该触发器。触发器FF1的输出值被施加到下拉控制装置JPDC，该下拉控制装置还被施加以第一比较器K1的输出值或输出信号ko。其它部件用于输出时钟信号TCK以及第二和第三比特：比特2、比特3的值dbit0、dbit1，也就是输出所接收并被重构的数据jd。借助复位信号res，可以对部件复位。

根据替换实施方式，还可以在电路装置上设置3个或更多连接触点。尤其地，为了如上所述地双向传输数据，还可以将另一电压用作上面示例性提到的信号电压v。

而且，不必非要使用主要处于低电压电平的通信导线的电压。也可以考虑具有相反电压状态的布置。

有利地，这种方法不仅可应用于借助仅两个电压端子来检查集成电路装置，而且可用于其它应用。除了串行的数据传输之外，在应用开发时，构造适合于作为所谓的调试接口。也可以使用用于生产测试的编程接口(闪存-EEPROM)或者测试接口。

Claims (17)

1.一种集成电路装置(J)，

-具有用于与外部部件和设备(C)串行地交换数据和/或信号的连接触点(S0，SDAT)，以及

-具有控制装置(JC)和/或串行接口(JD)，用于借助于这样一个连接触点(SDAT)处至少在低电压状态(Vl)、中等电压状态(Vm)和高电压状态(Vh)之间被调制的信号电压(v)来以借助于时钟(T)进行时钟控制的方式接收数据(jd)，

其特征在于，

-所述控制装置(JC)和/或接口(JD)包括开关装置(Ts，Tw，Rw)，其中所述开关装置被设计和/或控制为使得：通过所述开关装置(Ts，Tw，Rw)在接收到从所述电压状态中一个电压状态(Vm)转换为所述电压状态中另一电压状态(Vh)的边沿(f1)之后将所述另一电压状态在时间上经过所述时钟(T)的半个时钟周期之前拉到所述电压状态中与所述另一电压状态(Vh)不同的电压状态(Vl)，而在发送模式中经由该连接触点(SDAT)发送数据(jo)。

2.根据权利要求1所述的电路装置，其中所述控制装置(JC)和/或接口(JD)被设计和/或控制为使得：通过所述开关装置(Ts，Tw，Rw)在接收到从中等电压状态(Vm)转换为更高电压状态(Vh)或更低电压状态(Vl)的边沿(f1)之后将电压状态在时间上经过所述时钟(T)的半个时钟周期之前拉到相对于中等电压状态(Vm)来说更低的电压状态(Vl)或更高的电压状态(Vh)中，来在发送模式中通过该连接触点(SDAT)发送数据(jo)。

3.根据权利要求1或2所述的电路装置，具有比较器电路(K)，所述比较器电路被设计和/或控制为使得既提取调制到信号电压(v)上的数据(csd)作为所述电路装置的内部数据(jd)，也提取调制到信号电压(v)上的时钟(T)作为所述电路装置的内部时钟(T^＊)。

4.根据上述权利要求之一所述的电路装置，具有电路装置侧的发送控制装置(JC)，所述发送控制装置包括计数器，所述计数器用于使用由所述设备(C)发送的数据或电压状态来对时钟的数量计数，所述发送控制装置还具有用于在所述计数器达到固定的或可预定的固定计数器值时向所述设备(C)发送所述数据(jo)的部件。

5.根据上述权利要求之一所述的电路装置，具有用于微弱地将信号电压拉到另一个、尤其是相反的电压状态(Vl)的晶体管装置(Tw，Rw)、以及用于强烈地将信号电压拉到另一个、尤其是相反的电压状态(Vl)的晶体管装置(Ts)。

6.根据上述权利要求之一所述的电路装置，其中对于测试工作方式，所述电路装置被设计和/或控制为将与信号电压一起施加的时钟(T)作为内部时钟(T^＊)施加到所述电路装置的部件。

7.根据上述权利要求之一所述的电路装置，具有开关装置(SW)，用于启动用于分析信号电压(v)的比较器电路(K)，和/或在测试工作方式中和/或在开发电路装置时和/或在开发电路装置的软件时和/或在带尾编程时和/或在通过电路装置实现的应用中查找故障时启动测试接口(TIF)。

8.根据上述权利要求之一所述的电路装置，所述电路装置被设计和/或控制为输出由所述电路装置或与所述电路装置相连的装置所提供的数据、以及测量数据或传感器数据，作为在发送模式中要经由连接触点(SDAT)发送的数据(jo)。

9.一种设备(C)，

-具有用于与集成电路装置(J)串行地交换数据和/或信号的连接触点(S0，SDAT)，其中集成电路装置尤其是根据上述权利要求之一的电路装置，

-具有控制装置(CC)和/或串行接口(CD)，用于通过在这种连接触点(SDAT)处至少在低电压状态(Vl)、中等电压状态(Vm)和高电压状态(Vh)之间调制信号电压(v)而以借助于时钟(T)进行时钟控制地发送数据(csd)，

其特征在于，

-所述接口(CD)被设计和/或控制为使得所述接口在接收模式中从所述电压状态中一个电压状态(Vm)转换为所述电压状态中另一电压状态(Vh)，并且所述接口至少在通过所述电路装置(J)在时间上经过所述时钟的半个时钟周期之前将所述另一电压状态拉到所述电压状态中与所述另一电压状态(Vh)不同的电压状态(Vl)时采集对所述电路装置(J)的数据(jo)的接收。

10.根据权利要求9所述的设备(C)，其中所述接口(CD)被设计和/或控制为使得所述接口在接收模式中从中等电压状态(Vm)转换为更高电压状态(Vh)或更低电压状态(Vl)，并且至少在通过所述电路装置(J)在时间上经过所述时钟(T)的半个时钟周期之前将电压状态拉到相对于所述中等电压状态(Vm)来说更低的电压状态(Vl)或更高的电压状态(Vh)时采集对所述电路装置(J)的数据(jo)的接收。

11.根据权利要求9或10所述的设备(C)，其中所述接口被设计和/或控制为在接收模式期间在切换到所述另一电压状态时、尤其是在切换到更高或更低电压状态(Vh；Vl)时回退地施加信号电压(v)。

12.一种用于通过公共连接触点(SDAT)传输数据或信号的系统，具有根据权利要求1至8中任一项所述的集成电路装置，并且具有根据权利要求9至11中任一项所述的设备(C)。

13.一种用于通过在集成电路装置(J)的连接触点(SDAT)处至少在低电压状态(Vl)、中等电压状态(Vm)和高电压状态(Vh)之间调制信号电压(v)来串行传输数据(csd)的方法，

其特征在于，

-在接收模式中，通过连接到所述连接触点(SDAT)的设备(C)，在该连接触点(SDAT)处施加具有从所述电压状态中一个电压状态(Vm)转换为所述电压状态中另一电压状态(Vh)的边沿(f1)的信号电压(v)，并且

-为了在接收到所述边沿(f1)之后进行发送，通过所述电压装置(J)将所述信号电压(v)拉到所述电压状态中与所述另一信号状态(Vh)不同的信号状态(Vl)。

14.根据权利要求13所述的方法，其中通过所述设备(C)将所述边沿(f1)施加到连接触点(SDAT)，并且通过所述电路装置(J)，

-为了在接收到所述边沿(f1)之后发送第一数据状态，信号电压(v)被拉到作为所述另一电压状态的相对于作为所述一个电压状态的中等电压状态(Vm)更低的或更高的电压状态(Vh)，

-为了在接收到所述边沿(f1)之后发送第二数据状态，信号电压(v)被保留在由所述设备(C)施加的电压状态(Vh)。

15.根据权利要求13或14所述的方法，其中由上级设备(C)借助于时钟(T)时钟控制地改变信号电压(v)，并且通过集成电路装置(J)在接收到边沿(f1)之后将信号电压(v)在时间上经过所述时钟(T)的半个时钟周期之前拉到作为所述另一电压状态的相对于作为所述一个电压状态的中等电压状态(Vm)更低的或更高的电压状态(Vh)。

16.根据权利要求13至15中任一项所述的方法，采用一种协议，其中根据所述协议允许通过所述设备(C)发送固定数量的前后连续的时刻或时钟(比特1到比特3)，并且在此之后或与此交替地通过电路装置(J)发送固定数量的前后连续的时刻或时钟，至少是一个时钟(比特o)。

17.根据权利要求13至16中任一项所述的方法，其中为了向电路装置(J)传输时钟(T)，通过将信号电压(v)的电压状态在中等电压状态(Vm)、更高的电压状态或更低的电压状态(Vl)中的两个之间切换、以及通过将电压状态转换回去，所述设备(C)在一个时钟周期(T)内时钟控制地改变信号电压。

Images