CN112486883A - 单线读写通讯系统及方法 - Google Patents

单线读写通讯系统及方法 Download PDF

Info

Publication number
CN112486883A
CN112486883A CN202011280223.XA CN202011280223A CN112486883A CN 112486883 A CN112486883 A CN 112486883A CN 202011280223 A CN202011280223 A CN 202011280223A CN 112486883 A CN112486883 A CN 112486883A
Authority
CN
China
Prior art keywords
slave device
slave
input
master
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011280223.XA
Other languages
English (en)
Inventor
朱建银
卓越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Original Assignee
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Keda Hengxin Semiconductor Technology Co ltd filed Critical Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority to CN202011280223.XA priority Critical patent/CN112486883A/zh
Publication of CN112486883A publication Critical patent/CN112486883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种单线读写通讯系统及方法，单线读写通讯系统包括单线通讯的主设备和从设备，主设备和从设备均包括输出控制电路、编码电路和输入检测电路；主设备包括时钟电路。本发明只利用一根信号线，完成主设备和从设备之间的读写通信，并且可以由主设备为从设备提供通讯过程需要的时钟信号，降低从设备的设计复杂度和系统成本。

Description

单线读写通讯系统及方法
技术领域
本发明涉及通信技术领域，尤其涉及单线读写通讯系统及方法。
背景技术
在包含主从结构的系统中，通常需要有一种通讯接口连接主设备和一个或多个从设备，主设备利用这个接口来读写从设备的寄存器，实现配置从设备、读取从设备状态等目的。在现有的通讯接口中，常见的有I2C协议、SPI协议、I2S 协议、SMI协议等。在一些小型设备中，系统厂商希望芯片之间的连线尽量少，节省成本和布线空间。但是传统技术存在以下技术问题：在现有的通讯接口中，大部分需要2根或以上的信号线，以I2C接口协议为例，主从设备之间的连接如图1所示。其中SDA和SCL在数据传输过程中分别传递data和clock，波形如图2所示。
另外，在现有的接口设备中，通常都要求从设备需要有自己的时钟来完成一些运算和控制，即需要晶振、RC振荡器或者锁相环等。对于一些从设备，可能只有少数几个状态值供主设备读取，或者仅短时间内需要时钟完成一些简单运算或者控制，所以希望从设备芯片尽量降低，最好不需要时钟产生电路，这样可以降低芯片成本和配套电子元器件成本。
发明内容
为了解决上述的技术问题，本发明一个目的是提供一种单线读写通讯系统，包括单线通讯的主设备和从设备，所述主设备和从设备均包括输出控制电路、编码电路和输入检测电路；所述主设备包括时钟电路。
采用以上技术方案，所述输入检测电路如下：
当输入信号大于2.5v时，比较器1输出为1，否则为0；
当输入信号大于1.0v时，比较器2输出为1，否则为0；
比较器1和比较器2的输出信号经过数据选择器选择后，再经过DFF触发器输出，从设备的输入检测电路能够将输入时钟和输入数据恢复出来。
采用以上技术方案，所述从设备包括相连的延时电路delay1和延时电路 delay2，延时电路delay1的输入端连接输入时钟，延时电路delay2的输出端连接从设备的输出控制电路。
采用以上技术方案，所述主设备的编码电路和从设备的编码电路均包括开关1和开关2。
采用以上技术方案，所述主设备与从设备之间设有上拉电阻。
本发明的另一目的是提供一种单线读写通讯方法，包括：
主设备与从设备单线通讯；
从主设备到从设备通讯时，从设备没有本地时钟，从从设备的输入检测电路中恢复出主设备发出的输入时钟；
从设备利用恢复出的输入时钟产生控制信号，从主设备的输入检测电路中恢复出从设备发出的输入数据，实现从从设备到主设备的通讯。
采用以上技术方案，从从设备的输入检测电路中恢复出主设备发出的输入时钟的方法如下：从设备的输入检测电路的接收端在接收到主设备发出的输入信号后，根据输入信号，比较器输出1或0，比较器的输出信号经过mux选择和两个DFF后能够将输入时钟和输入数据恢复出来。
采用以上技术方案，从设备根据恢复出来的输入时钟和输入数据，对数据包的格式进行解析，判断出设备ID是否匹配、读写命令及读写地址，若是写命令，则可以将输入数据写入到相应的寄存器中，若是读命令，则可以利用恢复的输入时钟从寄存器表中准备好相应的读出数据。
采用以上技术方案，从设备利用恢复的输入时钟经过延时电路delay1和延时电路delay2的两次延时后得到两个有相位差的时钟，从设备的输出控制电路和编码电路利用这两个时钟，产生控制从设备的开关1和开关2的控制信号，实现从从设备到主设备方向的通讯。
采用以上技术方案，在从设备发送数据时，主设备的开关1和开关2处于关闭状态；在主设备发送数据时，从设备的开关1和开关2处于关闭状态；在主设备和从设备都不需要发送数据时，主设备和从设备的开关1和开关2都处于关闭状态，通讯信号被上拉电阻上拉到1.8v。
本发明的有益效果：本发明只利用一根信号线，完成主设备和从设备之间的读写通信，并且可以由主设备为从设备提供通讯过程需要的时钟信号，降低从设备的设计复杂度和系统成本。
附图说明
图1是现有技术单线读写通讯中的两根连接线的主从设备之间的连接示意图。
图2是现有技术单线读写通讯中的SDA和SCL在数据传输过程中分别传递 data和clock波形图。
图3是本发明实施例1单线读写通讯系统中的一根连接线的主从设备之间的连接示意图。
图4是本发明实施例1单线读写通讯系统的完整示意图。
图5是本发明实施例1单线读写通讯系统中主设备的电路示意图。
图6是本发明实施例1单线读写通讯系统中从设备的电路示意图。
图7是本发明实施例2单线读写通讯方法中主设备与从设备的通信示意图。
图8是本发明实施例2单线读写通讯方法中从主设备到从设备方向通信的过程示意图。
图9是本发明实施例2单线读写通讯方法中的读写命令包含内容的示意图。
图10是本发明实施例2单线读写通讯方法中的从主设备到从设备方向输出时钟和输出数据的波形示意图。
图11是本发明实施例2单线读写通讯方法中的从主设备到从设备方向的输出波形示意图。
图12是本发明实施例2单线读写通讯方法中的从主设备到从设备方向的主设备的编码电路对开关1和开关2的控制示意图。
图13是本发明实施例2单线读写通讯方法中的从主设备到从设备方向的从设备的输入检测电路的电路示意图。
图14是本发明实施例2单线读写通讯方法中的从主设备到从设备方向的从设备的输入检测电路输出的波形示意图。
图15是本发明实施例2单线读写通讯方法中的从从设备到主设备方向的输出波形示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例1
参照图3所示，本发明实施例1提供一种单线读写通讯系统，包括主设备和从设备，主设备与从设备之间通过一根连接线连接，从设备不需要自己的时钟产生电路，从设备数字电路需要的时钟可以这个单连接线中获取。
具体的，参照图4所示，主设备和从设备均包括输出控制电路、编码电路和输入检测电路，主设备包括时钟电路，在主设备发送数据时，主设备的编码电路将输出时钟和输出数据一同进行编码并发送给从设备。当然在仅需要输出时钟不需要输出数据时，默认输出数据为0。
从设备包括相连的延时电路delay1和延时电路delay2，延时电路delay1 的输入端连接输入时钟，延时电路delay2的输出端连接从设备的输出控制电路。在实际通信时，从设备没有内部时钟，需要从从设备的输入检测电路中恢复主设备发出的输入时钟和输入数据，从设备利用这个恢复的输入时钟经过延时电路delay1和延时电路delay2的两次延时后得到两个有相位差的时钟，从设备的输出控制电路和编码电路利用这两个时钟，用于控制从设备的输出控制电路和编码电路，从设备不需要输出时钟，所以参与编码的只有数据。
在主设备发送数据时，从设备的开关1和开关2是关闭的；同理，在从设备发送数据时，主设备的开关1和开关2也是关闭的；所以不会产生冲突。当主从设备都不需要传输数据和时钟时，两边的开关1和开关2都关闭，所以PCB 上的信号是被上拉到1.8v，由于没有波形跳变，所以接口和I2C一样会很省电。
实施例2
参照图1和图2所示，本发明实施例2提供一种单线读写通讯方法，包括：
主设备与从设备单线通讯；
从主设备到从设备通讯时，从设备没有本地时钟，从从设备的输入检测电路中恢复出主设备发出的输入时钟和输入数据；
从设备利用恢复出的输入时钟产生控制信号，从主设备的输入检测电路中恢复出从设备发出的输入数据，实现从从设备到主设备的通讯。
为了阐述方便，下文以单个主设备和单个从设备的角度阐述该接口协议及实例，利用slave device ID等方式，很容易可以从单个从设备扩展到多个从设备的系统。
该接口协议和传统的其它协议类似，主设备有“读从设备”、“写从设备”两种功能。一般的，读写命令会包含如下格式的内容，其中”读数据”这个栏位的方向是“从设备”到“主设备”，其余栏位是从“主设备”到“从设备”。除此之外，有些接口还有“START”、“STOP”、“ACK”、“NACK”之类的栏位，但无论多少种，从数据方向来说，都是这两种。
下文先对这两个方向的单bit数据传递做解释，根据这些单bit信号可以组成任意栏位组成的数据包格式。该发明对数据包格式没有限定，所以这里不做具体要求。
(一)从主设备到从设备方向
如果要主设备同时输出时钟和输出“1”“0”数据，输出波形如图2所示。为了实现这个输出波形，主设备可以采用图3的方式。
将图4中输出“1”和输出“0”分成6个区间，图3中编码电路对开关1 和开关2的控制如表1所示。
从设备的输入检测电路如图4所示，当输入信号大于2.5v时，比较器1 输出为1，否则为0；当输入信号大于1.0v时，比较器2输出为1，否则为0；比较器1和比较器2的输出信号经过数据选择器选择后，再经过DFF触发器输出，输出结果如图5所示，从图5可以看出从设备的输入检测电路可以把输入时钟clock和输入数据data都恢复出来。
在实际通信中，从设备根据恢复出来的输入时钟clock和输入数据data，可以对数据包的格式进行解析，判断出设备ID是否匹配、读写命令及读写地址等，若是写命令，则可以将输入数据data写入到相应的寄存器中，若是读命令，则可以利用恢复的输入时钟clock从寄存器表中准备好相应的读出数据。
若上述操作执行过程需要额外的时钟，可以制定相应的数据包格式，主设备可以增加若干个时钟周期，只提供时钟，不提供数据。当然本发明没有规定特定的通信包格式，只要在一根信号线上利用双向进行数据交互的格式都能适用。
(二)从从设备到主设备方向
请参照图6所示，在从设备中，没有本地时钟，只有从从设备的输入检测电路中恢复出主设备发出的输入时钟。从设备利用这个恢复的输入时钟经过延时电路delay1和延时电路delay2的两次延时后得到两个有相位差的时钟，从设备的输出控制电路和编码电路利用这两个时钟，产生控制从设备的开关1和开关2 的控制信号，从而产生从从设备到主设备方向的数据，实现从从设备到主设备方向的通讯。
请参照图7所示，从图中的波形中可以看出，从从设备往主设备方向的数据需要两个区间，第一个区间是“Read clock Phase”，主要是用于给从设备提供时钟；第二个区间是“Read Data Phase”，主要是用于从设备产生输出数据给主设备。
如果要送出“1”，从设备的输出控制电路和编码电路在“输入时钟delay1”的下降沿将输出波形拉到3.3v，在“输入时钟delay2”的下降沿将输出波形拉回为1.8v。
如果要送出“0”，从设备的输出控制电路和编码电路在“输入时钟delay1”的下降沿将输出波形拉到0v，在“输入时钟delay2”的下降沿将输出波形拉回为1.8v。
从图7中的波形可以看出，无论输出1或者输出0，波形都是从1.8v开始，最后回到1.8v，而1.8v是由外部上拉电阻决定的，不是由主设备驱动，所以不存在主设备和从设备输出电平冲突的情况。
在主设备端，可以放一个和从设备一样的输入检测电路，利用同样的原理，从波形中恢复出从设备发出的数据1和数据0。
本发明除了从设备的延时电路delay1和延时电路delay2外，没有特别的时序关系要求，而延时电路delay1和延时电路delay2也只要满足DFF的时钟、复位引脚的要求即可，所以频率适用的范围很广。具体的，在从设备的输入检测电路中，DFF利用的是比较器输出信号作为异步reset和时钟来用，所以两个信号满足DFF的要求就可以实现功能，所以输入时钟的两个延时电路和时钟频率无关，只要大于某个固定值即可。例如每个延时电路delay20ns，所以延时电路的电路实现比较简单。
综上所述，从主设备往从设备方向的数据只要一个时钟周期；从从设备到主设备方向的数据需要两个时钟周期，第一个是主设备送时钟给从设备，第二个是从设备送数据给主设备。但在实际定义数据包格式时，在数据中间可以插入任意多个时钟周期，用于主设备给从设备提供时钟，只要主设备和从设备之间按数据格式约定执行即可。
本发明中涉及的几个电平(输出电平、上拉电平、比较器电平)都是举例，只要能满足逻辑关系，可以更换电平。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种单线读写通讯系统，其特征在于：包括单线通讯的主设备和从设备，所述主设备和从设备均包括输出控制电路、编码电路和输入检测电路；所述主设备包括时钟电路。
2.如权利要求1所述的单线读写通讯系统，其特征在于：所述输入检测电路如下：
当输入信号大于2.5v时，比较器1输出为1，否则为0；
当输入信号大于1.0v时，比较器2输出为1，否则为0；
比较器1和比较器2的输出信号经过数据选择器选择后，再经过DFF触发器输出，从设备的输入检测电路能够将输入时钟和输入数据恢复出来。
3.如权利要求2所述的单线读写通讯系统，其特征在于：所述从设备包括相连的延时电路delay1和延时电路delay2，延时电路delay1的输入端连接输入时钟，延时电路delay2的输出端连接从设备的输出控制电路。
4.如权利要求1所述的单线读写通讯系统，其特征在于：所述主设备的编码电路和从设备的编码电路均包括开关1和开关2。
5.如权利要求1所述的单线读写通讯系统，其特征在于：所述主设备与从设备之间设有上拉电阻。
6.一种单线读写通讯方法，其特征在于，包括：
主设备与从设备单线通讯；
从主设备到从设备通讯时，从设备没有本地时钟，从从设备的输入检测电路中恢复出主设备发出的输入时钟；
从设备利用恢复出的输入时钟产生控制信号，从主设备的输入检测电路中恢复出从设备发出的输入数据，实现从从设备到主设备的通讯。
7.如权利要求6所述的单线读写通讯方法，其特征在于：从从设备的输入检测电路中恢复出主设备发出的输入时钟的方法如下：从设备的输入检测电路的接收端在接收到主设备发出的输入信号后，根据输入信号，比较器输出1或0，比较器的输出信号经过mux选择和两个DFF后能够将输入时钟和输入数据恢复出来。
8.如权利要求7所述的单线读写通讯方法，其特征在于：从设备根据恢复出来的输入时钟和输入数据，对数据包的格式进行解析，判断出设备ID是否匹配、读写命令及读写地址，若是写命令，则可以将输入数据写入到相应的寄存器中，若是读命令，则可以利用恢复的输入时钟从寄存器表中准备好相应的读出数据。
9.如权利要求6所述的单线读写通讯方法，其特征在于：从设备利用恢复的输入时钟经过延时电路delay1和延时电路delay2的两次延时后得到两个有相位差的时钟，从设备的输出控制电路和编码电路利用这两个时钟，产生控制从设备的开关1和开关2的控制信号，实现从从设备到主设备方向的通讯。
10.如权利要求9所述的单线读写通讯方法，其特征在于：在从设备发送数据时，主设备的开关1和开关2处于关闭状态；在主设备发送数据时，从设备的开关1和开关2处于关闭状态；在主设备和从设备都不需要发送数据时，主设备和从设备的开关1和开关2都处于关闭状态，通讯信号被上拉电阻上拉到1.8v。
CN202011280223.XA 2020-11-16 2020-11-16 单线读写通讯系统及方法 Pending CN112486883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011280223.XA CN112486883A (zh) 2020-11-16 2020-11-16 单线读写通讯系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011280223.XA CN112486883A (zh) 2020-11-16 2020-11-16 单线读写通讯系统及方法

Publications (1)

Publication Number Publication Date
CN112486883A true CN112486883A (zh) 2021-03-12

Family

ID=74931125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011280223.XA Pending CN112486883A (zh) 2020-11-16 2020-11-16 单线读写通讯系统及方法

Country Status (1)

Country Link
CN (1) CN112486883A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09238151A (ja) * 1996-02-29 1997-09-09 Sanyo Electric Co Ltd データ転送方式
CN101545949A (zh) * 2008-03-28 2009-09-30 迈克纳斯公司 用于通过连接触点串行发送数据的电路装置、设备和方法
CN102377426A (zh) * 2010-08-06 2012-03-14 索尼公司 时钟数据恢复电路、接收装置和通信系统
CN103095622A (zh) * 2011-11-01 2013-05-08 上海华虹集成电路有限责任公司 一种适用于iso14443协议的bpsk信号恢复电路
US20140379949A1 (en) * 2013-06-24 2014-12-25 Denso Corporation Data communication system, slave, and master
US20150074306A1 (en) * 2013-09-11 2015-03-12 Texas Instruments Incorporated Single Wire Communications Interface and Protocol
CN104978301A (zh) * 2014-04-09 2015-10-14 Nxp股份有限公司 基于i2c总线协议的双线差分总线收发系统及i2c双线差分通讯方法
WO2015155266A1 (en) * 2014-04-09 2015-10-15 Nxp B.V. Single-wire interface bus transceiver system based on i2c-bus, and associated method for communication of single-wire interface bus
CN108228514A (zh) * 2016-12-15 2018-06-29 深圳开阳电子股份有限公司 一种单总线传输方法及系统
US20200036504A1 (en) * 2017-03-22 2020-01-30 Rohm Co., Ltd. Single-line serial data transmission circuit and single-line serial data transmission method
CN111221769A (zh) * 2019-12-28 2020-06-02 江苏科大亨芯半导体技术有限公司 单线读写通讯方法
CN111339001A (zh) * 2020-03-09 2020-06-26 厦门润积集成电路技术有限公司 一种低功耗单总线通讯方法及系统

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09238151A (ja) * 1996-02-29 1997-09-09 Sanyo Electric Co Ltd データ転送方式
CN101545949A (zh) * 2008-03-28 2009-09-30 迈克纳斯公司 用于通过连接触点串行发送数据的电路装置、设备和方法
CN102377426A (zh) * 2010-08-06 2012-03-14 索尼公司 时钟数据恢复电路、接收装置和通信系统
CN103095622A (zh) * 2011-11-01 2013-05-08 上海华虹集成电路有限责任公司 一种适用于iso14443协议的bpsk信号恢复电路
US20140379949A1 (en) * 2013-06-24 2014-12-25 Denso Corporation Data communication system, slave, and master
US20150074306A1 (en) * 2013-09-11 2015-03-12 Texas Instruments Incorporated Single Wire Communications Interface and Protocol
CN104978301A (zh) * 2014-04-09 2015-10-14 Nxp股份有限公司 基于i2c总线协议的双线差分总线收发系统及i2c双线差分通讯方法
WO2015155266A1 (en) * 2014-04-09 2015-10-15 Nxp B.V. Single-wire interface bus transceiver system based on i2c-bus, and associated method for communication of single-wire interface bus
CN108228514A (zh) * 2016-12-15 2018-06-29 深圳开阳电子股份有限公司 一种单总线传输方法及系统
US20200036504A1 (en) * 2017-03-22 2020-01-30 Rohm Co., Ltd. Single-line serial data transmission circuit and single-line serial data transmission method
CN111221769A (zh) * 2019-12-28 2020-06-02 江苏科大亨芯半导体技术有限公司 单线读写通讯方法
CN111339001A (zh) * 2020-03-09 2020-06-26 厦门润积集成电路技术有限公司 一种低功耗单总线通讯方法及系统

Similar Documents

Publication Publication Date Title
US5878234A (en) Low power serial protocol translator for use in multi-circuit board electronic systems
KR101429782B1 (ko) 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스
KR100434833B1 (ko) 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기
US20060267632A1 (en) Method and apparatus for buffering bi-directional open drain signal lines
JP3384838B2 (ja) インターフェース装置
US7558902B2 (en) Bus to MCU bridge
US20100064083A1 (en) Communications device without passive pullup components
WO2007107957A1 (en) Pseudo-synchronous small register designs with very low power consumption and methods to implement
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
CN114003541A (zh) 一种通用型iic总线电路及其传输方法
CN111221769A (zh) 单线读写通讯方法
CN112486883A (zh) 单线读写通讯系统及方法
CN110888831A (zh) 一种多电源域异步通信装置
EP1569126B1 (en) Universal serial bus transmitter
CN117478227B (zh) 一种高速光通信连接器和服务器
JPH04287458A (ja) シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
US20030053573A1 (en) Microcontroller having a transmission-bus-interface
CN219179825U (zh) 时间去偏差电路、系统及电子设备
CN101430672B (zh) 相容i2c与系统管理两种总线的架构及时序缓冲装置
CN112583416A (zh) 数据传输方法、装置以及系统
Wan et al. The Core Chip Design of Inter-Integrated Circuit in 40nm CMOS
Zhuang Comparison And Selection of Commonly Used Communication Protocols in Measurement and Control Instruments
CN102880571A (zh) 一种同步串行连接装置
CN116737623A (zh) 一种通信协议切换方法、芯片和电子设备
Gowthaman et al. Effective Communication Protocols for Verification on SoC Using FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination