CN104239171B - 测试装置及其操作方法 - Google Patents

测试装置及其操作方法 Download PDF

Info

Publication number
CN104239171B
CN104239171B CN201310692317.1A CN201310692317A CN104239171B CN 104239171 B CN104239171 B CN 104239171B CN 201310692317 A CN201310692317 A CN 201310692317A CN 104239171 B CN104239171 B CN 104239171B
Authority
CN
China
Prior art keywords
data
semiconductor devices
test
register
wrapper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310692317.1A
Other languages
English (en)
Other versions
CN104239171A (zh
Inventor
金基镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104239171A publication Critical patent/CN104239171A/zh
Application granted granted Critical
Publication of CN104239171B publication Critical patent/CN104239171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种测试装置包括：核心部，适用于容纳要测试的半导体器件；封装器数据寄存器，适用于存储用于测试半导体器件的数据；以及带宽控制器，适用于根据要测试的半导体器件来自适应地控制核心部和封装器数据寄存器之间的数据带宽。

Description

测试装置及其操作方法
相关申请的交叉引用
本申请要求2013年6月20日提交的申请号为10-2013-0071000的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种用于测试半导体器件的测试装置及其操作方法。
背景技术
近来制造的电子设备可以被设计成执行智能操作以满足消费者的需求。为了实施这种操作，在电子设备中提供了各种半导体芯片，诸如微处理器、网络芯片、存储器等，并且由于电子设备的复杂和多样的趋势，所以电子设备中的半导体芯片之间的可靠且快速的通信可能会更加重要。
新兴了一种片上系统（System on Chip，SoC）技术，多个半导体芯片有机地连接且用作单个芯片。在SoC技术中，微处理器、数字处理器、存储器、基带芯片等被集成在单个芯片中，使得单个芯片本身可以用作系统。SoC技术可以在系统成本和电路尺寸方面具有许多优点，且由于这些优点，SoC技术可以扩展贯穿信息技术（IT）产业和半导体产业中。
在SoC技术中，系统所需的存储器和非存储器被集成在单个芯片中。用于SoC的制造、生产和设计的公司之间的区别正变得模糊，且因而整体的技术和市场竞争正变得激烈。具体来说，由于SoC技术实质上要求纳米级的深亚微米工艺技术和软件技术，所以预计确保这些技术的竞争会变得更加激烈。
此外，由于半导体制造技术和设计技术的发展，可以制造出高性能的产品。此时，为了测试SoC内部的电路，需要如下的额外配置。
首先，由于超精细工艺而诸如噪声、信号延迟、干扰等问题变得重要，所以现有的测试设备可能无法用于SoC技术。因此，会需要购买新的测试装置的成本和开发所需测试的时间。此外，由于可能难以获得SoC的输入/输出与核心部的输入/输出之间的测试所需要的互连，所以难以测试SoC。换言之，多个核心部建立在SoC内部，但是难以分别为每个核心部提供相应的用于测试的引脚。因而，需要一种测试装置和测试方法，以通过利用最少的测试引脚来测试提供在SoC内部的多个核心部。
最后，因为难以获得测试多个核心部所需的额外引脚，并且难以将SoC的输入/输出与多个核心部的输入/输出耦接，所以用于测试SoC的测试装置需要独特的测试结构。
此外，在SoC中提供了多个核心部，并且核心部通过多个连接线相互耦接。在现有的SoC中，由于在测试连接线期间仅检查数据传送的可靠性而不检查速度，所以针对测试SoC，测试诸如固定故障（stuck-at fault）、开路网络故障（open-net fault）、短路网络故障（shorted-net fault）等静态故障就足够了。然而，在SoC以高速操作的情况下，由于连接线的信号延迟造成整个SoC故障，所以可能需要额外的测试操作。
发明内容
本发明的各种示例性实施例涉及一种能对片上系统（SoC）执行各种测试操作的用于测试半导体器件的测试装置及其操作方法。
根据本发明的一个示例性实施例，一种测试装置可以包括：核心部，适用于容纳要测试的半导体器件；封装器数据寄存器，适用于存储用于测试半导体器件的数据；以及带宽控制器，适用于根据要测试的半导体器件来自适应地控制核心部和封装器数据寄存器之间的数据带宽。
根据本发明的一个示例性实施例，一种测试装置可以包括：核心部，适用于容纳要测试的半导体器件；多个数据寄存器，与所述半导体器件相对应，适用于存储半导体器件的相应测试操作所需的数据；公共数据寄存器，适用于存储半导体器件的公共测试操作所需的数据；以及封装器命令寄存器，适用于自适应地控制多个数据寄存器和公共数据寄存器的测试操作。
根据本发明的一个示例性实施例，一种操作测试装置的方法可以包括以下步骤：基于与第一半导体器件相对应的第一数据带宽来对第一半导体器件执行第一测试操作；基于与第二半导体器件相对应的第二数据带宽来对第二半导体器件执行第二测试操作；基于存储在公共数据寄存器上的数据来对第一半导体器件和第二半导体器件执行公共测试操作。
附图说明
图1是说明根据本发明的一个示例性实施例的测试装置的框图。
图2是说明根据本发明的另一个示例性实施例的测试装置的框图。
图3是说明图2中所示的公共测试数据寄存器的视图。
具体实施方式
以下将参照附图更详细地描述本发明的各种示例性实施例。然而，本发明可以采用不同的形式来实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施方式使得本公开充分和完整，并向本领域的技术人员充分地传达本发明的范围。在本公开中，附图标记直接对应于本发明的各种附图和实施例中相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
图1是说明根据本发明的一个示例性实施例的测试装置的框图。
参见图1，测试装置包括：输入封装器边界寄存器（wrapper boundary register，WBR）110、输出封装器边界寄存器（WBR）120、核心部130、带宽控制器140、封装器数据寄存器150、以及多路复用器160。
输入WBR110和输出WBR120用于执行核心部130的并行测试操作，并且用于核心部130和外部之间的接口。核心部130包括设置有要测试的半导体器件的区域。因而，核心部130可以容纳要测试的半导体器件。带宽控制器140响应于带宽控制信号CTR_BW而控制核心部130和封装器数据寄存器150之间的数据带宽。在下文中，核心部130和封装器数据寄存器150之间的数据带宽被称作为“测试输入/输出带宽”。这里，带宽控制信号CTR_BW包括关于要测试的半导体器件的测试输入/输出带宽的信息。封装器数据寄存器150存储经由封装器串行输入信号WSI传送的数据。在测试期间，在要利用的带宽控制器140的控制下，存储的数据被传送至容纳在核心部130中的半导体器件。多路复用器160通过选择输入WBR110和输出WBR120的边界测试操作结果、和封装器数据寄存器150的测试操作结果中的一个，来输出封装器串行输出信号WSO。
在下文中，详细描述了测试装置的操作。出于说明性的目的，将用于传送经由封装器串行输入信号WSI传送的数据至核心部130的过程作为代表性的实例进行描述。
首先，用于测试包括在核心部130中的半导体器件的数据经由封装器串行输入信号WSI传送，并且存储在封装器数据寄存器150中。此外，从封装器数据寄存器150中输出的第一信号组DAT1<0:M>具有与要测试的半导体器件的最大测试输入/输出带宽（M+1）相同的带宽，其中M表示正整数。随后，带宽控制器140接收第一信号组DAT1<0:M>，并将第一信号组DAT1<0:M>调整成要测试的半导体器件的测试输入/输出带宽，以及响应于带宽控制信号CTR_BW而输出第二信号组DAT2<0:N>，其中N是小于或等于M的正整数。结果，要测试的半导体器件可以基于与其测试输入/输出带宽相对应的第二信号组DAT2<0:N>来执行测试操作。
根据示例性实施例的测试装置可以根据要测试的半导体器件来自适应地控制核心部130和封装器数据寄存器150之间的测试输入/输出带宽。即，测试装置可以利用优化的测试输入/输出带宽来测试相应的半导体器件。
供作参考，尽管示例性实施例解释了存储在封装器数据寄存器150中的数据被传送至核心部130的情况作为一个实例，但是如下情况也可以应用：在核心部130中执行测试操作，并且测试结果从核心部130传送至封装器数据寄存器150。即，可以考虑输入数据和输出数据来限定测试输入/输出带宽。
图2是说明根据本发明的另一个示例性实施例的测试装置的框图。
参见图2，测试装置包括：输入封装器边界寄存器（WBR）210、输出封装器边界寄存器（WBR）220、核心部230、多个封装器数据寄存器240、公共测试数据寄存器250、封装器旁通寄存器260、封装器命令寄存器270、多路复用器280、以及测试控制器290。
输入WBR210和输出WBR220用于执行核心部230的并行测试操作，并用于核心部230和外部之间的接口。核心部230包括设置有要测试的半导体器件的区域。因而，核心部230可以容纳要测试的半导体器件。在核心部230中，同类半导体器件或异类半导体器件可以设置在核心部230中。这里，异类半导体器件表示在SoC中设置有与彼此不同的时钟同步操作的多个半导体芯片的情况，而同类半导体器件表示在SoC中设置有与时钟同步操作的至少一个半导体芯片的情况。
多个封装器数据寄存器240存储要测试的半导体器件的相应测试操作所需的数据，而公共测试数据寄存器250存储要测试的半导体器件的公共测试操作所需的数据。例如，当第一半导体器件和第二半导体器件中的每个被测试时，多个封装器数据寄存器240中的两个被分别提供用于第一半导体器件和第二半导体器件的第一测试操作和第二测试操作，而公共测试数据寄存器250被提供用于第一半导体器件和第二半导体器件的公共测试操作。公共测试数据寄存器250的数据带宽可以与多个封装器数据寄存器240的数据带宽不同。
封装器旁通寄存器260在封装器串行输入信号WSI和封装器串行输出信号WSO之间形成旁通路径。封装器命令寄存器270控制多个旁通数据寄存器240和公共测试数据寄存器250来测试设置在核心部230中的半导体器件。
测试控制器290响应于测试时钟P_TCK、测试模式信号P_TMS、以及测试复位信号P_TRST，通过产生用于控制寄存器操作的控制信号（诸如CAPTUREDR、UPDATEDR、SHIFTDR、CAPTUREIR、UPDATEIR和SHIFTIR）、用于寄存器的测试时钟WRCK、以及复位信号WRST，来控制输入WBR210、多个封装器数据寄存器240、公共测试数据寄存器250、封装器旁通寄存器260、以及封装命令寄存器270。根据通过测试控制器290产生的信号，多个封装器数据寄存器240和公共测试数据寄存器250中的一个被激活。多路复用器280通过选择输出WBR220、多个封装器数据寄存器240、公共测试数据寄存器250、以及封装器旁通寄存器260中的一个输出，来输出封装器串行输出信号WSO。
如上所述，根据实施例的测试装置可以执行与设置在核心部230中的一个半导体器件相对应的相应测试操作，并且可以执行与要测试的半导体器件相对应的公共测试操作。
图3是说明图2中所示的公共测试数据寄存器250的视图。
出于说明性的目的，以下将具有15个数据单元的公共测试数据寄存器250的情况作为代表性的实例进行描述。
参见图3，公共测试数据寄存器250包括用于存储测试操作的定时信息TM_ENT、用于设定各种测试模式的地址A<0:7>、测试结果信息DET<0:1>、以及关于在测试操作期间输入/输出的数据的数据信息DQ<0:3>的电路。如图2中所示，公共测试数据寄存器250存储要测试的半导体器件的公共测试操作所需的数据。
因此，根据实施例的测试装置可以利用公共测试数据寄存器250来执行要测试的半导体器件的公共测试操作。
如上所述，根据实施例的测试装置可以检测关于要测试的半导体器件的测试输入/输出带宽的信息。此外，根据示例性实施例的测试装置可以响应于所述信息而选择相应的寄存器，且因而可以根据要测试的半导体器件来优化半导体器件和寄存器之间的测试输入/输出带宽。
此外，根据实施例的测试装置可以根据各种测试结果来准确地分析要测试的半导体器件的故障。
尽管已经参照具体的实施例描述了本发明，但是对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下可以进行各种变化和修改。

Claims (8)

1.一种测试装置，包括：
核心部，所述核心部适用于容纳要测试的半导体器件；
封装器边界寄存器，所述封装器边界寄存器适用于执行所述半导体器件的并行测试操作；
封装器数据寄存器，所述封装器数据寄存器适用于存储经由封装器串行输入信号传送并用于测试所述半导体器件的数据；以及
带宽控制器，所述带宽控制器适用于根据要测试的所述半导体器件来自适应地控制所述核心部和所述封装器数据寄存器之间的数据带宽。
2.如权利要求1所述的测试装置，其中，所述带宽控制器适用于响应于具有与要测试的所述半导体器件相对应的信息的控制信号而控制所述数据带宽。
3.如权利要求1所述的测试装置，其中，所述核心部和所述带宽控制器之间的数据具有第一带宽，而所述带宽控制器和所述封装器数据寄存器之间的数据具有第二带宽，所述第一带宽小于或等于所述第二带宽。
4.一种测试装置，包括：
核心部，所述核心部适用于容纳要测试的半导体器件；
多个数据寄存器，所述多个数据寄存器与所述半导体器件相对应，适用于存储所述半导体器件的相应测试操作所需的数据；
公共数据寄存器，所述公共数据寄存器适用于存储所述半导体器件的公共测试操作所需的数据，其中，所述多个数据寄存器和所述公共数据寄存器中的一个被激活，并且所述公共数据寄存器的数据带宽与所述多个数据寄存器的数据带宽不同；以及
封装器命令寄存器，所述封装器命令寄存器适用于根据要测试的所述半导体器件来自适应地控制所述多个数据寄存器和所述公共数据寄存器的所述测试操作。
5.如权利要求4所述的测试装置，还包括：
封装器边界寄存器，所述封装器边界寄存器适用于执行所述半导体器件的并行测试操作；以及
封装器旁通寄存器，所述封装器旁通寄存器用于在所述半导体器件的输入数据和输出数据之间形成旁通路径。
6.如权利要求4所述的测试装置，其中，所述公共数据寄存器存储所述测试操作的定时信息、用于设定测试模式的地址信息、以及与在所述测试操作期间输入/输出的数据相对应的测试数据信息。
7.一种操作测试装置的方法，所述方法包括以下步骤：
基于与第一半导体器件相对应的第一数据带宽来对所述第一半导体器件执行第一测试操作；
基于与第二半导体器件相对应的第二数据带宽来对所述第二半导体器件执行第二测试操作；以及
基于存储在公共数据寄存器上的数据来对所述第一半导体器件和所述第二半导体器件执行公共测试操作，
其中，所述公共测试操作的数据带宽与所述第一测试操作和所述第二测试操作的数据带宽不同。
8.如权利要求7所述的方法，其中，所述公共数据寄存器存储所述测试操作的定时信息、用于设定测试模式的地址信息、以及与在所述测试操作期间输入/输出的数据相对应的测试数据信息。
CN201310692317.1A 2013-06-20 2013-12-17 测试装置及其操作方法 Active CN104239171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130071000A KR102038414B1 (ko) 2013-06-20 2013-06-20 테스트 장치 및 그의 동작 방법
KR10-2013-0071000 2013-06-20

Publications (2)

Publication Number Publication Date
CN104239171A CN104239171A (zh) 2014-12-24
CN104239171B true CN104239171B (zh) 2019-06-07

Family

ID=52112000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310692317.1A Active CN104239171B (zh) 2013-06-20 2013-12-17 测试装置及其操作方法

Country Status (3)

Country Link
US (1) US9222982B2 (zh)
KR (1) KR102038414B1 (zh)
CN (1) CN104239171B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203270B3 (de) * 2016-02-29 2017-08-10 Infineon Technologies Ag Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers
CN109885518B (zh) * 2019-01-17 2020-09-18 桂林电子科技大学 一种边界扫描结构与IEEE 1500 Wrapper转换接口
CN111966554B (zh) * 2020-08-25 2024-02-09 深圳比特微电子科技有限公司 芯片测试方法和计算芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828553A (zh) * 2005-04-13 2006-09-06 威盛电子股份有限公司 片上系统与应用于其中的测试/除错方法
CN101083140A (zh) * 2006-05-31 2007-12-05 国际商业机器公司 测试计算机的存储器存储系统的方法
CN101884032A (zh) * 2007-12-04 2010-11-10 阿尔卡特朗讯美国公司 包括并行和串行访问的片上系统的测试方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0950192B1 (en) * 1997-10-31 2006-01-04 Koninklijke Philips Electronics N.V. Core test control
KR100694315B1 (ko) 2005-02-28 2007-03-14 한양대학교 산학협력단 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
JP2009512873A (ja) * 2005-10-24 2009-03-26 エヌエックスピー ビー ヴィ Ｉｃのテスト方法及び装置
KR100907254B1 (ko) * 2007-08-30 2009-07-10 한국전자통신연구원 Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101138835B1 (ko) * 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828553A (zh) * 2005-04-13 2006-09-06 威盛电子股份有限公司 片上系统与应用于其中的测试/除错方法
CN101083140A (zh) * 2006-05-31 2007-12-05 国际商业机器公司 测试计算机的存储器存储系统的方法
CN101884032A (zh) * 2007-12-04 2010-11-10 阿尔卡特朗讯美国公司 包括并行和串行访问的片上系统的测试方法和装置

Also Published As

Publication number Publication date
KR20140147968A (ko) 2014-12-31
KR102038414B1 (ko) 2019-11-26
CN104239171A (zh) 2014-12-24
US20140380110A1 (en) 2014-12-25
US9222982B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
CN104425038B (zh) 包括测试焊盘的半导体集成电路
US8438439B2 (en) Integrated circuit having a scan chain and testing method for a chip
CN103777090B (zh) 用于互连测试的转变延迟检测器
JP4388903B2 (ja) Ｊｔａｇ試験方式
CN101799517B (zh) 合封芯片以及合封芯片测试系统
US8645778B2 (en) Scan test circuitry with delay defect bypass functionality
US9404971B2 (en) Circuit and method for monolithic stacked integrated circuit testing
US8841952B1 (en) Data retention flip-flop
CN104239171B (zh) 测试装置及其操作方法
CN109801666A (zh) 一种混合电路中存储器芯片的测试装置
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US8924801B2 (en) At-speed scan testing of interface functional logic of an embedded memory or other circuit core
JP2017084434A (ja) 高周波メモリの試験装置及び試験方法
US7408362B2 (en) Electronic package and method for testing the same
Li et al. An efficient 3D-IC on-chip test framework to embed TSV testing in memory BIST
Rajski DFT for high-quality low cost manufacturing test
US8103927B2 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
CN110415751A (zh) 一种可参数化配置的存储器内建自测试电路
US8826087B2 (en) Scan circuitry for testing input and output functional paths of an integrated circuit
US20230161729A1 (en) Detection System for PCIe CEM Connection Interface of Circuit Board and Method Thereof
US8917566B2 (en) Bypass structure for a memory device and method to reduce unknown test values
US9726722B1 (en) Systems and methods for automatic test pattern generation for integrated circuit technologies
CN209215537U (zh) 芯片测试系统
WO2012115840A2 (en) Delay fault testing for chip i/o
Jandhyala et al. Design-for-test analysis of a buffered sdram dimm

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant