CN101542742A - 薄膜晶体管及其制造方法、显示装置 - Google Patents

薄膜晶体管及其制造方法、显示装置 Download PDF

Info

Publication number
CN101542742A
CN101542742A CNA2008800004274A CN200880000427A CN101542742A CN 101542742 A CN101542742 A CN 101542742A CN A2008800004274 A CNA2008800004274 A CN A2008800004274A CN 200880000427 A CN200880000427 A CN 200880000427A CN 101542742 A CN101542742 A CN 101542742A
Authority
CN
China
Prior art keywords
thin
film transistor
silicon layer
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800004274A
Other languages
English (en)
Other versions
CN101542742B (zh
Inventor
中山彻生
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101542742A publication Critical patent/CN101542742A/zh
Application granted granted Critical
Publication of CN101542742B publication Critical patent/CN101542742B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了能够增大导通/截止比的薄膜晶体管、其制造方法以及显示装置。在薄膜晶体管中，顺序或逆序在衬底(2)上层叠栅极电极(3)、栅极绝缘膜(4)、沟道层(5)以及源极/漏极层(7，8)，其特征在于，杂质包含在源极/漏极层(7，8)中，且杂质的浓度梯度为朝向沟道层(5)变为低浓度。

Description

薄膜晶体管及其制造方法、显示装置
技术领域
本发明涉及一种薄膜晶体管及其制造方法以及显示装置，并特别涉及一种适合用于驱动诸如有机EL元件的电流驱动型元件的薄膜晶体管及其制造方法、显示装置。
背景技术
近年来，利用有机EL(电致发光)现象显示图像的显示装置作为一种平板显示器引起了关注。该显示装置，即有机EL显示器，由于使用有机发光元件自身的发光现象而具有优异的特性，诸如宽视角以及低功耗。此外，由于对高清晰度高速视频信号显示高响应，对实际应用的开发正在进行，特别是在视频领域。
有机EL显示器的驱动系统之中，使用薄膜晶体管(TFT)驱动元件的有源矩阵系统与传统的无源矩阵系统相比，在响应和分辨率方面是优秀的，被认为是特别适合具有上述特性的有机EL显示器的驱动系统。
有源矩阵系统的有机EL显示器具有驱动面板，该驱动面板提供有至少具有有机发光材料的有机发光元件(有机EL元件)以及用于驱动该有机发光元件的驱动元件(薄膜晶体管(TFT))。有机EL显示器的构造中该驱动面板和密封面板通过粘合层粘合在一起并将有机发光元件层叠在中间。
作为构成有源矩阵型的有机EL显示器的薄膜晶体管，需要至少用于控制像素的亮和暗的开关晶体管以及用于控制有机EL元件的发光的驱动晶体管。
在薄膜晶体管中，已知如果电压施加到薄膜晶体管的栅极电极的状态持续，则阈值电压漂移。然而，只要有机EL元件发光则要求有机EL显示器的驱动晶体管维持导电状态，并可能发生阈值漂移。如果驱动晶体管的阈值电压漂移，流过驱动晶体管的电流变化，结果构成每个像素的发光元件的亮度改变。
近年来有机EL显示器得到发展，其使用具有由晶态硅的半导体层构造的沟道区的驱动晶体管，从而减小驱动晶体管的阈值漂移。
这里的用于有源矩阵系统的有机电场发光元件的薄膜晶体管的结构实例在图10中示出。该图中示出的薄膜晶体管101是底栅型的n沟道型(n型)薄膜晶体管，并且由氮化硅制成的栅极绝缘膜104形成为覆盖图案化形成在由玻璃等制成的衬底102上的栅极电极103的状态。由非晶硅或微晶硅制成的沟道层105以覆盖栅极电极103的状态图案化形成在该栅极绝缘膜104上。
此外，沟道保护层106在栅极电极103的中心区上方设置在上述沟道层105上。随后，源极层107和漏极层108以相互分离的状态图案化形成在上述沟道层105上，从而沟道保护层106的两个端部上方都被覆盖。此外，源极电极109和漏极电极110图案化形成在栅极绝缘膜104上，并且部分的源极电极和部分的漏极电极分别层叠在源极层107和漏极层108上。以覆盖衬底102的整个表面区域的状态提供钝化膜111。
在上述薄膜晶体管中，含有n型杂质的n型非晶硅层或n型微晶硅层广泛地用作源极/漏极层107和108。这里，当单层的非晶硅层和微晶硅层分别用于源极/漏极层107和108时的电流-电压特性的测量结果在图11中示出。
如图所示，可以理解使用n型微晶硅层作为源极/漏极层107和108的薄膜晶体管比使用n型非晶硅层的晶体管具有更低的截止电流及更优秀的截止特性，而使用n型非晶硅层作为源极/漏极层107和108的薄膜晶体管比使用n型微晶硅层的晶体管具有更高的导通电流及更优秀的导通特性。
因此，通过组合具有优秀的截止特性的n型微晶硅层以及具有优秀的导通特性的n型非晶硅层来努力使导通特性和截止特性相容。例如，报导了其中源极/漏极层107和108(欧姆接触层)通过两层的n型微晶硅层和n型非晶硅层来构造并且n型非晶硅层设置在沟道层侧的薄膜晶体管的实例(例如，参考日本专利申请公开No.特开平8-172195)。然而，该薄膜晶体管比n型微晶硅层或n型非晶硅层用作单层的情况具有更高的截止电流，但不能获得足够的导通电流。
因此，通过关注源极/漏极层107和108的杂质浓度，在图12中示出两种提供有不同杂质浓度(磷浓度)的源极/漏极层的薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性(Vds＝+10V)的测量结果的曲线图。曲线图(1)是源极/漏极层的磷浓度为1.9×1020/cm3(假定为低杂质浓度层)的薄膜晶体管的曲线图，而曲线图(2)是源极/漏极层磷浓度为3.9×1021/cm3(假定为高杂质浓度层)的薄膜晶体管的曲线图。
发明内容
然而，如图12所示，其中源极/漏极层107和108的磷浓度低的薄膜晶体管(1)与具有高的磷浓度的薄膜晶体管相比具有较低的截止电流，并且尽管截止特性优秀，但导通电流也低且导通特性不足。因此，如果该薄膜晶体管用作显示元件，则不能执行足够的开关操作。此外，如果该薄膜晶体管用作驱动晶体管，则担心可能降低驱动电流并有可能严重降低显示质量。另一方面，其中源极/漏极层107和108的磷浓度高的薄膜晶体管(2)与具有低的磷浓度的薄膜晶体管相比具有较高的导通电流，并且尽管导通特性优秀，但截止电流也高且不能获得足够的截止特性。因此，如果该薄膜晶体管用作显示元件，则漏电流变大，并且有可能严重降低显示质量。这样，在导通特性和截止特性之间有权衡关系，并且难以使这两种特性相容。
由于上述原因，本发明目的在于提供一种具有高导通/截止比的薄膜晶体管、其制造方法以及显示装置。
为了实现上述目标，本发明的薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，其特征在于，源极/漏极层由包含浓度在沟道层侧比另一侧低的杂质的硅层构成。
根据该类型的薄膜晶体管，源极/漏极层由包含浓度在沟道层侧低于另一侧的杂质的硅层构成，因此，如本发明的实施例所详细描述的，与背景技术中描述的源极/漏极层的杂质浓度恒定在高或低浓度的薄膜晶体管相比，确定截止电流降低且还增大导通电流并增大导通/截止比。
此外，本发明也是该类型的薄膜晶体管的制造方法，其中顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层，并且该薄膜晶体管的制造方法的特征在于，薄膜晶体管的特性由源极/漏极层的杂质浓度来控制。
根据该类型的薄膜晶体管的制造方法，由于薄膜晶体管的特性由源极/漏极层的杂质浓度来控制，所以薄膜晶体管形成为具有由包含杂质的硅层构成的源极/漏极层的结构，例如，沟道层侧的浓度低于另一侧的浓度。
此外，本发明还是具有上述薄膜晶体管的显示装置，并且该显示装置通过排列并形成具有顺序或逆序层叠在衬底上的栅极电极、栅极绝缘膜、沟道层以及源极/漏极层的薄膜晶体管以及连接到薄膜晶体管的显示元件来制造。该显示装置的特征在于，源极/漏极层由包含杂质的硅层构成，杂质的浓度在沟道层侧低于另一侧。
根据该类型的显示装置，由于提供上述薄膜晶体管，当截止电流减小，导通电流也增大，从而增大导通/截止比。
如上所述，根据本发明的薄膜晶体管以及具有该薄膜晶体管的显示装置，由于截止电流减小，导通电流也增大，因此增大导通/截止比，从而由于截止电流减小而抑制了漏电流。此外，由于导通电流的增大，可以获得足够的开关操作并还可以增大驱动电流，从而改进载流子迁移率。因此，在可以改进薄膜晶体管的电特性的同时，也可以实现显示装置的高性能。
此外，根据本发明的薄膜晶体管的制造方法，与背景技术中描述的源极/漏极层的杂质浓度恒定在高浓度或低浓度的薄膜晶体管相比，可能获得具有增大的导通/截止比的薄膜晶体管。
附图说明
[图1]示出根据本发明第一实施例的薄膜晶体管结构的横截面图。
[图2]通过测量提供有不同磷浓度的源极/漏极层的薄膜晶体管的截止电流(a)和导通电流(b)获得的曲线图。
[图3]示出根据本发明第一实施例的薄膜晶体管的电流-电压特性的图。
[图4](a)示出根据本发明第一实施例的薄膜晶体管的电流-电压特性的图，(b)示出导通部分的放大图，以及(c)示出截止部分的放大图。
[图5]示出根据本发明第一实施例的薄膜晶体管的另一实例的横截面图。
[图6]示出提供有本发明第一实施例的薄膜晶体管的显示装置的结构的横截面图。
[图7]示出根据本发明第一实施例的薄膜晶体管的制造方法的制造工艺横截面图(第1部分)。
[图8]示出根据本发明第一实施例的薄膜晶体管的制造方法的制造工艺横截面图(第2部分)。
[图9]示出根据本发明第二实施例的薄膜晶体管结构的横截面图。
[图10]示出传统的薄膜晶体管结构的横截面图。
[图11]示出在微晶硅层和非晶硅层分别用于源极/漏极层的情况中的薄膜晶体管电流-电压特性的图。
[图12]示出在高杂质浓度层和低杂质浓度层分别用于源极/漏极层的情况中的薄膜晶体管电流-电压特性的图。
具体实施方式
以下详细描述本发明的实施例。
(第一实施例)
图1是用于解释第一实施例的薄膜晶体管的横截面图。图中所示的薄膜晶体管1是n型的底栅型薄膜晶体管。由例如钼形成的条状栅极电极3图案化形成在由诸如玻璃的绝缘衬底制成的衬底2上。该栅极电极3并不特别限制，只要材料是难以被进行结晶工艺时产生的热改变的难熔金属，材料也可以不是钼。
由例如氧化硅膜制成的栅极绝缘膜4也以覆盖栅极电极3的状态形成。除了氧化硅膜，该栅极绝缘膜4也可以由氮化硅膜、氮氧化硅膜或它们的层叠膜构成。
此外，由例如非晶硅制成的沟道层5以覆盖栅极电极3的状态图案化形成在该栅极绝缘膜4上。注意，沟道层5可以由微晶硅构成，并且在栅极电极3上方在沟道层5上提供诸如氮化硅膜的由绝缘材料制成的沟道保护层6。在后面描述的制造方法中，该沟道保护层6在通过蚀刻来图案化形成源极/漏极层时用作蚀刻停止层，该源极/漏极层形成在沟道保护层6的上层上，并且由于提供沟道保护层6，避免了沟道层5被上述蚀刻所腐蚀。作为沟道保护层6，除了上述氮化硅膜，可以用氧化硅膜、氮氧化硅膜或它们的层叠膜。
此外，部分的源极层7和部分的漏极层8层叠在上述沟道保护层6的两个端部上，并且源极层和漏极层以互相分离的状态图案化形成在沟道层5上。此外，作为本发明的特征结构，源极/漏极层7和8以浓度梯度为浓度朝向沟道层5变低的方式包含杂质。作为上述杂质，设想使用由例如磷制成的n型杂质。然而，n型杂质不限于以上的，而可以是V族的其他元素。
这里设想源极/漏极层7和8由两层结构构成，在该两层结构中第一硅层7a和8a以及杂质浓度高于第一硅层7a和8a的第二硅层7b和8b从沟道层5侧顺次层叠。因此，变成低杂质浓度的第一硅层7a和8a设置在沟道层5侧的状态。通过如上所述构造源极/漏极层7和8，如后面描述的，这确定了，与源极/漏极层包含恒定浓度杂质的薄膜晶体管相比，薄膜晶体管的截止电流变低而导通电流增加。结果表明，薄膜晶体管的截止特性由包含低浓度的n型杂质并设置在沟道层5侧的第一硅层7a和8a控制，而薄膜晶体管的导通特性被包含高浓度的n型杂质并设置在源极/漏极电极9和10侧的第二硅层7b和8b控制。
这里，图2(a)和2(b)示出表示提供有不同磷浓度的源极/漏极层的薄膜晶体管的截止电流和导通电流的测量结果的图。例如，在磷浓度为1×1021/cm3的情况中对图的导通电流进行转换，随后导通电流为3.0×10-6A而截止电流为1.4×10-12A，结果，可以获得导通/截止比为大约2.1×106的TFT元件。如果第一硅层7a和8a的磷浓度设定为不大于1×1021/cm3且第二硅层7b和8b的磷浓度设定为大于1×1021/cm3，可以获得导通/截止比更高的TFT元件。
如果第一硅层7a和8a的浓度小于第二硅层7b和8b的浓度，则第一硅层7a和8a以及第二硅层7b和8b的磷浓度可以根据需要的TFT元件来选择而不需要具体限定。然而，通常，为了避免显示质量降低，要求截止特性不大于大约1.0×10-12A，并且从图2(a)的转换来看，要求第一硅层7a和8a的磷浓度不大于2.0×1012/cm3。
此外，如背景技术中所述，由于微晶硅层具有比非晶硅层更优秀的截止特性而非晶硅层具有比微晶硅层更优秀的导通特性，所以更优选第一硅层7a和8a由微晶硅层构成而第二硅层7b和8b由非晶硅层构成。这也提高了导通/截止比。
另一方面，源极电极9和漏极电极10图案化形成在栅极绝缘膜4上，其状态为部分的源极电极和部分的漏极电极分别层叠在具有上述结构的源极层7和漏极层8上。钝化膜11提供的状态为覆盖此状态的衬底2的整个表面区域。
这里图3示出关于具有上述结构的薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性(Vds＝+10V)的测量结果。
这里曲线图(1)示出具有两层结构的源极/漏极层7和8的薄膜晶体管的测量结果，如上述实施例所述，在该两层结构中磷浓度为1.9×1020/cm3的第一硅层7a和8a设置在沟道层5侧(下部侧)而磷浓度为3.9×1021/cm3的第二硅层7b和8b设置在源极/漏极电极9和10侧(上部侧)。在该薄膜晶体管中，第一硅层7a和8a形成为膜厚50nm，且第二硅层7b和8b形成为膜厚50nm。
此外，曲线图(2)是其中源极/漏极层7和8形成为磷浓度1.9×1021/cm3而膜厚100nm的薄膜晶体管的测量结果。
注意，为了测量每个薄膜晶体管的漏极电流值，在将栅极电压向负方向和正方向连续移动的同时监控漏极电流值。
首先，从图3的曲线图(1)和(2)确定，与(2)的不应用本发明且包括磷浓度高且恒定的源极/漏极层的薄膜晶体管的测量结果相比，(1)的应用本发明的薄膜晶体管的测量结果表明，在截止电流减小的同时导通电流增大。因此，这确定了，与(2)的薄膜晶体管相比(1)的薄膜晶体管具有增大的导通/截止比。
图4(a)也示出具有上述结构的另一薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性(Vds＝+10V)的测量结果。此外，图4(b)是图4(a)的导通部分X的放大图，图4(c)是图4(a)的截止部分Y的放大图。
图4中的曲线图(1)和(2)都示出上述实施例中描述的具有由不同磷浓度的硅层的层叠制成的源极/漏极层7和8的薄膜晶体管的测量结果。在曲线图(1)和(2)中，对于在源极/漏极电极9和10侧(上部侧)的第二硅层7b和8b，设置磷浓度为1.7×1021/cm3的硅层。
曲线图(1)中磷浓度为5.5×1020/cm3的第一硅层7a和8a设置在沟道层5侧(下部侧)，并且图(2)中磷浓度为7.0×1020/cm3的第一硅层7a和8a设置在沟道层5侧(下部侧)。在这些薄膜晶体管中，第一硅层7a和8a形成为膜厚50nm，而第二硅层7b和8b形成为膜厚50nm。
注意，为了测量每个薄膜晶体管的漏极电流值，在将栅极电压向负方向和正方向连续移动的同时监控漏极电流值。
如图4(b)所示，在曲线图(1)和(2)所示的薄膜晶体管中，由于第二硅层7b和8b具有相同的磷浓度，导通电流同为8.0×10-6(A)。另一方面，由于图(1)和(2)所示的薄膜晶体管具有第一硅层7a和8a的不同磷浓度，在截止特性中出现差异。即，第一硅层的磷浓度对图(1)为5.5×1020/cm3而对图(2)为7.0×1020/cm3，从而具有(1)＜(2)的关系。结果，截止电流在图(1)中是8.7×10-14(A)而在图(2)中是1.0×10-13(A)，对应于磷浓度的量，显示(1)＜(2)。
根据这些薄膜晶体管的测量结果，本发明希望对应磷浓度来减小截止电流，结果，(1)的薄膜晶体管与(2)的薄膜晶体管相比具有增大的导通/截止比。
如上，根据本实施例的薄膜晶体管，由于截止电流减小，导通电流也增大，所以导通/截止比增大。因此，由于截止电流减小，所以漏电流被抑制，并且由于导通电流增大，所以可以获得足够的开关操作，从而可以增大驱动电流并可以改进载流子迁移率。因此，可以改进薄膜晶体管的电性质。
此外，根据本实施例，通过控制磷浓度，可以按需要控制TFT元件的特性，并可以独立控制导通特性的增大和截止特性的减小。结果，可以使工艺的自由度变大，并且本发明的优点明显。
注意，尽管这里描述了源极/漏极层7和8由第一硅层7a和8a以及含有的杂质浓度高于第一硅层7a和8a的杂质浓度的第二硅层7b和8b的两层结构构成的实例，但本发明并不限于此，而是如果通过具有朝向沟道层5浓度变低的浓度梯度而包含n型杂质，则源极/漏极层7和8可以由三或更多层构成。此外，单层结构也是可能的，该单层结构包含具有朝向沟道层5浓度连续变低的浓度梯度的杂质。
此外，在上述实施例中，尽管描述了其中沟道保护层6在栅极电极3上方提供在沟道层5上的实例，本发明即使在如图5所示不提供沟道保护层6(参考图1)的情况中也可以应用。在此情况中，钝化层11提供为不仅覆盖源极/漏极电极9和10还覆盖沟道层5的状态。然而，优选提供沟道保护层6，因为可以避免沟道层5的腐蚀。腐蚀是由当通过蚀刻来图案化形成源极/漏极电极9和10以及源极/漏极层7和8时进行的蚀刻引起的。
随后，参考图6，通过用有机EL显示器作为实例，描述了使用该类型的薄膜晶体管1的显示装置的结构实例。注意，图6中省略了对图中薄膜晶体管1的详细结构的图解。
显示装置20通过在层间绝缘膜21上设置并形成连接到相应的薄膜晶体管1的发光元件(在本实例中是有机EL元件)22来构成，层间绝缘膜21覆盖形成薄膜晶体管1的衬底2表面侧。每个有机EL元件22具有通过形成在层间绝缘膜21中的连接孔连接到薄膜晶体管1的下电极23。这些下电极23以下电极的外围区域由绝缘膜图案24覆盖而仅宽地暴露中心区域的状态对每个像素图案化。此外，具有至少发光层的有机层25以图案化的状态层叠在每个下电极23的暴露部分上。该发光层设想由有机材料制成，该有机材料通过注入到发光层中的空穴和电子的复合而引起发光，并且上电极26设置并形成在每个这样图案化的有机层25和绝缘膜图案24的上方，处于保持与下电极23之间的绝缘的状态。
在该显示器20中，下电极23用作阳极(或阴极)而上电极26用作阴极(或阳极)。于是，空穴和电子从下电极23和上电极26注入到层叠在下电极23和上电极26之间的有机层25中，从而在有机层25的发光层的部分中引起发光。要注意的是，如果该显示器20是其中发光从上电极26侧提取的上表面发光型，则采用通过具有高透光性质的材料来构成的上电极26。另一方面，如果该显示器20是其中发光从衬底2侧提取的透射型，则采用通过具有高的透光性质的材料来构成的衬底2和下电极23。
根据具有该类型结构的显示装置20，由于其构造成具有参考图1描述的结构的薄膜晶体管1连接到有机EL元件22，所以可以增大薄膜晶体管1的导通/截止比，还可以改进载流子迁移率。因此可能实现显示装置的高性能。
此外，尽管在图中省略了图解，在使用有机EL元件22的显示装置20中的像素电路要求用于一个像素的开关晶体管以及用于控制有机EL元件22的发光的驱动晶体管。至少需要两个。这些当中，如果驱动晶体管的截止电流不减小，则发生亮度不均并且图像质量降低。然而，如上所述，由于在用作该驱动TFT的薄膜晶体管1中截止电流减小，变得可能实现显示屏中图像质量的均匀。
这里要注意，尽管有机EL显示器用作描述中显示装置20的实例，但显示装置20并不限于有机EL显示器，而例如可以是液晶显示器。然而，优选特别对有机EL显示器的驱动晶体管使用上述薄膜晶体管，这是因为可以获得上述效果。
<制造方法>
随后描述具有上述结构的薄膜晶体管1的制造方法以及其显示装置的制造方法。
首先，如图7(a)所示，膜厚为100nm的钼膜例如通过溅射法形成在由绝缘衬底制成的衬底2上，栅极电极3通过执行通常的光刻和蚀刻而图案化形成。其后，由氧化硅膜制成的栅极绝缘膜4通过等离子体CVD法形成在衬底2上，膜厚为例如290nm，从而栅极绝缘膜4覆盖栅极电极3。
随后，如图7(b)所示，由例如非晶硅制成的沟道层5形成在栅极绝缘膜4上且膜厚为30nm。注意，如果微晶硅层用作沟道层5，则微结晶例如可以在形成非晶硅层之后由例如激光退火的方法来进行。
随后，如图7(c)所示，氮化硅膜以覆盖沟道层5的状态形成在栅极绝缘膜4上，膜厚200nm。覆盖栅极电极3上方的沟道保护层6通过进行通常的光刻和蚀刻而图案化形成在沟道层5上。作为该蚀刻，例如，可以进行使用由氢氟酸制成的溶液的湿法蚀刻。
随后，含有由磷构成的n型杂质的第一硅层a和含有浓度高于第一硅层a的浓度的n型杂质的第二硅层b依次层叠并形成在沟道层5上，处于覆盖沟道保护层6的状态。在此情况中，第一硅层a和第二硅层b连续形成，例如，通过使用甲硅烷和氢气作为成膜气体并使用膦作为n型杂质的等离子体CVD法。因此，在第一硅层a形成之后，放电立即停止并且例如膦的气流量增大，从而可以连续形成磷浓度高于第一硅层a的第二硅层b。要注意除气流量以外的成膜参数，诸如压强和放电功率，设想为适当设定。
这里，上述n型微晶硅层a和n型非晶硅层b的膜厚可以通过成膜装置来控制。如果膜的厚度大约允许膜形成有好的覆盖性质例如不薄于10nm就是足够的，这里例如设想第一硅层a为50nm而第二硅层b为50nm。
这里，例如，为了将磷浓度设定在1.0×1021/cm3左右，膦(PH3)/氢气(H2)(稀释率为1体积％)和甲硅烷(SiH4)的流量比可以设置为0.01左右。此外，即使该比值相同，也有磷浓度根据膦和甲硅烷的总气体量变化的情况，因此必须适当选择气流量。另外，在微晶硅层用于第一硅层a而非晶硅层用于第二硅层b的情况中，更优选当微晶硅层的第一硅层a成膜时，氢气相对甲硅烷的流量比设定为与由非晶硅层构成的第二硅层b的成膜条件相比更大，从而使微结晶变得容易。
此外，在进行该类型的连续成膜的情况中，可以进行控制以使杂质浓度从第一硅层a到第二硅层b连续改变。结果，形成的硅膜包含的杂质的浓度梯度为浓度朝向沟道层5连续变低，并且通过在后续工艺中图案化该硅层，由单层结构制成的源极/漏极层可以形成为包含浓度梯度为浓度朝向沟道层5连续变低的杂质。
这里要注意，尽管包含n型杂质的第一硅层a和第二硅层b通过等离子体CVD法成膜，但也允许在第一硅层a以不包含n型杂质的状态成膜之后，通过离子注入来向第一硅层a中引入n型杂质，并且其后，在第二硅层b以不包含n型杂质的状态成膜之后，通过离子注入来向第二硅层b中引入浓度高于第一硅层a的n型杂质。然而，当考虑控制n型杂质的浓度时，优选当通过等离子体CVD法进行成膜时引入n型杂质。
其后，如图7(d)所示，第二硅层b、第一硅层a以及作为硅层的下层的沟道层5通过光刻和蚀刻工艺图案化为岛状。在此情况中，形成到栅极电极3的接触孔(省略示出)。
随后，如图8(e)所示，由例如钛/铝/钛制成的三层金属层以覆盖图案化的第二硅层b、第一硅层a和沟道层5的状态成膜为膜厚50nm/100nm/50nm。其后，由三层金属层制成的源极电极9和漏极电极10通过光刻和蚀刻工艺形成。在此情况中，源极电极9和漏极电极10之间相隔开的空间在沟道层5上方的栅极电极3的中心部分上方，并且除第二硅层b之外还图案化第一硅层a并形成源极层7和漏极层8。结果，源极层7变成第一硅层7a和第二硅层7b依次层叠的状态，漏极层8变成第一硅层8a和第二硅层8b依次层叠的状态。此外，在该蚀刻中，沟道保护层6起到蚀刻停止层的作用。
其后，如图8(f)所示，由例如氮化硅膜制成的钝化膜11形成为膜厚200nm，处于覆盖当前状态下的衬底2上的整个区域的状态。接着，形成到漏极电极10的接触孔(省略示出)。
随后，在制造提供有该类型的薄膜晶体管1的显示装置的情况中，连续进行下一工艺。即，如图6所示，层间绝缘膜21覆盖提供薄膜晶体管1的衬底2的上表面，并且连接到薄膜晶体管1的连接孔21a形成到层间绝缘膜21。其后，连接到薄膜晶体管1的下电极23通过连接孔21a图案化形成在层间绝缘膜21上。随后，在下电极23的外围由绝缘膜图案24覆盖之后，包括至少发光层的有机层25层叠并形成在从绝缘膜图案24暴露的下电极23上。随后，上电极26形成为覆盖有机层25和绝缘膜图案24的状态。结果，连接到薄膜晶体管1的有机EL元件22由下电极23形成。
用该类型的制造方法，可以制造第一实施例的薄膜晶体管1和使用该薄膜晶体管的显示装置。
<第二实施例>
(薄膜晶体管)
图9是用于解释第二实施例的薄膜晶体管的横截面图。该图中示出的薄膜晶体管1’是顶栅型薄膜晶体管，并且源极层7和漏极层8通过层叠在图案化形成在衬底2上的源极电极9和漏极电极10上来提供。此外，作为本发明中的特征结构，源极/漏极层7和8包含浓度梯度为浓度朝向沟道层5变低的杂质。具体地，源极层7具有由覆盖源极电极9的第二硅层7b以及第二硅层上的第一硅层7a构成的两层结构，漏极层8具有由覆盖漏极电极10的第二硅层8b以及第二硅层上的第一硅层8a构成的两层结构。因此，包含n型杂质浓度低于第二硅层7b和8b的杂质浓度的第一硅层7a和8a设置在沟道层5侧。
然后，沟道层5提供为其两端叠加在该源极层7和漏极层8的端部上的状态。此外，栅极电极3通过栅极绝缘膜4形成在该沟道层5上方。此外，钝化膜11提供在此状态下的衬底2的整个表面区域。
即使薄膜晶体管1’具有该类型的结构，类似于第一实施例，由于源极/漏极层7和8具有将第一硅层7a和8a设置在沟道层5侧而第二硅层7b和8b在源极/漏极电极9和10侧的两层结构，可以获得类似于第一实施例的薄膜晶体管1的效果。
这里要注意，尽管描述了源极/漏极层7和8由包括第一硅层7a和8a以及第二硅层7b和8b的两层结构构造的实例，类似于第一实施例，如果含有的杂质具有其中浓度朝向沟道层5变低的浓度梯度，则源极/漏极层可以包括三或多层或者具有单层结构。
(显示装置)
另外，作为使用该类型的薄膜晶体管1’的显示装置的结构，可以以用图6来描述的显示装置为例，并可以获得类似于第一实施例的效果。
(制造方法)
随后将会描述具有上述结构的薄膜晶体管1’的制造方法以及其显示装置的制造方法。
首先，源极电极9和漏极电极10图案化形成在衬底2上。
接着，在包含n型杂质的第二硅层成膜之后，含有杂质浓度低于第二硅层的浓度的第一硅层通过等离子体CVD法在第二硅层上成膜。注意，以上的第二硅层的成膜和第一硅层的成膜可以连续进行，并且在进行该类型的连续成膜的情况中，成膜条件可以控制为使得杂质浓度从第二硅层到第一硅层连续改变。结果，构成后面会描述的源极/漏极层的第二硅层和第一硅层变成连续层叠膜。其后，通过图案化，源极/漏极层7和8形成为其中第二硅层7b和8b以及第一硅层7a和8a依次层叠。
这里要注意，尽管描述了第一硅层和第二硅层通过等离子体CVD法以包含n型杂质的状态成膜的实例，即使第一硅层和第二硅层以不包含n型杂质的状态成膜也没有问题，并且类似第一实施例，在成膜之后，n型杂质通过离子注入而引入。
随后，由不包含杂质的非晶硅层制成的沟道层5形成为覆盖源极层7和漏极层8的状态，进一步覆盖源极电极10和漏极电极11。
随后，沟道层5图案化为岛状。结果，其形状为沟道层5的两端层叠在源极层7和漏极层8上。其后，由氧化硅制成的栅极绝缘膜4例如通过等离子体CVD法形成为覆盖沟道层5的状态。
随后，栅极电极3图案化形成在沟道层5上方，状态为两端叠加在源极层7和漏极层8上。其后，钝化膜11以覆盖栅极电极3的状态成膜在栅极绝缘膜4上。
按以上方式，形成顶栅结构的薄膜晶体管1’。
随后，在制造提供有该类型的薄膜晶体管1’的显示装置的情况中的后续工艺设想为按类似于第一实施例中描述的工艺的方式来进行。
由上，可能制造第二实施例的薄膜晶体管1’以及使用该薄膜晶体管的显示装置。
要注意，尽管在上述第一实施例和第二实施例中描述了n沟道型(n型)薄膜晶体管，即使在p沟道型(p型)薄膜晶体管的情况中也可以成功地获得类似的效果。在此情况中，使用包括硼或其他III族元素的p型杂质。
权利要求书(按照条约第19条的修改)
1.一种薄膜晶体管，通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，其中：
所述源极/漏极层由包含浓度在沟道层侧比另一侧低的杂质的硅层构成，在所述沟道层侧提供微晶硅层，而在所述另一侧提供非晶硅层。
2.如权利要求1所述的薄膜晶体管，其中：
所述源极/漏极层由包含杂质的所述硅层构成，所述杂质的浓度梯度为浓度朝向所述沟道层变低。
3.如权利要求1所述的薄膜晶体管，其中：
所述薄膜晶体管是n沟道型。
4.如权利要求1所述的薄膜晶体管，其中：
所述源极/漏极层由硅层形成，所述硅层由包含浓度朝向所述沟道层逐渐变低的杂质的多层构成。
5.如权利要求1所述的薄膜晶体管，其中：
所述源极/漏极层由包含杂质的第一硅层和第二硅层构成，所述第二硅层包含的杂质浓度高于所述第一硅层包含的杂质浓度；并且
所述第一硅层设置在所述沟道层侧，所述第一硅层由所述微晶硅层构成，所述第二硅层由所述非晶硅层构成。
6.一种薄膜晶体管的制造方法，所述薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，其中：
通过在形成所述源极/漏极层的工艺中改变第一气体和第二气体的流量比，所述源极/漏极层形成为由包含浓度在沟道层侧低于另一侧的杂质的硅层构成。
7.一种显示装置，其中薄膜晶体管以及连接到所述薄膜晶体管的显示元件排列并形成在衬底上，所述薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，其中：
所述源极/漏极层由包含杂质的硅层构成，所述杂质的浓度在沟道层侧低于另一侧，在所述沟道层侧提供微晶硅层，而在另一侧提供非晶硅层。
8.如权利要求7所述的显示装置，其中：
所述显示元件是有机EL发光元件，而所述薄膜晶体管是用于驱动所述有机EL发光元件的驱动元件。
9.如权利要求6所述的所述薄膜晶体管的制造方法，其中：
所述第一气体是成膜气体，而所述第二气体包括在所述硅层中含有的杂质。
10.如权利要求9所述的用于所述薄膜晶体管的制造方法，其中：
所述第一气体包括甲硅烷，所述第二气体包括膦，并且所述源极/漏极层通过等离子体CVD法形成。
11.如权利要求6所述的所述薄膜晶体管的制造方法，其中：
通过改变构成所述第一气体的第三气体和第四气体的流量比，微晶硅层形成在所述沟道层侧，非晶硅层形成在另一侧。
12.如权利要求11所述的所述薄膜晶体管的制造方法，其中：
所述第三气体是甲硅烷，所述第四气体是氢气，并且所述第四气体对所述第三气体的流量比在形成所述微晶硅层的情况中比在形成所述非晶硅层的情况中放大。
13.一种薄膜晶体管的制造方法，所述薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，其中：
在形成所述源极/漏极层的工艺中，所述源极/漏极层形成为由包含浓度在沟道层侧低于另一侧的杂质的硅层构成，在沟道层侧形成微晶硅层，而在另一侧形成非晶硅层。

Claims (9)

1.一种薄膜晶体管，通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，特征在于：
所述源极/漏极层由包含浓度在沟道层侧比另一侧低的杂质的硅层构成。
2.如权利要求1所述的薄膜晶体管，特征在于：
所述源极/漏极层由包含杂质的硅层构成，所述杂质的浓度梯度为浓度朝向所述沟道层变低。
3.如权利要求1所述的薄膜晶体管，特征在于：
所述薄膜晶体管是n沟道型。
4.如权利要求1所述的薄膜晶体管，特征在于：
所述源极/漏极层由硅层形成，所述硅层由包含浓度朝向所述沟道层逐渐变低的杂质的多层构成。
5.如权利要求1所述的薄膜晶体管，特征在于：
所述源极/漏极层由包含杂质的第一硅层和第二硅层构成，所述第二硅层包含的杂质浓度高于所述第一硅层包含的杂质浓度；并且
所述第一硅层设置在所述沟道层侧。
6.如权利要求5所述的薄膜晶体管，特征在于：
所述第一硅层由微晶硅层构造，所述第二硅层由非晶硅层构造。
7.一种薄膜晶体管的制造方法，所述薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，特征在于：
所述薄膜晶体管的特性由所述源极/漏极层的杂质浓度来控制。
8.如权利要求7所述的薄膜晶体管的制造方法，特征在于：
在形成所述源极/漏极层的工艺中，所述源极/漏极层由包含杂质的硅层制成，所述杂质的浓度在沟道层侧比另一侧低。
9.一种显示装置，其中薄膜晶体管以及连接到所述薄膜晶体管的显示元件排列并形成在衬底上，所述薄膜晶体管通过顺序或逆序在衬底上层叠栅极电极、栅极绝缘膜、沟道层以及源极/漏极层而形成，特征在于：
所述源极/漏极层由包含杂质的硅层构成，所述杂质的浓度在沟道层侧低于另一侧。
CN2008800004274A 2007-04-04 2008-03-19 薄膜晶体管及其制造方法、显示装置 Expired - Fee Related CN101542742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007098026A JP2008258345A (ja) 2007-04-04 2007-04-04 薄膜トランジスタおよびその製造方法ならびに表示装置
JP098026/2007 2007-04-04
PCT/JP2008/055044 WO2008123088A1 (ja) 2007-04-04 2008-03-19 薄膜トランジスタおよびその製造方法ならびに表示装置

Publications (2)

Publication Number Publication Date
CN101542742A true CN101542742A (zh) 2009-09-23
CN101542742B CN101542742B (zh) 2011-02-23

Family

ID=39830589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800004274A Expired - Fee Related CN101542742B (zh) 2007-04-04 2008-03-19 薄膜晶体管及其制造方法、显示装置

Country Status (6)

Country Link
US (1) US20100044709A1 (zh)
JP (1) JP2008258345A (zh)
KR (1) KR101450043B1 (zh)
CN (1) CN101542742B (zh)
TW (1) TW200908332A (zh)
WO (1) WO2008123088A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184967A (zh) * 2010-12-01 2011-09-14 友达光电股份有限公司 薄膜晶体管
CN102280490A (zh) * 2011-05-06 2011-12-14 友达光电股份有限公司 开关组件
WO2013170605A1 (zh) * 2012-05-18 2013-11-21 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN104966720A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
JP2010225780A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2010287628A (ja) * 2009-06-09 2010-12-24 Casio Computer Co Ltd トランジスタ基板及びトランジスタ基板の製造方法
JP2011077363A (ja) * 2009-09-30 2011-04-14 Casio Computer Co Ltd トランジスタ基板及びトランジスタ基板の製造方法
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
JP2011210940A (ja) * 2010-03-30 2011-10-20 Casio Computer Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置
KR101351219B1 (ko) * 2010-04-06 2014-01-13 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
WO2011135874A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR101761634B1 (ko) * 2010-10-19 2017-07-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
JP6301866B2 (ja) * 2015-03-17 2018-03-28 東芝メモリ株式会社 半導体製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309378A (ja) * 1988-06-07 1989-12-13 Sumitomo Metal Ind Ltd 薄膜半導体素子
JPH08172195A (ja) * 1994-12-16 1996-07-02 Sharp Corp 薄膜トランジスタ
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JPH10256554A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
JPH1197706A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
KR100584716B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP4540438B2 (ja) * 2004-09-27 2010-09-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5230899B2 (ja) * 2005-07-12 2013-07-10 日本電気株式会社 半導体装置の製造方法
KR20070009321A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
KR101217555B1 (ko) * 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184967A (zh) * 2010-12-01 2011-09-14 友达光电股份有限公司 薄膜晶体管
US8405085B2 (en) 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN102280490A (zh) * 2011-05-06 2011-12-14 友达光电股份有限公司 开关组件
CN102280490B (zh) * 2011-05-06 2014-03-26 友达光电股份有限公司 开关组件
WO2013170605A1 (zh) * 2012-05-18 2013-11-21 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
EP2677537A1 (en) * 2012-05-18 2013-12-25 Boe Technology Group Co. Ltd. Thin film transistor array substrate, method for manufacturing same, display panel, and display device
EP2677537A4 (en) * 2012-05-18 2014-04-23 Boe Technology Group Co Ltd THIN-FILM TRANSISTOR MATRIX SUBSTRATE, METHOD FOR MANUFACTURING THE SAME, DISPLAY PANEL, AND DISPLAY DEVICE
US8912538B2 (en) 2012-05-18 2014-12-16 Boe Technology Group Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN104966720A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法

Also Published As

Publication number Publication date
KR20090128315A (ko) 2009-12-15
CN101542742B (zh) 2011-02-23
JP2008258345A (ja) 2008-10-23
US20100044709A1 (en) 2010-02-25
WO2008123088A1 (ja) 2008-10-16
TW200908332A (en) 2009-02-16
TWI377679B (zh) 2012-11-21
KR101450043B1 (ko) 2014-10-13

Similar Documents

Publication Publication Date Title
CN101542742B (zh) 薄膜晶体管及其制造方法、显示装置
CN101523610B (zh) 薄膜晶体管及其制造方法以及显示装置
US8405161B2 (en) Driving device for unit pixel of organic light emitting display and method of manufacturing the same
US11063068B2 (en) Display apparatus
CN101044627B (zh) 半导体器件
KR100493353B1 (ko) 액티브 매트릭스형 표시 장치
CN1881619B (zh) 半导体器件
CN103178057B (zh) 显示器及电子单元
US7208873B2 (en) Organic electroluminescence display device and method for fabricating the same
US20150287833A1 (en) Semiconductor device, display device, and method for manufacturing semiconductor device and display device
CN101414638B (zh) 显示装置和显示装置的制造方法
TW201103142A (en) Organic light emitting display device and fabricating method thereof
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
CN110660846B (zh) 薄膜晶体管及制作方法、发光装置
CN100456344C (zh) 有机电致发光显示器件及其制造方法
US5652158A (en) Method for making thin film transistors for a liquid crystal display
US20230251540A1 (en) Thin film transistor
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JP2021013021A (ja) ディスプレイ装置
US20120104402A1 (en) Architecture of analog buffer circuit
US11974469B2 (en) Display device and method of manufacturing the same
US20240057419A1 (en) Display device
US20240138209A1 (en) Oled display panel and manufacturing method thereof
KR19980072230A (ko) 박막트랜지스터 제조방법
KR20030062643A (ko) 액정표시소자의 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110223

CF01 Termination of patent right due to non-payment of annual fee