CN101493546A - 光电混载基板的制造方法及由该方法得到的光电混载基板 - Google Patents

光电混载基板的制造方法及由该方法得到的光电混载基板 Download PDF

Info

Publication number
CN101493546A
CN101493546A CNA2009100011880A CN200910001188A CN101493546A CN 101493546 A CN101493546 A CN 101493546A CN A2009100011880 A CNA2009100011880 A CN A2009100011880A CN 200910001188 A CN200910001188 A CN 200910001188A CN 101493546 A CN101493546 A CN 101493546A
Authority
CN
China
Prior art keywords
core body
mentioned
forms
metallic film
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100011880A
Other languages
English (en)
Other versions
CN101493546B (zh
Inventor
清水裕介
疋田贵巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101493546A publication Critical patent/CN101493546A/zh
Application granted granted Critical
Publication of CN101493546B publication Critical patent/CN101493546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种能够减少在制造光电混载基板时的工序、并且能够实现所制造的光电混载基板的薄型化的光电混载基板的制造方法及由该方法得到的光电混载基板。在以规定图案突出形成多个芯体(光布线)(3)之后，在其相邻的芯体(3)与芯体(3)之间的槽部形成金属薄膜(4)。然后，对该金属薄膜(4)实施电解镀，用电解镀层(6a)填埋上述槽部，将该镀层(6a)作为电布线(6)。

Description

光电混载基板的制造方法及由该方法得到的光电混载基板
技术领域
本发明涉及一种混载有光波导路和电布线的光电混载基板的制造方法及由该方法得到的光电混载基板。
背景技术
最近，正在普及以光为介质的信息通信。因此，采用一种混载有光波导路和电布线的光电混载基板作为在信息通信用电子设备等中使用的基板(例如，参照专利文献1)。
通常，该光电混载基板的构造为将以规定图案形成有电布线(导线)的电布线基板和以规定图案形成有作为光的通路的芯体(光布线)的光波导路进行层叠。在图3中示出了其一例。该图3所示的光电混载基板B成为在电布线基板α上形成光波导路β的两层层叠构造。在上述电布线基板α中，多个电布线96被埋设在绝缘层95中，在这种状态下成为被另一绝缘层94支承的状态。在上述光波导路β中，多个芯体93被埋设在上部包层(over-clad)97中，在这种状态下成为被下部包层(under-clad)92支承的状态。
专利文献1：日本特开2001-7463号公报
发明内容
发明要解决的问题
然而，在上述以往的光电混载基板B的制造方法中，在制作电布线基板α之后，进行光波导路β的制作，并且，在各个制作中需要较多的工序，因此制造光电混载基板B需要较长时间。例如，在电布线基板α中的电布线96的图案形成中，需要经过如下较多的工序：在通过曝光和显影等来对抗蚀剂进行图案形成之后，对该抗蚀剂以外的部分进行电镀，之后，除去上述抗蚀剂。另外，在光波导路β中的芯体93的图案形成中，也需要曝光和显影等的较多的工序。
另外，在上述以往的光电混载基板B中，成为在电布线基板α上层叠有光波导路β的两层构造，因此不利于薄型化，无法应对最近的薄型化的要求。
本发明是鉴于这种情况而完成的，其目的在于提供一种能够减少制造光电混载基板时的工序、并且能够实现所制造的光电混载基板的薄型化的光电混载基板的制造方法及由该方法得到的光电混载基板。
用于解决问题的方案
为了达到上述目的，本发明的第一要点是一种光电混载基板的制造方法，具备以下工序：芯体形成工序，在下部包层上以规定图案突出形成多个芯体；金属薄膜形成工序，沿着该突出形成的芯体的侧面和顶面以及除了该芯体的形成部分以外的下部包层的表面部分形成金属薄膜；电解镀工序，对该金属薄膜实施电解镀，由此用镀层对由上述金属薄膜覆盖的芯体与相邻于该芯体的芯体之间的槽部进行填埋，并且用镀层覆盖由上述金属薄膜覆盖的芯体的顶面；电布线形成工序，通过研磨除去在上述芯体的顶面形成的上述金属薄膜和该金属薄膜上的镀层，将残留在上述槽部内的镀层作为电布线；以及上部包层形成工序，以覆盖上述芯体和上述电布线的状态形成上部包层。
另外，本发明的第二要点是一种光电混载基板，是利用上述光电混载基板的制造方法而得到的光电混载基板，具备：多个芯体，其在下部包层上以规定图案突出形成；金属薄膜，其沿着该突出形成的芯体的侧面和除了该芯体的形成部分以外的下部包层的表面部分而形成；电布线，其由电解镀层构成，该电解镀层被填埋在形成有该金属薄膜的芯体与相邻于该芯体的芯体之间的槽部中；以及上部包层，其以覆盖上述芯体和上述电布线的状态而形成。
发明的效果
在本发明的光电混载基板的制造方法中，以规定图案突出形成多个芯体(光布线)之后，在其相邻的芯体与芯体之间的槽部中填埋通过电解镀而形成的镀层，将该镀层作为电布线(导线)。即，在本发明中，利用作为光波导路等的结构要素的芯体与芯体之间的槽部来制作电布线，因此不需要重新形成电布线的图案，能够与其相应地减少在制造光电混载基板时的工序。其结果，能够缩短光电混载基板的制造时间，能够提高生产效率。另外，如上所述，利用芯体的图案来形成电布线的图案，因此能够自动地提高芯体与电布线之间的定位精确度。并且，利用光波导路的芯体与芯体之间的槽部来形成上述电布线，因此制造出的光电混载基板可以说是一层构造，与以往的两层构造相比，能够变得非常薄。
另外，在金属制基台上形成下部包层的情况下，在该金属制基台上制造光电混载基板之后，通过蚀刻仅除去上述金属制基台，由此能够简单地仅得到光电混载基板。
特别是，在金属制基台为不锈钢制基台的情况下，该不锈钢制基台的抗蚀性和尺寸稳定性优良，因此能够在该不锈钢制基台上以稳定的状态制造光电混载基板。
并且，如上所述，本发明的光电混载基板利用相邻的芯体与芯体之间的槽部来形成电布线，因此可以说是一层构造。因而，在相同高度的位置上形成上述芯体和电布线。因此，本发明的光电混载基板与以往的两层构造相比能够变得非常薄型化。
附图说明
图1的(a)～(c)是示意性地表示本发明的光电混载基板的制造方法的一个实施方式的说明图。
图2的(a)～(c)是示意性地表示上述光电混载基板的制造方法的说明图。
图3是示意性地表示以往的光电混载基板的说明图。
附图标记说明
3：芯体；4：金属薄膜；6：电布线；6a：镀层。
具体实施方式
接着，根据附图详细说明本发明的实施方式。
图1的(a)～(c)至图2的(a)～(c)表示本发明的光电混载基板的制造方法的一个实施方式。在本实施方式中，首先，在由不锈钢板等构成的基台1的整个上表面，形成由绝缘性材料构成的下部包层2(参照图1的(a))。接着，在该下部包层2上以规定图案突出形成由绝缘性材料构成的多个芯体(光布线)3(参照图1的(b))。接着，通过溅镀或者无电解镀等，在上述突出形成的芯体3的外表面(顶面31和两个侧面32)和除了该芯片3的形成部分以外的下部包层2的表面部分，沿着这些表面而形成金属薄膜4(参照图1的(c))。然后，通过对该金属薄膜4实施电解镀，在由上述金属薄膜4覆盖的相邻的芯体3彼此之间的槽部5中填埋电解镀层6a，并且，用电解镀层6a覆盖由上述金属薄膜4覆盖的芯体3的顶面31(参照图2的(a))。该电解镀的目的在于填埋上述槽部5，但是随之也对芯体3的顶面31的金属薄膜4进行电镀。之后，研磨并除去上述电解镀层6a的表面部分和芯体3的顶面31的金属薄膜4，直到芯体3的顶面31露出为止(参照图2的(b))。在这种状态下，残留在上述相邻的芯体3与芯体3之间的槽部5内的电解镀层6a成为电布线(导线)6。接着，以覆盖上述芯体3和上述电布线6的状态形成由绝缘性材料构成的上部包层7(参照图2的(c))。这样，得到交替地配置芯体(光布线)3与电布线(导线)6的、可以说是一层构造的光电混载基板A。由于在基台1上形成该光电混载基板A，因此利用酸等处理并除去由不锈钢板等构成的基台1从而实现产品化，或者与基台1一起而实现产品化。
在该光电混载基板A中，由下部包层2、芯体3、上部包层7形成光波导路，在芯体3与芯体3之间的槽部5内形成电布线6。并且，利用下部包层2、芯体3、上部包层7的绝缘性来形成该电布线6，因此可靠性较高。另外，在芯体3的两个侧面32上形成金属薄膜4，能够使该金属薄膜4作为光的反射面而发挥作用，因此更可靠地传播光。
更详细说明以上内容，形成有上述下部包层2的基台1(参照图1的(a))是平板状，使用如前面所述的不锈钢板等金属板，但是并不限于此，还能够使用由玻璃、石英、硅、合成树脂等构成的板状物。另外，例如在20μm(薄膜状的基台1)～5mm(板状的基台1)的范围内设定基台1的厚度。
例如，如下那样形成上述下部包层2(参照图1的(a))。即，首先，将在溶剂中溶解有以往公知的感光性树脂(富有绝缘性的树脂)的清漆涂敷在上述基台1上之后，通过加热处理来进行干燥，由此形成感光性树脂层。接着，利用照射线对该感光性树脂层进行曝光之后，进行加热处理，从而完成光反应。由此，在下部包层2上形成上述感光性树脂层。通常，在10～1000μm的范围内设定下部包层2(感光性树脂层)的厚度。
在上述下部包层2的形成中，例如通过旋转涂布(spin coat)法、浸渍(dipping)法、铸造(casting)法、注射(injection)法、喷墨(ink-jet)法等涂敷上述清漆。在50～120℃×10～30分钟的条件下进行之后的加热处理。并且，例如使用可见光、紫外线、红外线、X线、α线、β线、γ线等作为上述曝光用的照射线。优选使用紫外线。当使用紫外线时，照射较大的能量，能够得到较快的固化速度，并且，照射装置也小型且便宜，因此能够实现生产成本的降低。例如，列举出低压水银灯、高压水银灯、超高压水银灯等作为紫外线的光源，通常，紫外线的照射量为10～10000mJ/cm2，优选为50～3000mJ/cm2。在如下的条件范围内进行之后的加热处理：80～250℃，优选为100～200℃，10秒钟～2小时，优选为5分钟～1小时。
例如，如下那样进行之后的工序、即上述芯体3的图案形成(参照图1的(b))。即，首先，与上述下部包层2的形成工序同样地，在上述下部包层2上形成感光性树脂层。接着，利用形成有与芯体3的图案对应的开口图案的曝光掩模，与上述下部包层2的形成工序同样地，利用照射线对上述感光性树脂层进行曝光之后，进行加热处理。接着，使用显影液进行显影，对感光性树脂层的未曝光部分进行溶解来除去，将残留在下部包层2上的感光性树脂层形成为芯体3的图案，之后，通过加热处理，除去该残留感光性树脂层中的显影液。由此，将上述残留感光性树脂层形成为芯体3。通常，在10～100μm的范围内设定芯体3(感光性树脂层)的厚度。另外，通常，在8～50μm的范围内设定芯体3的宽度。
在上述芯体3的形成中，芯体3的形成材料使用折射率大于上述下部包层2和后述的上部包层7(参照图2的(c))的形成材料的材料。例如，能够对上述下部包层2、芯体3、上部包层7的各形成材料的种类的选择、组成比率进行调整来调整该折射率。另外，上述显影例如使用浸渍法、喷涂(spray)法、搅动(puddle)法等。另外，作为显影液，例如使用有机系列的溶剂、含有碱系列水溶液的有机系列溶剂等。根据感光性树脂组成物的组成适当地选择这种显影液和显影条件。通常，在80～120℃×10～30分钟的范围内进行上述显影后的加热处理。
之后形成的上述金属薄膜4(参照图1的(c))是在进行后面的电解镀(参照图2的(a))时作为阴极而使用的金属层。作为上述金属薄膜4的金属材料，可以列举出铜、铬等。通常，在600～
Figure A20091000118800101
的范围内设定上述金属薄膜4的厚度。
然后，在镀浴中，将上述金属薄膜4作为阴极，对上述镀浴施加电压，由此进行上述电解镀(参照图2的(a))。由此，在上述金属薄膜4的表面形成通过电解镀而形成的镀层6a。作为通过上述电解镀而形成的镀层6a的金属材料，可以列举出铜、镍、金、锡等。
为了使用砥石等研磨构件来除去在上述芯体3的顶面31上形成的金属薄膜4以及该金属薄膜4上的镀层6a(参照图2的(a))，进行在上述电解镀之后进行的研磨(参照图2的(b))。这是因为，在残留有该部分的镀层6a和金属薄膜4的状态下，位于相邻的芯体3与芯体3之间的槽部5(参照图1的(c))内的镀层6a(电布线6)短路。作为上述研磨，除了使用上述砥石等研磨构件的方法以外，还可以列举出机械研磨、软蚀刻法(soft etching)等。
然后，与上述下部包层2的形成同样地进行在上述研磨之后进行的上述上部包层7的形成(参照图2的(c))。即，在以覆盖上述芯体3和上述电布线6的方式形成感光性树脂层之后，进行曝光和加热处理，从而将上述感光性树脂层形成为上部包层7。通常，在10～1000μm的范围内设定上部包层7(感光性树脂层)的厚度。
这样，在基台1上制造光电混载基板A(参照图2的(c))。如前面所述，可以将该光电混载基板A在设置于基台1上的状态下使用，也可以通过剥离或者通过蚀刻等除去基台1后使用。
在上述光电混载基板A中，由多个芯体3和从上下夹持这些芯体3的下部包层2和上部包层7构成光波导路，在该光波导路内的相邻的芯体3与芯体3之间形成电布线6。即，上述光电混载基板A成为如下结构：在光波导路内，在与芯体(光布线)3相同的面上(在相同层上)形成电布线(导线)6。因此，上述光电混载基板A与以往的两层构造的光电混载基板B(参照图3)相比变得非常薄。并且，如上所述，在芯体3的两个侧面32上形成有金属薄膜4，因此能够使该金属薄膜4作为在芯体3内传播的光的反射面而发挥作用，从而能够更可靠地传播光。另外，配置在各电布线6的周围的下部包层2、芯体3以及上部包层7是构成上述光波导路的绝缘体，因此电布线6不会短路。
此外，在上述实施方式中，通过对感光性树脂层进行曝光和显影等来进行芯体3的图案形成，但是也可以通过除此以外的方法进行该图案形成，例如还可以通过使用转动刀等的切削等来进行。在这种情况下，芯体3的形成材料并不限定于感光性树脂，也可以是热固化性树脂等。
另外，在上述实施方式中，在下部包层2、上部包层7的形成中，使用感光性树脂作为材料，通过曝光等进行其形成，但是也可以是除此以外的方法。例如，也可以使用聚酰亚胺树脂、环氧树脂等热固化性树脂作为下部包层2、上部包层7的材料，在涂敷了将该热固化性树脂溶解在溶剂中的清漆等之后，通过加热处理(通常，300～400℃×60～180分钟)进行固化等，由此形成下部包层2、上部包层7。另外，也可以使用树脂薄膜作为下部包层2、上部包层7。
接着，说明实施例。但是，本发明并不限定于实施例。
实施例
[下部包层和上部包层的形成材料]
对由下面的通式(1)所示的双苯氧基乙醇芴缩水甘油醚(成分A)35重量份、作为脂环式环氧树脂的3’，4’-环氧环己基甲基-3，4-环氧环己烷羧酸酯(大赛路化学公司(ダイセル化学社)制，CELLOXIDE2021P)(成分B)40重量份、(3’，4’-环氧环己烷)甲基-3’，4’-环氧环己基羧酸酯(大赛路化学公司制，CELLOXIDE2081)(成分C)25重量份、4，4’-双[二(β羟基乙氧基)苯基锍]苯硫醚-双-六氟锑酸酯(4，4-bis[di(β-hydroxyethoxy)phenylsulfinio]phenylsulfide-bis-hexafluoroantimonate)的50％的3-戊酮碳酸酯(propione carbonate)溶液(成分D)1重量份进行混合，由此制备下部包层和上部包层的形成材料。
[化学式1]
Figure A20091000118800121
式中，R1～R6全部都是氢原子，n＝1。
[芯体的形成材料]
在乳酸乙基28重量份中，对70重量份的上述成分A、30重量份的1，3，3-三{4-[2-(3-氧杂环丁烷基)]丁氧基苯基}丁烷、1重量份的上述成分D进行溶解，由此制备芯体的形成材料。
[光电混载基板的制造]
在通过旋转涂布法将上述下部包层的形成材料涂敷在不锈钢制基台(厚度20μm)的表面上之后，通过进行100℃×15分钟的条件下的加热处理进行干燥。接着，通过形成有所期望的开口图案的光电掩模(曝光掩模)，在2000mJ/cm2的紫外线照射下进行了曝光。接着，进行100℃×15分钟的条件下的加热处理，由此形成下部包层。利用接触式膜厚计测量该下部包层的厚度的结果为25μm。另外，该下部包层的波长830nm下的折射率为1.542。
接着，在通过旋转涂布法将上述芯体的形成材料涂敷在上述下部包层的表面上之后，通过100℃×15分钟的条件下的加热处理进行干燥。接着，在其上方配置形成有与芯体的图案相同形状的开口图案的光电掩模。然后，从其上方通过接触(コンタクト)曝光法在4000mJ/cm2的紫外线照射下进行曝光之后，进行了120℃×30分钟的条件下的加热处理。接着，使用γ-丁内酯水溶液进行显影，由此溶解除去未曝光部分之后，通过进行120℃×30分钟的条件下的加热处理，突出形成芯体。利用SEM(电子显微镜)测量芯体的截面尺寸的结果为宽度50μm×高度50μm，相邻的芯体与芯体之间的间隙为50μm。另外，该芯体的波长830nm下的折射率为1.588。
接着，通过溅镀，在突出形成的芯体的表面和除了该芯体的形成部分以外的下部包层的表面上沿着这些表面形成了由铬和铜的合金构成的金属薄膜(厚度)。然后，通过电解镀，在上述金属薄膜的表面形成由铜构成的镀层，用上述镀层填埋相邻的芯体与芯体之间的槽部。之后，通过机械研磨来研磨并除去上述镀层的表面部分和芯体的顶面的金属薄膜，直到芯体的顶面露出。然后，将残留在槽部内的镀层作为电布线。
接着，与上述下部包层的形成同样地，以覆盖上述芯体和上述电布线的方式形成上部包层。利用接触式膜厚计测量该上部包层的厚度的结果为25μm。另外，该上部包层的波长830nm下的折射率为1.542。
这样，能够在基台上制造如下的光电混载基板：在相同高度位置上交替配置芯体(光布线)和电布线(导线)，在其上下分别配置有下部包层和上部包层。

Claims (4)

1.一种光电混载基板的制造方法，其特征在于，具备以下工序：
芯体形成工序，在下部包层上以规定图案突出形成多个芯体；
金属薄膜形成工序，沿着该突出形成的芯体的侧面和顶面以及除了该芯体的形成部分以外的下部包层的表面部分形成金属薄膜；
电解镀工序，对该金属薄膜实施电解镀，由此用镀层对由上述金属薄膜覆盖的芯体与相邻于该芯体的芯体之间的槽部进行填埋，并且用镀层覆盖由上述金属薄膜覆盖的芯体的顶面；
电布线形成工序，通过研磨除去在上述芯体的顶面形成的上述金属薄膜和该金属薄膜上的镀层，将残留在上述槽部内的镀层作为电布线；以及
上部包层形成工序，以覆盖上述芯体和上述电布线的状态形成上部包层。
2.根据权利要求1所述的光电混载基板的制造方法，其特征在于，
在金属制基台上形成下部包层。
3.根据权利要求2所述的光电混载基板的制造方法，其特征在于，
金属制基台为不锈钢制基台。
4.一种光电混载基板，是利用上述权利要求1所述的光电混载基板的制造方法而得到的光电混载基板，其特征在于，具备：
多个芯体，其在下部包层上以规定图案突出形成；
金属薄膜，其沿着该突出形成的芯体的侧面和除了该芯体的形成部分以外的下部包层的表面部分而形成；
电布线，其由电解镀层构成，该电解镀层被填埋在形成有该金属薄膜的芯体与相邻于该芯体的芯体之间的槽部中；以及
上部包层，其以覆盖上述芯体和上述电布线的状态而形成。
CN2009100011880A 2008-01-24 2009-01-23 光电混载基板的制造方法及由该方法得到的光电混载基板 Expired - Fee Related CN101493546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-013875 2008-01-24
JP2008013875A JP4934070B2 (ja) 2008-01-24 2008-01-24 光電気混載基板の製造方法
JP2008013875 2008-01-24

Publications (2)

Publication Number Publication Date
CN101493546A true CN101493546A (zh) 2009-07-29
CN101493546B CN101493546B (zh) 2012-09-05

Family

ID=40514088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100011880A Expired - Fee Related CN101493546B (zh) 2008-01-24 2009-01-23 光电混载基板的制造方法及由该方法得到的光电混载基板

Country Status (5)

Country Link
US (1) US7957622B2 (zh)
EP (1) EP2083294B1 (zh)
JP (1) JP4934070B2 (zh)
KR (1) KR20090082133A (zh)
CN (1) CN101493546B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809237A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 光电混载基板
CN103945636A (zh) * 2013-01-21 2014-07-23 国际商业机器公司 用于实施嵌入式混合电-光pcb构造的结构和方法
CN105612445A (zh) * 2013-10-31 2016-05-25 日东电工株式会社 光电混载模块
CN105637395A (zh) * 2013-10-31 2016-06-01 日东电工株式会社 光电混载基板和其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503848B2 (en) * 2011-01-27 2013-08-06 Hewlett-Packard Development Company, L.P. Waveguide arrays
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
JP6379378B2 (ja) * 2013-09-06 2018-08-29 住友電工プリントサーキット株式会社 光電気混載基板
US10345571B2 (en) 2014-01-30 2019-07-09 Karl Storz Endovision, Inc. Intelligent light source
US10928589B2 (en) * 2018-02-20 2021-02-23 Honeywell International Inc. Metallic blinder between optical waveguides to reduce cross talk

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931048B2 (ja) * 1990-07-04 1999-08-09 三井化学株式会社 高純度テレフタル酸の製造方法
JPH05281429A (ja) * 1992-03-30 1993-10-29 Sony Corp 光導体路を内装したプリント基板の製造方法
JP3674061B2 (ja) * 1994-10-31 2005-07-20 株式会社日立製作所 薄膜多層回路基板および光導波路の製造方法
GB2363522B (en) * 1999-02-23 2003-06-25 Ppc Electronic Ag Printed circuit board for electrical and optical signals and method for producing the same
US6477284B1 (en) * 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP3491677B2 (ja) 1999-06-24 2004-01-26 日本電気株式会社 光電気混載基板およびその製造方法
JP2001154052A (ja) * 1999-11-29 2001-06-08 Oki Printed Circuit Kk 光導波路の製造方法
JP3514443B2 (ja) * 2000-10-10 2004-03-31 日本電信電話株式会社 光ファイバ布線板の製造方法
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2003287636A (ja) * 2002-03-28 2003-10-10 Nec Corp 光機能デバイスおよびその製造方法
JP2004012635A (ja) * 2002-06-04 2004-01-15 Nippon Paint Co Ltd 光電気配線複合実装基板及びその製造方法
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
JP2005181662A (ja) * 2003-12-19 2005-07-07 Fuji Xerox Co Ltd 高分子光導波路の製造方法
JP2005221556A (ja) * 2004-02-03 2005-08-18 Nitto Denko Corp 光導波路の製法
JP2006156439A (ja) * 2004-11-25 2006-06-15 Nitto Denko Corp 光電気混載基板の製造方法
US7523852B2 (en) * 2004-12-05 2009-04-28 International Business Machines Corporation Solder interconnect structure and method using injection molded solder
JP4508140B2 (ja) * 2006-03-28 2010-07-21 パナソニック電工株式会社 部品内蔵モジュール
JP4934069B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
JP4934068B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP4796615B2 (ja) * 2008-11-26 2011-10-19 日東電工株式会社 光電気混載基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809237A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 光电混载基板
CN103809237B (zh) * 2012-11-08 2018-04-20 日东电工株式会社 光电混载基板
CN103945636A (zh) * 2013-01-21 2014-07-23 国际商业机器公司 用于实施嵌入式混合电-光pcb构造的结构和方法
CN103945636B (zh) * 2013-01-21 2017-12-19 国际商业机器公司 用于实施嵌入式混合电‑光pcb构造的结构和方法
CN105612445A (zh) * 2013-10-31 2016-05-25 日东电工株式会社 光电混载模块
CN105637395A (zh) * 2013-10-31 2016-06-01 日东电工株式会社 光电混载基板和其制造方法
CN105612445B (zh) * 2013-10-31 2018-12-28 日东电工株式会社 光电混载模块
CN105637395B (zh) * 2013-10-31 2019-03-29 日东电工株式会社 光电混载基板和其制造方法

Also Published As

Publication number Publication date
JP2009175431A (ja) 2009-08-06
US20100008621A1 (en) 2010-01-14
EP2083294A2 (en) 2009-07-29
EP2083294A3 (en) 2009-08-12
KR20090082133A (ko) 2009-07-29
JP4934070B2 (ja) 2012-05-16
US7957622B2 (en) 2011-06-07
EP2083294B1 (en) 2011-12-28
CN101493546B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN101493546B (zh) 光电混载基板的制造方法及由该方法得到的光电混载基板
CN101493548B (zh) 光电混载基板的制造方法及由该方法得到的光电混载基板
US7284322B2 (en) Process for producing electro-optic hybrid circuit board
US7212700B2 (en) Electro-optic hybrid circuit board
EP2192431A2 (en) Opto-electric hybrid board and manufacturing method thereof
CN101299080A (zh) 光波导
CN101859006A (zh) 光电混合组件的制造方法和由该方法获得的光电混合组件
US8837873B2 (en) Opto-electric hybrid board and manufacturing method therefor
CN101493547B (zh) 光电混合基板的制造方法和由该方法获得的光电混合基板
JP5495896B2 (ja) 光電気配線基板の製造方法
JP2008205331A (ja) 多層配線基板の製造方法および多層配線基板
JP5820233B2 (ja) 光導波路の製法
JP4538949B2 (ja) 光部品搭載用基板製造方法
KR101395492B1 (ko) 광도파로의 제조 방법
JPH08130353A (ja) 薄膜多層回路基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20140123