CN101477173B - 单板的电路测试方法和单板 - Google Patents
单板的电路测试方法和单板 Download PDFInfo
- Publication number
- CN101477173B CN101477173B CN200910006043XA CN200910006043A CN101477173B CN 101477173 B CN101477173 B CN 101477173B CN 200910006043X A CN200910006043X A CN 200910006043XA CN 200910006043 A CN200910006043 A CN 200910006043A CN 101477173 B CN101477173 B CN 101477173B
- Authority
- CN
- China
- Prior art keywords
- buckle
- module
- veneer
- state
- jtag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供单板的电路测试方法和单板,应用于芯片测试技术。在本发明的单板进行电路测试时,扣板扩展模块将扣板在位或不在位的状态信号输出到选择模块的控制选择端,来控制选择模块进行电路测试链的选择,本发明中在扣板扩展模块中的扣板模块不在位时,可以形成电路测试链,当在位时也可以形成电路测试链,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块需要进行单独成链测试的流程;且本发明的方案比较简单,不需要对底板和扣板做很大的改变即可实现。
Description
技术领域
本发明涉及芯片测试技术,特别涉及单板的电路测试方法和单板。
背景技术
随着电路技术进入超大规模集成时代,电路的测试更加复杂,而联合测试行动组(Joint Test Action Group,JTAG)技术的发展促进了现代单板测试技术的发展。JTAG是一种国际标准测试协议,主要用于芯片的内部测试,基本原理是在电子器件内部定义一个测试访问口,在这个测试访问口连接专用的JTAG测试工具进行内部节点的测试,允许多个器件通过JTAG接口串联在一起形成一个JTAG链来测试,现在许多集成电路(IC)器件都能通过JTAG进行测试,这些器件称为JTAG器件。
在许多单板即印制电路板(PCB)设计中,将多个JTAG器件串联成一条链,这样在进行测试时,可以将所述多个串联的JTAG器件与JTAG测试工具串联成JTAG链进行测试,方便生产调试。由于结构或者扩展功能等需求,通过连接器或连接接口在较大PCB上扩展一块或者多块小的PCB板,所述大的PCB板即为底板,而所述一块或多块小的PCB板即为扣板(子卡)。若扩展的扣板上存在JTAG器件,由于生产、调试以及通过JTAG链在线升级软件等需求存在,在设计底板和扣板时会将底板上的JTAG器件串联成一条IC链,而扣板上的JTAG器件串联成另一条IC链,这样可以对底板上和扣板上的JTAG器件单独进行JTAG成链测试;或将扣板上的JTAG器件和底板上的JTAG器件串联成一条IC链,这样在进行JTAG测试时,在所述IC链中串联入JTAG测试工具形成JTAG链即可进行方便的测试。
以底板上有两个JTAG器件IC0和ICn,且该底板能扩展一个扣板,在扣板上有两个JTAG器件ICx1和ICx1为例,参阅图1a,为底板和扣板处在JTAG测试状态的结构示意图,扣板上的IC器件和底板上的IC器件通过连接器连接,且在进行JTAG测试时,JTAG测试设备、IC0、连接器、扣板上的ICx1、ICx2、连接器、ICn及JTAG接口串联成一条JTAG链进行测试;参阅图1b,为底板处在JTAG测试状态的结构示意图,扣板上的IC器件通过连接器和底板连接,且底板在进行JTAG测试时,JTAG接口、IC0、ICn及JTAG接口串联成一条JTAG链进行测试。
对上述现有技术中扩展的单板进行JTAG测试的实践和研究过程中,本发明的发明人发现:
对于现有技术中底板和扣板上的JTAG器件单独形成不同的JTAG链进行测试时,需要对底板和扣板上的器件分别测试,如果底板能扩展三个以上甚至更多扣板时,需要进行多次测试,这样测试程序比较繁琐;且并不能测试扣板上的JTAG器件连接到底板后的性能。
对于底板和扣板上的JTAG链能串联成一条IC链来说,由于PCB产品功能需求的不同,扣板存在需要接入底板的应用场景,也存在不需要接入底板的应用场景,即扣板存在不在位或者在位的应用情况。现有技术中,若扣板在不在位的应用情况下,扣板上所有电子器件与底板断开连接,则扣板上的JTAG器件不能串联入底板的IC链中,这样在进行JTAG测试时,底板上的JTAG器件和JTAG测试设备则不能形成JTAG链,使得底板上的IC器件的测试需要通过其它方法进行测试,增加了测试的复杂程度。
总之,现有技术中,单板进行JTAG测试时,比较繁琐,效率较低。
发明内容
本发明提供单板的电路测试方法和单板,使得对扣板和底板上IC器件的测试得到简化。
本发明提供的一种单板,包括:
选择模块,所述选择模块包括至少一个控制选择端;
扣板扩展模块,所述扣板扩展模块包括至少一个指示状态的状态控制端;
所述选择模块与所述单板上的电子器件串联连接成第一串联链;
所述扣板扩展模块的状态控制端和所述选择模块的控制选择端相连接;
所述选择模块,用于在所述控制选择端接收到所述扣板扩展模块的状态控制端输出的信号指示所述扣板扩展模块的状态为不在位时,使所述第一串联链处于连通状态。
一种单板的电路测试方法,包括:
获取扣板是否在位的状态信号;
根据所述状态信号的值,使所述单板上的第一串联链处于连通或者断开状态,所述第一串联链由所述单板上的电子器件串联形成。
可见,本发明的单板进行电路测试时,扣板扩展模块将扣板在位或不在位的状态信号输出到选择模块的控制选择端,来控制选择模块进行电路测试链的选择,本发明中在扣板扩展模块中的扣板模块不在位时,可以形成电路测试链,当在位时也可以形成电路测试链,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块需要进行单独成链测试的流程;且本发明的方案比较简单,不需要对底板和扣板做很大的改变即可实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1a是现有技术中一种扩展的PCB板的结构示意图;
图1b是现有技术中另一种扩展的PCB板的结构示意图;
图2是本发明实施例一提供的一种单板的逻辑结构示意图;
图3a是本发明实施例一的单板中的选择模块的逻辑结构示意图;
图3b是本发明实施例一的单板中的另一中选择模块的逻辑结构示意图;
图4是本发明实施例一的单板中的扣板扩展模块的逻辑结构示意图;
图5是本发明实施例一在实际应用中一种具体的单板的电路图;
图6是本发明实施例二提供的一种单板的逻辑结构示意图;
图7是本发明实施例三提供的一种测试单板电路的方法。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
请参阅图2,一种单板10,图2为单板10处在JTAG测试状态的结构示意图,所述单板10包括扣板扩展模块11、选择模块12和至少一个支持JTAG协议的电子器件(图2以ICy1、ICy2和ICyn为例,但不限于此)。其中:
扣板扩展模块11包括至少一个指示状态的状态控制端4,可以理解,扣板扩展模块11是单板10上可以扩展扣板的模块,用来挂载扣板,从状态控制端4输出的信号用以指示扣板扩展模块11是否在位的状态,即指示挂载的扣板是否运作的状态信号或指示扣板扩展模块11是否挂载了扣板。
选择模块12包括至少一个控制选择端0,扣板扩展模块11的状态控制端4和选择模块12的控制选择端0相连接。
本实施例以两个串联链为例说明,即扩版扩展模块11可以扩展一个扣板,但是不限于此。所述选择模块12的端口1及端口2与所述单板10上支持JTAG协议的电子器件ICy1、ICy2和ICyn串联连接成第一串联链;所述选择模块12的端口1及端口3、扣板扩展模块11及单板10上支持JTAG协议的电子器件ICy1、ICy2和ICyn串联连接成一个子串联链。
所述选择模块12的端口1可以是输入端,也可以是输出端;端口2和3可以同时是输入端,也可以同时是输出端。选择模块12是一个选择电路,在本实施例中实现二选一的功能,即可以根据端口0所接收的信号,使得第一串联链处于连通状态而子串联链处于断开状态,或者也可以使得子串联链处于连通状态第一串联链处于断开状态。连接模块12可以使用一个具有二选一功能的电子逻辑器件(Programmable Logic Device,PLD)实现。
在一种具体的应用场景中,选择模块12,用于在所述控制选择端0接收到所述扣板扩展模块11的端口4输出的信号指示所述扣板扩展模块11的状态为不在位时,使得第一串联链处于连通状态;在所述控制选择端0接收到所述扣板扩展模块11的端口4输出的信号指示所述扣板扩展模块11的状态为在位时,使第一串联链处于断开状态。
在另一种具体的应用场景中,选择模块12,用于在所述控制选择端0接收到所述扣板扩展模块11的端口4输出的信号指示所述扣板扩展模块11的状态为不在位时,使得第一串联链处于连通状态子串联链处于断开状态;在所述控制选择端0接收到所述扣板扩展模块11的端口4输出的信号指示所述扣板扩展模块11的状态为在位时,使得子串联链处于连通状态,第一串联链处于断开状态。
当上述单板10处在JTAG测试阶段时,本发明实施例提供的单板10上的JTAG器件与JTAG测试设备连接。
可以理解,扣板扩展模块11输出到选择模块12的控制选择端0状态信号的逻辑值,取决于选择模块12内部的电路结构,例如:当选择模块12从控制选择端0接收的信号的逻辑值为0时,端口1和3之间的开关电路处于导通状态,则将状态控制端4输出的扣板扩展模块11的在位信号状态设定为0;同样如果选择模块12在从控制选择端0接收的信号的逻辑值为1时,端口1和2之间的开关电路处于导通状态,则将状态控制端4输出的扣板扩展模块11的不在位信号的逻辑值为设定为1。其中选择模块12可以是选择开关(模拟或数字)或电子选择器件,也可以是其它的可编程逻辑器件(如FPGA、PLD)等,这并不构成对本发明的限制。
参阅图3a,为选择模块12的一种实现方式,用以实现多选一的功能,即从多个串联的JTAG链路中选择一个链路使其处于导通状态。本实施例以实现二选一的功能为例进行详细说明。选择模块12可以包括功能相同的两个可控开关120和121及信号取反模块123,所述可控开关120和121分别包括两个输出端和一个控制端,则可控开关120和121用于根据控制端接收的信号接通或断开所述输出端之间的连接;信号取反模块123,包括一个输入端0和一个输出端,用于将所述输入端接收的信号的逻辑值取反,并通过所述输出端输出逻辑值取反后的信号。
可控开关121的控制端与信号取反模块123的输入端0连接,两个输出端1和2串联连入所述第一串联链中;可控开关120的控制端与信号取反模块123的输出端连接,两个输出端1和3串联连入所述子串联链中;且信号取反模块123的输入端0与所述扣板扩展模块11的状态控制端4。
这种结构的选择模块12中的可控开关120和121需要根据各自控制端输入的信号来控制两个输出端的导通或断开,可以为继电器或三极管或场效应晶体管(MOS)或逻辑器件等,且信号取反模块123可以是非门或逻辑器件等可以输出和输入端逻辑值相反的信号的模块;且可控开关120和121需要具有相同的特性,即两个可控开关在控制端输入同样信号的情况下,可控开关同时处于导通或断开状态,这样两个可控开关在信号取反模块123的控制下,可以实现二选一的功能:当信号取反模块123的输入端(即选择模块12的控制选择端0)输入扣板控制模块11的状态信号时,端口1和2连通,而端口1和3断开,或端口1和2断开,而端口1和3连通,达到了选择串联链的目的。
参阅图3b,为选择模块12的一种实现方式,用以实现二选一的功能。可以理解,选择模块12也可以包括功能相反的两个可控开关130和131,可控开关131的两个输出端1和2串联连入所述第一串联链中,可控开关130的两个输出端1和3串联连入所述子串联链中,二者的控制端连接为选择模块12的控制选择端0。这里所述的功能相反指两个可控开关的控制端接收到相同逻辑值的信号后,可控开关130的输出端断开且可控开关131的输出端连通或可控开关130的输出端连通且可控开关131的输出端断开,这样在控制端(选择模块12的控制选择端0)输入相同逻辑值的信号后,由于可控开关130和131的特性相反,则端口1和2连通,而端口1和3断开,或端口1和2断开,而端口1和3连通,达到了选择串联链的目的。
参阅图4所示,为扣板扩展模块11的一种实施方式,可以根据扣板扩展模块的在位或不在位的状态输出信号。扣板扩展模块11可以包括至少一个扣板子模块110即单板上扩展的扣板和控制子模块111,控制子模块111可以在单板10上,也可以在扣板子模块110上;扣板子模块指扣板,即单板10可以扩展至少一个扣板,本实施例中以一个扣板作为扣板子模块为例说明,则扣板扩展模块11的状态控制端4是用来指示扣板子模块110的状态即是否在位的情况,扣板子模块110上包括至少一个支持JTAG协议的器件(本图以ICx1和ICx2为例进行说明),其中:扣板子模块110与控制子模块111相连,且扣板子模块110上ICx1和ICx2联入所述子串联链中。
控制子模块111用于指示扣板子模块110是否在位的状态,可以用一个逻辑器件实现,与扣板子模块110连接,根据扣板子模块110的状态通过状态控制端4输出相应的信号。
控制子模块111还可以是通过上拉电阻(或下拉电阻),将电阻接到电源端(或将电阻接入地)输出的固定电平信号或逻辑器件输出智能控制信号来控制选择模块12选择进行JTAG测试的串联链。可见控制子模块111有多种具体的实现方式,且控制子模块111可以包括在扣板子模块110中,也可以包括在扣板扩展模块11中,这并不构成对本发明的限制。
可以理解,上述选择模块12的控制选择端0输入的信号可以人控制,则扣板扩展模块的状态控制端4和选择模块12的控制选择端0通过控制开关连接,而此控制开关可以人为控制它的通断。
如图5所示,为在实际应用中的单板200进行JTAG测试时的结构图,图中,扣板扩展模块220包括一个扣板子模块222,控制子模块用电阻R221的上下拉来实现,且在扣板子模块222上包括一个支持JTAG协议的器件ICx,利用本发明实施例的200在进行JTAG测试时,可以简化测试、调试的过程。
当扣板子模块222在位时,通过电阻R221接入到地输出低电平或通过扣板扩展模块上的逻辑器件输出低电平到选择器件210的控制选择端,控制选择器件210选通A通道,这样JTAG链的路径是:JTAG测试设备100-IC0-选择器件210的2A选择端-选择器件210的2A选择端对应的输出端2Y-R1-ICx-选择器件210的1A端口-选择器件210的1A端口对应的输出端1Y-R0-ICn-JTAG测试设备100,这样扣板子模块222上的JTAG器件、单板200上的JTAG器件和JTAG测试设备100组成了一个JTAG链进行测试。
当扣板不在位时,通过电阻R221接入到电源端(VCC)输出高电平到选择器件ICa的控制选择端,选择器件210选通B通道,这样JTAG链的路径是:JTAG测试设备100-IC0-选择器件210的选择端1B-选择器件210的选择端1B对应的输出端1Y-R0-ICn-JTAG测试设备100,这样只有单板200上的JTAG器件和JTAG测试设备100组成JTAG链进行测试。
可见,本实施例提供的单板在进行JTAG测试时,通过扣板在位或不在位的状态信号,选择一个可以导通的JTAG链,本实施例提供的单板,在扣板扩展模块中的扣板模块不在位时可以形成导通的JTAG链,当扣板模块在位时也可以形成导通的JTAG链,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块需要进行单独成链测试的流程。本实施例以JTAG协议为例进行说明,但是对于其它电路测试协议也同样适用,并不限于JTAG协议。
实施例二
请参阅图6,一种单板20,结构示意图如图6所示,包括:
扣板扩展模决21、选择模块22和至少一个JTAG器件(本实施例以ICa1、ICa2和ICan为例进行说明,但不限于此)。
图6为单板20处于JTAG测试状态的结构图,测试设备JTAG测试设备23与本实施例所所提供的单板20串联连接。其中:
可以理解,扣板扩展模块21是单板20上可以扩展扣板的模块。
在一种应用场景下,扣板扩展模块21可包括扣板子模块211及扣板子模块211对应的控制子模块213,在扣板子模块211上包括至少一个JTAG器件(ICb1);扣板子模块210及其对应的控制子模块212,在扣板子模块210上包括至少一个JTAG器件(ICc1)。
可以理解,本实施例中扣板子模块211和210可以是嵌套的,如扣板子模块210是在扣板子模块211上扩展的PCB板。它们各自对应的控制子模块213和212的具体实现电路如实施例一所述,用来根据扣板子模块的在位状态输出控制信号,可以是状态逻辑器件,也可以是上拉电阻或下拉电阻,这并不构成对本发明的限制。
选择模块22根据扣板扩展模块21输入的扣板子模块211及扣板子模块210在位或不在位信号,选择可以导通的JTAG链。以下以选择模块22可以从两个JTAG链中选择一条可以导通的JTAG链的应用场景,作进一步说明。选择模块22可进一步包括:选择子模块220、221和222,两个控制选择端0和1,分别接收扣板子模块211和扣板子模块210在位或不在位的信号。
可以理解,选择子模块220、221和222的具体实现如图3a或图3b所述,可以是选择开关或二选一的电子逻辑器件等。
上述扣板扩展模块21的两个状态控制端为2和3,分别为控制子模块213和212的一端,控制子模块213和212的另一端分别与扣板子模块211和210连接,通过端口2和3分别输出指示扣板子模块211和210在位或者不在位的状态信号。
所述扣板扩展模块21的两个状态控制端2和3分别与所述选择模块22的两个控制选择端0和1连接,其中选择模块22的控制选择端0为选择子模块220的控制选择端,而选择子模块221与222的控制选择端连接为选择模块22的另一个控制选择端1。单板20上的JTAG器件(图6的ICa1、ICa2和ICan)、选择模块22中的选择子模块220、选择子模块221串联连接成第一串联链;单板20上的JTAG器件、选择子模块220、扣板子模块211上的JTAG器件、选择子模块222、扣板子模块210上的JTAG器件串联连接成一个子串联链;单板20上的JTAG器件、选择子模块220、选择子模块221、扣板子模块210上的JTAG器件串联连接成另一子串联链;单板20上的JTAG器件、选择子模块220、扣板子模块211上的JTAG器件、选择子模块222串联连接成又一子串联链。
由于扣板扩展模块21包括两个扣板扩展模块,因此扣板扩展模块有四种状态即:扣板子模块211和210都在位,都不在位,扣板子模块211在位、而扣板子模块210不在位,扣板子模块211不在位、而扣板子模块210在位。假设它们的不在位信号用0信号来表示,在位信号用1来表示。
这样本实施例的单板20进行测试时,是通过如下方法实现:当选择模块22的控制选择端0和1接到的信号为0和0,则扣板子模块211和210都不在位,则通过选择模块22中的选择子模块220、221和222进行选择的JTAG测试路径为:JTAG测试设备-ICa1-选择子模块220-选择子模块221-ICa2-ICan的串联链;
当选择模块22的控制选择端0和1接到的信号为1和1,则扣板子模块211和210都在位,则通过选择模块22中的选择子模块220、221和222进行选择的JTAG测试路径为:JTAG测试设备-ICa1-选择子模块220-扣板子模块211中的JTAG器件ICb1-选择子模块222-扣板子模块210中的JTAG器件ICc1-ICa2-ICan的串联链。
当选择模块22的控制选择端0和1接到的信号为0和1,则扣板子模块211不在位,而扣板子模块210在位,则通过选择模块22中的选择子模块220、221和222进行选择的JTAG测试路径为:JTAG测试设备-ICa1-选择子模块220-选择子模块221-扣板子模块210中的JTAG器件ICc1-ICa2-ICan的串联链;
当选择模块22的控制选择端0和1接到的信号为1和0,则扣板子模块211在位,而扣板子模块210不在位,则通过选择模块22中的选择子模块220、221和222进行选择的JTAG测试路径为:JTAG测试设备-ICa1-选择子模块220-扣板子模块211中的JTAG器件ICb1-选择子模块222-ICa2-ICan的串联链。
本实施例中扣板扩展模块21包括两个扣板子模块,单板20中选择模块22中的选择子模块根据所述两个扣板子模块在位或不在位的状态信号,来选择适当的JTAG测试链,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块21中的扣板子模块需要进行单独成链测试的流程;且本发明的方案比较简单,不需要对底板和扣板做很大的改变即可实现。
从上述实施例可知,在其他的实施例中,如果单板的扣板扩展模块中包括N个扣板子模块(N位大于等于1的自然数),它们的状态信号有2N,则单板的选择模块包括N个控制选择端,且选择模块可以选择2N条不同的JTAG链路进行测试,选择模块的实现可以通过多个二选一的选择子模块或通过多选一的电子逻辑器件来实现。
可见,本实施例提供的单板进行电路测试时,扣板扩展模块将扣板在位或不在位的状态信号输出到选择模块的控制选择端,来控制选择模块进行JTAG链的选择,本实施例提供的单板,在单板上的扣板扩展模块中的扣板模块不在位时可以形成JTAG链,当在位时也可以形成JTAG链,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块需要进行单独成链测试的流程;且本实施例提供的方案比较简单,不需要对底板和扣板做很大的改变即可实现。本实施例以JTAG协议为例进行说明,但是对于其它电路测试协议也同样适用,并不限于JTAG协议。
实施例三
请参阅图7,一种单板的电路测试方法,包括:
步骤301,获取扣板是否在位的状态信号。
状态信号用于指示单板上的扣板是否在位,例如,如果扣板在位,状态信号的值为0,如果扣板不在位,状态信号的值为1。可以通过一个控制模块得到扣板在位与否的状态信号,如可通过上拉电阻(或下拉电阻),将电阻接到电源端(或将电阻接入地)输出的固定电平信号或逻辑器件输出智能控制信号作为状态信号。
步骤302,根据所述状态信号的值,使所述单板上的第一串联链处于连通或者断开状态,所述第一串联链由所述单板上的电子器件串联形成。
如果扣板不在位,单板上的电子器件和扣板无法形成串联电路,为了测试单板上的电路,需要使单板上的电子器件串联形成第一串联链;如果扣板在位,单板上的电子器件和扣板上的电子器件可以形成串联电路,因而可以将扣板上的电子器件和单板上的电子器件串联,形成子串联链。
利用一个二选一的选择电路,根据步骤301获得的状态信号的值,使不同的链路处于连通状态,当状态信号的值指示扣板在位时,使第一串联链处于连通状态,使子串联链处于断开状态;或者如果状态信号的值指示扣板不在位,使第一串联链处于连通状态,使所述子串联链处于断开状态。选择电路可以采用图3a或图3b给出的实施例。
但是单板上可能挂载多个扣板,因而可以形成不同的子串联链,这种情况下,可以利用一个多选一的选择电路(或者多个二选一的选择电路),根据不同扣板在位与否的情况,选择不同的子串联链,使子串联链处于导通状态;如果所有的扣板都不在位,则使第一串联链处于导通状态。
单板上的电子器件或者扣板上的电子器件,可以是支持JTAG协议的电子器件,也可以支持其它测试协议的电子器件。
可见,本实施例提供的方法进行电路测试时,可以根据扣板在位或不在位的状态信号选择链路,简化了现有技术中对电子器件进行测试的过程中单板和扣板扩展模块需要进行单独成链测试的流程;且本实施例提供的方案比较简单,不需要对底板和扣板做很大的改变即可实现。
以上对本发明实施例所提供的单板的电路测试方法和单板进行了详细介绍,本文中应用了具体的实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种单板,其特征在于,所述单板包括:
选择模块,所述选择模块包括N个控制选择端;所述N为大于1的自然数;
扣板扩展模块,所述扣板扩展模块包括N个扣板子模块及N个与所述扣板子模块对应的控制子模块;所述扣板子模块包括至少一个电子器件;所述控制子模块的一端为所述扣板扩展模块的状态控制端,所述控制子模块的另一端和对应的扣板子模块连接,用于指示所述对应的扣板子模块是否在位的状态;
所述选择模块与所述单板上的电子器件串联连接成第一串联链;所述选择模块、所述扣板子模块中的电子器件、所述单板上至少一个电子器件串联形成至少一个子串联链,所述子串联链中的扣板子模块是所述N个扣板子模块中的至少一个;
所述扣板扩展模块的N个状态控制端分别和所述选择模块的N个控制选择端一一对应连接;
所述选择模块,用于选择2N条不同的JTAG链路中的一条链路进行测试,并在所述控制选择端接收到所述扣板扩展模块的状态控制端输出的信号指示所述扣板扩展模块的状态为不在位时,使所述第一串联链处于连通状态。
2.如权利要求1所述的单板,其特征在于,
所述选择模块包括第一子选择模块和第二子选择模块,所述第一子选择模块,用于在所述控制选择端接收到所述扣板扩展模块的状态控制端输出的信号指示所述扣板扩展模块的状态为不在位时,使所述第一串联链处于连通状态,同时使所述子串联链处于断开状态;
所述第二子选择模块,在所述控制选择端接收到所述扣板扩展模块的状态控制端输出的信号指示所述扣板扩展模块的状态为在位时,使所述第一串联链处于断开状态,同时使任何一个所述子串联链处于连通状态。
3.如权利要求1所述的单板,其特征在于,所述单板上的电子器件是支持联合测试行动组JTAG协议的电子器件。
4.如权利要求2所述的单板,其特征在于,所述选择模块包括:
所述第一子选择模块和所述第二子选择模块为功能相同的可控开关,所述可控开关包括两个输出端和一个控制端,根据所述控制端接收的信号接通或断开所述输出端之间的连接;
信号取反模块,包括一个输入端和一个输出端,所述信号取反模块用于将所述输入端接收的信号的逻辑值取反,并通过所述输出端输出逻辑值取反后的信号;
所述第一子选择模块的控制端与所述信号取反模块的输入端连接,两个输出端串联连入所述第一串联链中;第二子选择模块的控制端与所述信号取反模块的输出端连接,两个输出端串联连入所述子串联链中;
所述信号取反模块的输入端与所述扣板扩展模块的状态控制端相连接。
5.一种单板的电路测试方法,其特征在于,所述方法包括:
获取N个扣板是否在位的状态信号;所述N为大于1的自然数;
根据所述N个状态信号的值,使所述单板上的2N条不同的JTAG链路中的一条链路处于连通或者断开状态,所述JTAG链路包括:所述单板上的电子器件串联形成的第一串联链;及所述扣板中的电子器件、所述单板上至少一个电子器件串联形成至少一个子串联链,所述子串联链中的扣板是所述N个扣板中的至少一个。
6.如权利要求5所述的方法,其特征在于,根据所述N个状态信号的值,使所述单板上的2N条不同的JTAG链路中的第一串联链处于连通或者断开状态,包括:
如果所述N个状态信号的值指示所有扣板不在位,使所述第一串联链处于连通状态;或者,
如果所述状态信号的值指示扣板在位,使所述第一串联链处于断开状态。
7.如权利要求5或6所述的方法,其特征在于,所述单板上或扣板上的电子器件是支持JTAG协议的电子器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910006043XA CN101477173B (zh) | 2009-01-22 | 2009-01-22 | 单板的电路测试方法和单板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910006043XA CN101477173B (zh) | 2009-01-22 | 2009-01-22 | 单板的电路测试方法和单板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101477173A CN101477173A (zh) | 2009-07-08 |
CN101477173B true CN101477173B (zh) | 2011-12-21 |
Family
ID=40837919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910006043XA Active CN101477173B (zh) | 2009-01-22 | 2009-01-22 | 单板的电路测试方法和单板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101477173B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108957164A (zh) * | 2018-04-27 | 2018-12-07 | 烽火通信科技股份有限公司 | 一种扣板的测试装置及测试方法 |
CN109031094A (zh) * | 2018-07-18 | 2018-12-18 | 郑州云海信息技术有限公司 | 一种在位信号检测电路及方法 |
CN110221559A (zh) * | 2019-06-11 | 2019-09-10 | 珠海格力电器股份有限公司 | 引脚复用电路及其控制方法 |
CN117728899A (zh) * | 2024-02-06 | 2024-03-19 | 北京东远润兴科技有限公司 | 设备联合调试方法、装置、终端设备以及存储介质 |
-
2009
- 2009-01-22 CN CN200910006043XA patent/CN101477173B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101477173A (zh) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7882465B2 (en) | FPGA and method and system for configuring and debugging a FPGA | |
CN101477173B (zh) | 单板的电路测试方法和单板 | |
CN102043100B (zh) | 老化测试系统 | |
US8970248B2 (en) | Sharing hardware resources between D-PHY and N-factorial termination networks | |
CN204789920U (zh) | 一种用于集成电路测试的fpga配置系统 | |
CN103472386A (zh) | 基于fpga的芯片测试装置及方法 | |
CN109150645B (zh) | 一种交换芯片的测试方法及系统 | |
CN108008284A (zh) | 一种芯片测试系统 | |
CN102064050B (zh) | 矩阵开关 | |
CN110659037B (zh) | 一种基于jtag的烧录装置 | |
CN108646172B (zh) | 一种芯片测试装置 | |
CN203950020U (zh) | 测试芯片管脚连通性的电路 | |
CN110118921B (zh) | 集成电路输入端测试装置及集成电路 | |
CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
US20180120378A1 (en) | Test decompressor and test method thereof | |
CN102081120B (zh) | 测试系统 | |
CN110133486B (zh) | Fpga的管脚桥接短路测试方法 | |
CN109188250B (zh) | 一种能够进行静态参数测试的芯片io端口电路 | |
CN219811188U (zh) | 桥接电路、桥接电路集成装置及硅基板 | |
CN117368698B (zh) | 芯片电路及其测试方法 | |
CN110118922B (zh) | 集成电路输出端测试装置及集成电路 | |
CN210323878U (zh) | 多路控制信号切换装置 | |
CN110501633B (zh) | 封装级芯片测试装置及方法 | |
CN218630021U (zh) | 一种测试治具 | |
CN218213859U (zh) | 一种ttl串口定义自动识别装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |