CN109031094A - 一种在位信号检测电路及方法 - Google Patents

Abstract

本申请公开了一种在位信号检测电路，包括多层板卡，所述多层板卡的第一层包括多个串联的第一连接器，所述多层板卡的第二层包括多个第二连接器，所述第二连接器能够连接至所述第一连接器，所述第一连接器的始端与对应的第二连接器的始端相连；所述多层板卡的第二层还包括第三连接器，所述第三连接器与所述第二连接器的末端相连，用于输出在位检测信号。通过建立连接器回路设计，可以检测每个连接器的插入状况，从而达到更全面的检测板卡在位状况，为多层板卡设计方案提供更可靠的检测和管理方式。本申请还公开了一种在位信号检测方法。

Description

一种在位信号检测电路及方法

技术领域

本申请涉及检测领域，尤其涉及一种在位信号检测电路及方法。

背景技术

随着信息技术的发展，对存储系统和服务器系统的要求越来越高。无论是存储系统还是服务器系统都在向更高密度，更高效率，更集中的设计方向发展，以便更有效的利用系统空间。其中，多层板卡设计便是一种典型应用；一个标准的1U(Unit，表示服务器外部尺寸)设备，其主板会搭配各种外接输入输出(Input/Output，IO)板卡，从而达到扩展IO接口的目的，增加系统的可扩展性。

一般而言，一个符合高速串行计算机扩展总线标准(peripheral componentinterconnect express，PCIE)的半高半长的板卡最多可以增加4个端口，若想要在同样的空间和位置上增加8个端口，如论是端口数量还是板卡设计的复杂度都存在各种挑战，因此多层板卡就是在解决这样的问题，即利用有限的空间来实现更复杂的设计要求。以图1为例进行说明，图1为多层板卡的结构示意图，该多层板卡主要包括两层板卡，分为上卡和下卡，上卡主要是IO控制芯片，下卡主要是扩展出来的IO端口和其他控制芯片，上卡和下卡通过两个高密连接器连接，实现通信。

但是，这种双层板卡在1U的机箱内通常只会针对下层板卡进行固定，以防止晃动，上层板卡由于空间和机构特性通常无法进行固定，因此上下板卡间的连接器就会存在板卡插不稳或是插偏，或是一个连接器插好另一个插歪等情况，因此，检测多层板卡的连接器的插入情况成为一个亟待解决的技术问题。

发明内容

有鉴于此，本申请提供了一种在位信号检测电路及方法，使得能够对多层板卡的连接器的插入情况进行检测，以确定该多层板卡能否正常使用。

本申请第一方面提供了一种在位信号检测电路，所述电路包括：

多层板卡，所述多层板卡的第一层包括多个串联的第一连接器，所述多层板卡的第二层包括多个第二连接器，所述第二连接器能够连接至所述第一连接器，所述第一连接器的始端与对应的第二连接器的始端相连；

所述多层板卡的第二层还包括第三连接器，所述第三连接器与所述第二连接器的末端相连，用于输出在位检测信号。

可选的，所述第一连接器的始端与对应第二连接器的始端接地。

可选的，所述第一连接器包括两个引脚，所述第二连接器包括两个引脚；

则所述第一连接器通过各个引脚串联，所述第一连接器的始端通过引脚与对应的第二连接器的始端相连。

可选的，所述两个引脚分别位于连接器的两端。

可选的，所述第三连接器与控制器连接，用于向所述控制器发送所述在位检测信号。

可选的，所述第一连接器的数量大于或等于2。

可选的，所述多层板卡的层数大于或等于2。

本申请第二方面提供了一种在位信号检测方法，应用于本申请第一方面所提供的在位信号检测电路，所述方法包括：

获取第三连接器的输出信号；

根据所述输出信号确定所述第一连接器与所述第二连接器的插入情况。

可选的，所述在位信号检测电路中，所述第一连接器的始端与对应第二连接器的始端接地；

则所述根据所述输出信号确定所述第一连接器与所述第二连接器的插入情况包括：

若所述输出信号为低电平，则确定所述第一连接器与所述第二连接器插入良好。

可选的，所述方法还包括：

若所述输出信号为高电平，则确定所述第一连接器与所述第二连接器中至少有一个连接器插入不良。

从以上技术方案可以看出，本申请实施例具有以下优点：

本申请实施例中提供了一种在位信号检测电路及方法，通过将多层板卡的上层板卡中的连接器串联，然后上层板卡的连接器的始端与下层板卡的连接器的始端连接，将下层板卡的连接器的末端接入到输出在位检测信号的连接器，从而建立连接器回路设计，如此，可以检测每个连接器的插入状况，从而达到更全面的检测板卡在位状况，为多层板卡设计方案提供更可靠的检测和管理方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为多层板卡的一个结构示意图；

图2为本申请实施例中一种在位信号检测电路的结构示意图；

图3为本申请实施例中一种在位信号检测电路的结构示意图；

图4为本申请实施例中一种在位信号检测方法的方法流程图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

针对现有技术中多层板卡的连接器存在插不稳、插偏等问题，本申请实施例中提供了一种在位信号检测电路，通过将多层板卡的上层板卡中的连接器串联，然后上层板卡的连接器的始端与下层板卡的连接器的始端连接，将下层板卡的连接器的末端接入到输出在位检测信号的连接器，从而建立连接器回路设计，如此，可以检测每个连接器的插入状况，从而达到更全面的检测板卡在位状况，为多层板卡设计方案提供更可靠的检测和管理方式。

为了便于理解本申请的技术方案，接下来将结合附图，对本申请实施例提供的在位信号检测电路进行介绍。

图2为本申请实施例中一种在位信号检测电路的结构示意图，参见图2，该在位信号检测电路包括：

多层板卡10，所述多层板卡的第一层11包括多个串联的第一连接器20，所述多层板卡10的第二层12包括多个第二连接器30，所述第二连接器30能够连接至所述第一连接器20，所述第一连接器20的始端与对应的第二连接器30的始端相连；

所述多层板卡的第二层12还包括第三连接器40，所述第三连接器40与所述第二连接器30的末端相连，用于输出在位检测信号。

其中，多层板卡10的第一层11可以为上层板卡，也即上卡，主要为IO控制芯片，多层板卡10的第二次12可以为下层板卡，也即下卡，主要是扩展出来的IO端口和其他控制芯片。

上卡和下卡可以通过连接器连接。具体地，上卡上包括第一连接器，下卡上包括第二连接器，当上卡的第一连接器与下卡的第二连接器插入良好时，可以实现上卡和下卡的通信，当上卡和下卡之间的连接器存在插偏或插歪，抑或插不稳等情形时，则上卡和下卡之间可以出现通信故障。基于此，可以通过上卡和下卡形成的回路的输出信号检测连接器的插入情况。

在本实施例中，通过将多层板卡的第一层11上的第一连接器串联，将多层板卡的第一连接器20的始端与对应的第二连接器30的始端相连，然后多个第一连接器20的始端与对应第二连接器30的始端连接，多层板卡的第一层11与第二层12之间的连接器形成回路，若有一个连接器插入不良，例如存在插偏、插歪或插不稳等情况，则导致回路无法连通，若所有连接器均插入良好，则第二连接器30的末端连接的第三连接器40输出的在位检测信号应当与第一连接器始端信号相同。

基于此，可以根据第三连接器40输出的在位检测信号确定第一连接器20以及第二连接器30的插入情况。在本申请实施例一些可能的实现方式中，所述第一连接器的始端与对应第二连接器的始端接地，如此，当第三连接器输出的在位检测信号被拉低，输出低电平时，则确定整个回路畅通，进而可以确定第一连接器20与第二连接器30插入良好。

为了实现对各个连接器的插入情况的检测，一个重要步骤即在于将第一连接器20串联。在本申请实施例一些可能的实现方式中，第一连接器20可以包括两个引脚，第二连接器30可以包括两个引脚，第一连接器20通过各个引脚串联，第一连接器20的始端通过引脚与对应的第二连接器30的始端相连。

其中，引脚可以分别位于连接器的两端，如此，即使连接器一端插入良好，而另一端插入不良，也能够及时检测出来，如此，提高了板卡检测的准确率。

作为本申请实施例一种可能的实现方式，第三连接器40还可以与控制器连接，用于向控制器发送在位检测信号，如此可以通知控制器板卡的插入情况，以便作出下一步指令。

需要说明的是，多层板卡10用于扩展端口数量，正常的符合PCIE标准的板卡最多可以出4个端口，而增加了一层的双层板卡可以出8个端口，基于此，为了进一步扩展端口数量，还可以增加多层板卡的层数，也即多层板卡的层数不限于2，还可以大于2，例如其层数可以为3。

还需要说明的是，多层板卡10上的第一连接器20与第二连接器30是一一对应的，其数量相等。第一连接器20的数量大于或等于2，对应地，第二连接器30的数量也大于或等于2。其中，第一连接器20的数量越多，对于板卡插入情况的检测也越精细，因而检测结果也更为准确。

由上可知，本申请实施例提供了一种在位信号检测电路，通过将多层板卡的上层板卡中的连接器串联，然后上层板卡的连接器的始端与下层板卡的连接器的始端连接，将下层板卡的连接器的末端接入到输出在位检测信号的连接器，从而建立连接器回路设计，如此，可以检测每个连接器的插入状况，从而达到更全面的检测板卡在位状况，为多层板卡设计方案提供更可靠的检测和管理方式。

为了便于理解在位信号检测电路的具体结构，接下来，将以包括2层板卡，上卡包括2个第一连接器的示例，对本申请提供的在位信号检测电路进行介绍。

图3为本申请实施例提供的在位信号检测电路的结构示意图，参见图3，该在位信号检测电路，包括双层板卡，具体分为上卡和下卡。上卡包括2个第一连接器，分别用J1A和J2A表示，其中，连接器J1A的两端包括引脚a和引脚b，而连接器J2A的两端包括包括引脚c和d，下卡包括2个第二连接器，分别用J1和J2表示，其中，连接器J1两端包括引脚a和b，连接器J2两端包括引脚c和d。下卡还包括一个第三连接器J3，J3通过与控制器连接，从连接到主板，J3是IO板卡和主板的连接通道。

下卡的两个连接器J1和J2的作用在于，和上卡的连接器J1A、J2A相连，进行信号传输，对应关系如下：J1A＝J1，J2A＝J2。

其中，上卡中连接器J1A的引脚a和b相连，连接器J2A的引脚c和d相连，上卡的连接器中引脚b和c相连，将连接器J1A和J2A关联在一起。J2A的d引脚输出信号到上卡J2的b引脚，上卡连接器J1A的a引脚和下卡连接器J1的a引脚相连并接到地电位，J2A的d引脚连接到J2的b引脚并发出输出信号给连接器J3，连接器J3输出在位检测信号sys_Present。

当板卡的各个连接器插入良好时，在位检测信号sys_Present被连接J1的a引脚的GND(地电位)拉低，若J3连接器输出的在位检测信号sys_Present为低电平，则表明各个连接器插入良好；若J3连接器输出的在位检测信号sys_Present并未被拉低，则表明至少有一个连接器插入不良。

由上可知，本申请实施例提供了一个双层板卡在位信号检测电路，在该检测电路中，上卡包括两个连接器，连接器两端分别具有2个引脚，每个连接器的两个引脚连接，并且，两个连接器也通过各自的引脚串联，下卡包括与上卡对应的两个连接器，其中一个连接器的一端通过引脚与上卡对应连接器的一端连接，另一个连接器连接至第三连接器，该第三连接器用于输出在位检测信号，由于上卡与下卡的连接器之间形成了回路，因此，可以通过该回路对各个连接器的插入情况进行检测，其检测更为全面，也更加可靠。

以上为本申请实施例提供的在位信号检测电路的一些具体实现方式，基于此，本申请实施例还提供了一种在位信号检测方法，接下来将结合具体实施例进行详细说明。

图4为本申请实施例提供的一种在位信号检测方法的流程图，该方法应用于上述实施例所示的在位信号检测电路，该方法包括：

S401：获取第三连接器的输出信号。

在位信号检测电路中，第三连接器连接至第一连接器与第二连接器形成的回路中，用于输出在位检测信号。

S402：根据所述输出信号确定所述第一连接器与所述第二连接器的插入情况。

由于第一连接器以及第二连接器的插入情况影响着第一连接器与第二连接器形成的回路的通断，进而也影响着第三连接器输出的在位检测信号，因此，可以基于第三连接器的输出信号确定第一连接器与第二连接器的插入情况。

在一些可能的实现方式中，若在位信号检测电路中，所述第一连接器的始端与对应第二连接器的始端接地；则可以通过如下方式确定第一连接器和第二连接器的插入情况。具体地，若输出信号为低电平，则表明第一连接器与第二连接器的回路正常导通，基于此可以确定第一连接器与所述第二连接器插入良好。若输出信号为高电平，则表明第一连接器与第二连接器的回路断开，或者存在故障，基于此可以确定所述第一连接器与所述第二连接器中至少有一个连接器插入不良。

由上可知，本申请实施例提供了一种在位信号检测方法，该方法是基于在位信号检测电路实现的，通过将多层板卡的上层板卡中的连接器串联，然后上层板卡的连接器的始端与下层板卡的连接器的始端连接，将下层板卡的连接器的末端接入到输出在位检测信号的连接器，从而建立连接器回路设计，如此，可以根据在位检测信号的连接器输出的信号判断回路的通断，进而确定每个连接器的插入状况，从而达到全面的检测板卡在位状况的目的，为多层板卡设计方案提供更可靠的检测和管理方式。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文全称：Read-OnlyMemory，英文缩写：ROM)、随机存取存储器(英文全称：Random Access Memory，英文缩写：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种在位信号检测电路，其特征在于，所述电路包括多层板卡，所述多层板卡的第一层包括多个串联的第一连接器，所述多层板卡的第二层包括多个第二连接器，所述第二连接器能够连接至所述第一连接器，所述第一连接器的始端与对应的第二连接器的始端相连；

所述多层板卡的第二层还包括第三连接器，所述第三连接器与所述第二连接器的末端相连，用于输出在位检测信号。

2.根据权利要求1所述的电路，其特征在于，所述第一连接器的始端与对应第二连接器的始端接地。

3.根据权利要求1所述的电路，其特征在于，所述第一连接器包括两个引脚，所述第二连接器包括两个引脚；

则所述第一连接器通过各个引脚串联，所述第一连接器的始端通过引脚与对应的第二连接器的始端相连。

4.根据权利要求3所述的电路，其特征在于，所述两个引脚分别位于连接器的两端。

5.根据权利要求1所述的电路，其特征在于，所述第三连接器与控制器连接，用于向所述控制器发送所述在位检测信号。

6.根据权利要求1所述的电路，其特征在于，所述第一连接器的数量大于或等于2。

7.根据权利要求1所述的电路，其特征在于，所述多层板卡的层数大于或等于2。

8.一种在位信号检测方法，其特征在于，应用于如权利要求1-7任意一项所述的在位信号检测电路，所述方法包括：

获取第三连接器的输出信号；

根据所述输出信号确定所述第一连接器与所述第二连接器的插入情况。

9.根据权利要求8所述的方法，其特征在于，所述在位信号检测电路中，所述第一连接器的始端与对应第二连接器的始端接地；

则所述根据所述输出信号确定所述第一连接器与所述第二连接器的插入情况包括：

若所述输出信号为低电平，则确定所述第一连接器与所述第二连接器插入良好。

10.根据权利要求9所述的方法，其特征在于，所述方法还包括：

若所述输出信号为高电平，则确定所述第一连接器与所述第二连接器中至少有一个连接器插入不良。