CN109150645B - 一种交换芯片的测试方法及系统 - Google Patents

一种交换芯片的测试方法及系统 Download PDF

Info

Publication number
CN109150645B
CN109150645B CN201710508592.1A CN201710508592A CN109150645B CN 109150645 B CN109150645 B CN 109150645B CN 201710508592 A CN201710508592 A CN 201710508592A CN 109150645 B CN109150645 B CN 109150645B
Authority
CN
China
Prior art keywords
chip
tested
port
test
switch chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710508592.1A
Other languages
English (en)
Other versions
CN109150645A (zh
Inventor
陈旭辉
符可可
李丹华
杨晨
蒋佩佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aviation Optical Electrical Technology Co Ltd
Original Assignee
China Aviation Optical Electrical Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aviation Optical Electrical Technology Co Ltd filed Critical China Aviation Optical Electrical Technology Co Ltd
Priority to CN201710508592.1A priority Critical patent/CN109150645B/zh
Publication of CN109150645A publication Critical patent/CN109150645A/zh
Application granted granted Critical
Publication of CN109150645B publication Critical patent/CN109150645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/14—Routing performance; Theoretical aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种交换芯片的测试方法及系统，属于嵌入式芯片测试技术领域。发明首先对待测试交换芯片的路由进行配置；然后选用具有数据交换功能的交换芯片作为测试板交换芯片，将该测试板交换芯片的各端口与待测试交换芯片的各端口连接，并根据待测试交换芯片的路由生成测试板交换芯片的路由；最后按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。本发明的所采用的测试方法独立于外部设备，通过一个具有交换功能的交换芯片就可以实现对待测试交换芯片配置端口的全面测试，测试方法简单，适用性强，可根据待测试交换芯片端口的变化进行灵活设置。

Description

一种交换芯片的测试方法及系统
技术领域
本发明涉及一种交换芯片的测试方法及系统，属于嵌入式芯片测试技术领域。
背景技术
SRIO是嵌入式开发领域提出的高可靠、高性能、基于包交换的新一代串行高速互联技术。基于SRIO的高速交换芯片处于系统的核心地位，其需要承担各个设备间的数据交换。
常见的基于高速交换芯片的SRIO系统结构如图1所示，多个设备通过SRIO接口与SRIO高速交换芯片互联，各个设备有自己的设备地址，通过交换芯片的路由功能实现数据的交换。由于交换芯片的可用端口通常很多(IDT的CPS1848芯片共有18路端口)，如果交换芯片所有端口都有外部设备，整个系统的测试就需要所有外部设备均连接时才能完全进行，测试不够方便，在有的外部设备没有连接时，无法实现对交换芯片端口的前面测试，影响交换芯片的正常使用。而事实上交换芯片的路由配置可以独立于外部设备，即在没有外部设备时完全配置其路由表，因此交换芯片的路由和数据交换功能可独立进行测试。
发明内容
本发明的目的是提供一种交换芯片的测试方法，以解决现有交换芯片在进行测试时须将所有外部设备全部连接，测试方法依赖外部设备导致测试不够便利的问题，同时本发明还提供一种交换芯片的测试系统。
本发明为解决上述技术问题而提供一种交换芯片的测试方法，该方法包括以下步骤：
1)对待测试交换芯片的路由进行配置，所述的待测试交换芯片选用基于SRIO的高速交换芯片；
2)选用具有数据交换功能的交换芯片作为测试板交换芯片，将该测试板交换芯片的端口与待测试交换芯片的端口连接，并根据待测试交换芯片的路由生成测试板交换芯片的路由；
3)按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。
进一步地，所述步骤3)在生成测试用例时，采用FPGA实现。
进一步地，当待测试交换芯片中端口的外部设备不固定或者存在备用设备时，只需在待测试交换芯片所配置的路由中增加该端口的路由配置项，同时在测试板交换芯片的路由中增加相应的路由配置项，并在生成的测试用例中添加相应的路由项。
进一步地，所述待测试交换芯片所增加的路由配置项中选用未用过的地址作为该端口备用设备的地址。
进一步地，在将测试板交换芯片的端口与待测试交换芯片的端口连接时，须保证所连接的测试板交换芯片各端口与待测试交换芯片各端口的传输速率相同。
本发明还提供了一种交换芯片的测试系统，该测试系统包括处理器和测试板交换芯片，所述的测试板交换芯片为能够实现数据交换功能的器件，该测试板交换芯片上设置有与处理器通信连接的公共端口，以及用于连接待测试交换芯片各端口的测试端口，所述的待测试交换芯片选用基于SRIO的高速交换芯片，所述测试板交换芯片用于根据待测试交换芯片的路由生成测试板交换芯片的路由；所述处理器用于按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。
进一步地，所述的处理器为FPGA。
进一步地，当待测试交换芯片中端口的外部设备不固定或者存在备用设备时，只需在待测试交换芯片所配置的路由中增加该端口的路由配置项，同时在测试板交换芯片的路由中增加相应的路由配置项，并在生成的测试用例中添加相应的路由项。
进一步地，所述待测试交换芯片所增加的路由配置项中选用未用过的地址作为该端口备用设备的地址。
进一步地，在将测试板交换芯片的端口与待测试交换芯片的端口连接时，须保证所连接的测试板交换芯片各端口与待测试交换芯片各端口的传输速率相同。
本发明的有益效果是:本发明首先对待测试交换芯片的路由进行配置；然后选用具有数据交换功能的交换芯片作为测试板交换芯片，将该测试板交换芯片的各端口与待测试交换芯片的各端口连接，并根据待测试交换芯片的路由生成测试板交换芯片的路由；最后按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。本发明的所采用的测试方法独立于外部设备，通过一个具有交换功能的交换芯片就可以实现对待测试交换芯片配置端口的全面测试，测试方法简单，适用性强，可根据待测试交换芯片端口的变化进行灵活设置。
附图说明
图1是交换芯片的RapidIO系统结构示意图；
图2是本发明所用交换芯片测试系统的结构示意图；
图3是连接有备用设备的交换芯片示意图；
图4是现有技术中交换芯片上各端口处于不同速率情况下的测试原理图；
图5是本发明交换芯片上各端口处于不同速率情况下的测试原理图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步的说明。
本发明交换芯片测试系统的实施例
本发明的测试系统包括处理器和测试板交换芯片，测试板交换芯片为能够实现数据交换功能的器件，该测试板交换芯片上设置有与处理器通信连接的公共端口，以及用于连接待测试交换芯片各端口的测试端口，测试板交换芯片用于根据待测试交换芯片的路由生成测试板交换芯片的路由；处理器用于按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。
本实施例中的待测试交换芯片选用基于SRIO的高速交换芯片，具有5个端口，如图2所示，处理器采用FPGA，利用FPGA和测试板交换芯片构成测试板，其中测试板交换芯片为能够实现数据交换的芯片，可采用与待测试交换芯片型号一致的芯片，也可采用能够实现数据交换功能的其它芯片。本实施例中测试板交换芯片包括1个公共端口0和5个测试端口1～5，其中FPGA与测试板交换芯片的公共端口0连接，测试板交换芯片的5个测试端口分别用于连接待测试交换芯片的5个端口。假设待测试交换芯片上1～5端口上连接的5个设备地址分别为0x1～0x5，待测试交换芯片的路由配置如表1所示，待测试交换芯片在接收到任意源端口的数据时，可根据该路由表将对应目的地址的数据包发送至相应端口。
表1
路由序号 源端口 目的地址 路由端口
A1 任意 0x1 0x1
A2 任意 0x2 0x2
A3 任意 0x3 0x3
A4 任意 0x4 0x4
A5 任意 0x5 0x5
测试板交换芯片根据表1中待测试交换芯片的实际路由配置，将测试板交换芯片的路由配置如表2所示。当FPGA发送目的地址为1的数据包时，由测试板交换芯片的端口0收到，测试板交换芯片根据其路由表中的路由序号B11，将端口0收到的数据包由测试板交换芯片的N1端口发出(注意由于测试板交换芯片和待测试交换芯片的端口1～5均连接，N1是1～5中任意一个值)，待测试交换芯片的N1端口接收到该数据包，并根据其路由表中的路由序号A1将数据包由待测试交换芯片的待测试端口1发出，由测试板交换芯片的测试端口1接收，在根据路由序号B12，将数据包通过端口0发回至FPGA，从而完成一个环路的测试，验证了待测试交换芯片的N1端口到端口1的数据链路有效，即路由序号A1配置正确。
表2
路由序号 源端口 目的地址 路由端口
B11 0x0 0x1 N<sub>1</sub>(N<sub>1</sub>∈1～5)
B12 0x1 0x1 0x0
B21 0x0 0x2 N<sub>2</sub>(N<sub>2</sub>∈1～5)
B22 0x2 0x2 0x0
B31 0x0 0x3 N<sub>3</sub>(N<sub>3</sub>∈1～5)
B32 0x3 0x3 0x0
B41 0x0 0x4 N<sub>4</sub>(N<sub>4</sub>∈1～5)
B42 0x4 0x4 0x0
B51 0x0 0x5 N<sub>5</sub>(N<sub>5</sub>∈1～5)
B52 0x5 0x5 0x0
以此类推，FPGA通过程序改变数据包的目的地址，继而完成0x1～0x5共5个地址的数据，实现对待测试交换芯片其余端口的数据交换功能进行测试。
当待测试交换芯片上某些端口的外部设备不固定，或是可选用被设备替代时，如图3所示，测试时，只需将备用设备的路由项添加到待测试交换芯片的配置路由表中，即可实现替换设备的即插即用。以图2中待测试交换芯片为例进行说明，如果待测试交换芯片的端口1可选用1个备用设备，采用0x11表示该备用设备的地址，待测试交换芯片只需在表1的基础上增加该地址的路由项，所添加的路由项如表3所示。同时测试板上的交换芯片需按照新增地址0x11的路由配置项，如表4所示。而FPGA的测试用例中只需简单的添加这个备用地址的测试，即可完成主设备0x1和备用设备0x11的路由功能测试。经过上述测试后，即可确定备用设备和主设备是否可直接连接在交换芯片的端口1上使用，无需再分次连接主设备或备用设备进行两次鼓动力测试。当有更多的备用设备时，只需新增对应备用设备独立地址的路由配置项，通过一个测试用例一步完成多个地址的数据交换测试，无需在逐个连接在交换芯片上一一测试。
表3
路由序号 源端口 目的地址 路由端口
A11 任意 0x11 0x1
表4
路由序号 源端口 目的地址 路由端口
B111 0x0 0x11 N<sub>11</sub>(N<sub>11</sub>∈1～5)
B112 0x1 0x11 0x0
由于待测试交换芯片端口较多，而连接在待测试交换芯片上的外部设备的速率可能不完全统一，如图4所示，交换芯片支持SRIO2.1协议下1.25G、2.5G、5G以及3.125G、6.25G多种速率，如果用FPGA直接对待测试交换芯片的某个端口测试(即直接用FPGA和待测试交换芯片的每一个待测试端口相连)，需要一次次改变程序的速率设定，如果测试两个端口间的数据交换，还需要使用两块FPGA，设定为不同的速率，而此时由于FPGA1和FPGA2的速率不同，无法通过码型一致来判断数据收发一致，需要使用额外的方法来证明底层数据传输的正确性。而使用本发明的方法时，如图5所示，无论待测试交换芯片上各个端口的速率既定设置是多少，在测试板交换芯片上，将与待测试交换芯片相连的各个端口的速率设置成与其相连待测试交换芯片上的端口速率(此例中，测试板交换芯片端口1和待测试交换芯片端口1的速率均为2.5G，以此类推)，而FPGA上测试用例上的速率可自定，只要与测试板交换芯片的端口0速率一致即可，此时FPGA可以通过输入输出码型一致来判断数据传输成功，如此仅用一个用例，可实现待测试交换芯片上各个不同速率的端口是否配置成功。
以图5为例，假设路由配置N1＝3，目的地址为0x01时，FPGA以1.25G的速率发送目的地址为0x01的数据包，由测试板交换芯片的端口0收到；测试板交换芯片根据其路由表中的路由序号B11，将端口0收到的数据包由测试板交换芯片的端口N1按照对应的速率发出，待测试交换芯片采用同样速率的端口N1接收该数据包，例如，当测试板交换芯片采用端口3按照5G的速率将数据包发送给待测试交换芯片时，待测试交换芯片采用同样5G传输速率的端口3进行接收；待测试交换芯片根据数据包的目的地址按照其路由表中的路由序号A1将收数据包由待测试交换芯片的端口1按照速率2.5G发送给测试板交换芯片，由测试板交换芯片中用于同样速率的端口1接收，测试版交换芯片根据路由序号B12，将收到的数据包通过端口0发回至FPGA，从而完成一个环路的测试，实现了对拥有不同速率端口的交换芯片的测试。其中测试板交换芯片和待测试交换芯片均能够实现自身内部端口不同速率的转换。
本发明交换芯片测试方法的实施例
本实施例的测试方法首先对待测试交换芯片的路由进行配置；然后选用具有数据交换功能的交换芯片作为测试板交换芯片，将该测试板交换芯片的各端口与待测试交换芯片的各端口连接，并根据待测试交换芯片的路由生成测试板交换芯片的路由；最后按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试。整个测试过程的具体实现手段已在测试系统进行了详细说明，这里不再赘述。
综上可知，本发明利用交换芯片的配置与外部设备相互独立的特性，对待测试交换芯片的路由配置完成后，使用FPGA和测试板交换芯片构成的测试板就可实现既定配置端口的全部数据测试，实现对待测试交换芯片初始配置的测试，当初始配置正常，后续逐个将外部设备与交换芯片连接时，无需再额外验证交换芯片的路由功能。本发明能够使用较少的外部器件，实现对交换芯片初始配置的全面测试。

Claims (8)

1.一种交换芯片的测试方法，其特征在于，该测试方法包括以下步骤：
1)对待测试交换芯片的路由进行配置，所述的待测试交换芯片选用基于SRIO的高速交换芯片；
2)选用具有数据交换功能的交换芯片作为测试板交换芯片，将该测试板交换芯片的各端口与待测试交换芯片的各端口连接，并根据待测试交换芯片的路由生成测试板交换芯片的路由；
3)按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试；
当待测试交换芯片中端口的外部设备不固定或者存在备用设备时，只需在待测试交换芯片所配置的路由中增加该端口的路由配置项，同时在测试板交换芯片的路由中增加相应的路由配置项，并在生成的测试用例中添加相应的路由项。
2.根据权利要求1所述的交换芯片的测试方法，其特征在于，所述步骤3)在生成测试用例时，采用FPGA实现。
3.根据权利要求1所述的交换芯片的测试方法，其特征在于，所述待测试交换芯片所增加的路由配置项中选用未用过的地址作为该端口备用设备的地址。
4.根据权利要求1所述的交换芯片的测试方法，其特征在于，在将测试板交换芯片的端口与待测试交换芯片的端口连接时，须保证所连接的测试板交换芯片各端口与待测试交换芯片各端口的传输速率相同。
5.一种交换芯片的测试系统，其特征在于，该测试系统包括处理器和测试板交换芯片，所述的测试板交换芯片为能够实现数据交换功能的器件，该测试板交换芯片上设置有与处理器通信连接的公共端口，以及用于连接待测试交换芯片各端口的测试端口，所述的待测试交换芯片选用基于SRIO的高速交换芯片，所述测试板交换芯片用于根据待测试交换芯片的路由生成测试板交换芯片的路由；所述处理器用于按照待测试交换芯片所配置的路由和测试板交换芯片的路由生成路由测试用例，实现对待测试交换芯片路由功能的测试；当待测试交换芯片中端口的外部设备不固定或者存在备用设备时，只需在待测试交换芯片所配置的路由中增加该端口的路由配置项，同时在测试板交换芯片的路由中增加相应的路由配置项，并在生成的测试用例中添加相应的路由项。
6.根据权利要求5所述的交换芯片的测试系统，其特征在于，所述的处理器为FPGA。
7.根据权利要求5所述的交换芯片的测试系统，其特征在于，所述待测试交换芯片所增加的路由配置项中选用未用过的地址作为该端口备用设备的地址。
8.根据权利要求5所述的交换芯片的测试系统，其特征在于，在将测试板交换芯片的端口与待测试交换芯片的端口连接时，须保证所连接的测试板交换芯片各端口与待测试交换芯片各端口的传输速率相同。
CN201710508592.1A 2017-06-28 2017-06-28 一种交换芯片的测试方法及系统 Active CN109150645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710508592.1A CN109150645B (zh) 2017-06-28 2017-06-28 一种交换芯片的测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710508592.1A CN109150645B (zh) 2017-06-28 2017-06-28 一种交换芯片的测试方法及系统

Publications (2)

Publication Number Publication Date
CN109150645A CN109150645A (zh) 2019-01-04
CN109150645B true CN109150645B (zh) 2021-06-04

Family

ID=64803127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710508592.1A Active CN109150645B (zh) 2017-06-28 2017-06-28 一种交换芯片的测试方法及系统

Country Status (1)

Country Link
CN (1) CN109150645B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639535B (zh) * 2019-01-18 2020-09-11 广州小鹏汽车科技有限公司 一种路由关系检测方法及装置
CN110912765B (zh) * 2019-09-12 2021-08-10 无锡江南计算技术研究所 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置
CN111092788B (zh) * 2019-12-16 2022-01-28 京信网络系统股份有限公司 一种交换机测试系统
CN112019399B (zh) * 2020-07-31 2022-05-17 中国人民解放军战略支援部队信息工程大学 交换芯片路由功能的自动化测试方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272291A (zh) * 2008-04-29 2008-09-24 北京星网锐捷网络技术有限公司 网络设备测试方法及系统
CN102193056A (zh) * 2010-01-25 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102355377A (zh) * 2011-06-30 2012-02-15 迈普通信技术股份有限公司 以太网交换机的整机测试系统及方法
CN103152220A (zh) * 2013-02-20 2013-06-12 神州数码网络(北京)有限公司 一种利用以太网交换机进行Full Mesh性能测试的方法
CN103970704A (zh) * 2014-04-16 2014-08-06 上海电控研究所 一种基于RapidIO协议的光纤总线的硬件系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330641B2 (en) * 2009-11-25 2012-12-11 Exelis, Inc. Digital multi-channel ECM transmitter
CN103560829B (zh) * 2013-10-31 2017-05-24 上海斐讯数据通信技术有限公司 一种uni端口的自动化测试方法及系统
US9825842B2 (en) * 2013-12-23 2017-11-21 Bae Systems Information And Electronic Systems Integration Inc. Network test system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272291A (zh) * 2008-04-29 2008-09-24 北京星网锐捷网络技术有限公司 网络设备测试方法及系统
CN102193056A (zh) * 2010-01-25 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102355377A (zh) * 2011-06-30 2012-02-15 迈普通信技术股份有限公司 以太网交换机的整机测试系统及方法
CN103152220A (zh) * 2013-02-20 2013-06-12 神州数码网络(北京)有限公司 一种利用以太网交换机进行Full Mesh性能测试的方法
CN103970704A (zh) * 2014-04-16 2014-08-06 上海电控研究所 一种基于RapidIO协议的光纤总线的硬件系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"ATCA平台上的RapidIO链路设计与分析";刘升财,;《中国优秀硕士学位论文全文数据库-信息科技辑》;20160315;I138-5228起全文 *

Also Published As

Publication number Publication date
CN109150645A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109150645B (zh) 一种交换芯片的测试方法及系统
US9785732B2 (en) Verification low power collateral generation
US9571420B2 (en) Integrated NoC for performing data communication and NoC functions
CN107070795B (zh) 多通道交换网络中的通道选择
US9143338B2 (en) Position discovery by detecting irregularities in a network topology
US10218581B2 (en) Generation of network-on-chip layout based on user specified topological constraints
CN116501681B (zh) Cxl数据传输板卡及控制数据传输的方法
CN107423179B (zh) 一种基于板间互连实现高速总线连通性测试的方法及装置
CN103634225A (zh) 云计算网络虚拟化中的业务带宽扩展方法
CN118138516B (zh) 一种实体网络测试床的测试拓扑构建系统及方法
US20180183672A1 (en) System and method for grouping of network on chip (noc) elements
US8953462B2 (en) Protocol free testing of a fabric switch
CN110062303B (zh) 基于mesh网络的自适应大容量交叉光通信设备架构
Jiang et al. Fault-tolerant routing algorithm simulation and hardware verification of NoC
CN105991315A (zh) 一种sdn中的链路保护方法、交换设备及网络控制器
WO2016197694A1 (zh) 风扇的测试方法及装置
JPWO2008126471A1 (ja) 半導体集積回路およびその試験方法
US20150304244A1 (en) Using SerDes Loopbacks for Low Latency Functional Modes With Full Monitoring Capability
US8953489B2 (en) Selecting a master processor from an ambiguous peer group
CN106685588B (zh) 一种适配器、数据传输系统及方法
CN116302745A (zh) 验证多个芯片的方法、设备、介质和测试设备
CN104572556A (zh) 多级串口扩展电路
WO2004104607A1 (ja) 試験装置及びテストモジュール
US20110289469A1 (en) Virtual interconnection method and apparatus
CN219811188U (zh) 桥接电路、桥接电路集成装置及硅基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant