CN101444899A - 制造芯片载体的方法 - Google Patents

制造芯片载体的方法 Download PDF

Info

Publication number
CN101444899A
CN101444899A CNA2008101755535A CN200810175553A CN101444899A CN 101444899 A CN101444899 A CN 101444899A CN A2008101755535 A CNA2008101755535 A CN A2008101755535A CN 200810175553 A CN200810175553 A CN 200810175553A CN 101444899 A CN101444899 A CN 101444899A
Authority
CN
China
Prior art keywords
chip
carrier
hole
chip carrier
preliminary hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101755535A
Other languages
English (en)
Inventor
李灿勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
SILTRON
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of CN101444899A publication Critical patent/CN101444899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/28Work carriers for double side lapping of plane surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4998Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明是有关于一种制造芯片载体的方法,芯片其能够提供良好的抗磨损性以显著增加所述芯片载体的使用寿命,且在芯片的双面抛光期间,防止所述芯片的边缘发生缺陷。所述方法包含:将构成所述芯片载体的载体主体以机械方式加工成预设置的形状;在所述芯片载体的所述载体主体中形成初步孔和浆液引入孔;将类金刚石碳(DLC)涂布在具有所述初步孔的所述载体主体上;以及在涂布所述DLC之后,扩大所述初步孔以形成芯片保持孔,所述芯片插入至所述芯片保持孔中。

Description

制造芯片载体的方法
技术领域
本发明涉及一种制造芯片载体的方法,特别是涉及一种制造安装在用于对芯片的两个表面进行抛光的双面抛光设备处的芯片载体的方法,所述芯片插入所述芯片载体中以对所述芯片进行双面抛光的制造芯片载体的方法。
背景技术
当对芯片(即晶片,本文均称为芯片)的两个表面进行抛光时,使用如图1和图2所示的双面抛光设备。请参阅图1和图2,图1是常规芯片载体的剖面示意图,图2是图1所示的常规芯片载体的平面图,其中多个芯片载体安装在下板上。常规抛光设备9包含上板1和下板3,上板1和下板3在相反方向上旋转。抛光垫2和4附着在上板1的下表面和下板3的上表面上,以分别对芯片w的上表面和下表面进行抛光。另外,多个芯片载体5支撑并安装在上板1与下板3之间,如图2所示。芯片载体5中的每一者(其具有圆盘形状)包含芯片保持孔6,芯片w插入并保持在所述芯片保持孔6中,且五个浆液引入孔8安置在芯片保持孔6周围,且彼此具有不同的大小。
同时,最近为了增加芯片载体5的抗磨损性,已用类金刚石碳(diamond-like carbon,DLC)涂覆该芯片载体5。
然而,如图3中所示,由于芯片载体以DLC来涂覆到形成于芯片载体中的芯片保持孔的内表面,所以在芯片的双面抛光期间,芯片的边缘可能接触DLC涂层。因此,芯片的边缘可能受DLC涂层损坏,从而导致芯片的缺陷。
由此可见,上述现有的制造芯片载体的方法在方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般方法又没有适切的方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的制造芯片载体的方法,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的制造芯片载体的方法存在的缺陷,而提供一种新的制造芯片载体的方法,所要解决的技术问题是使其经改进的芯片载体能够提供良好的抗磨损性以显著增加载体的使用寿命,且在芯片的双面抛光期间,防止对芯片的边缘造成缺陷,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的,依据本发明的制造芯片载体的方法,所述芯片载体安装在用于对芯片的两个表面进行抛光的双面抛光设备处,所述方法包含:将构成芯片载体的载体主体机械加工成预设置的形状;在芯片载体的载体主体中形成初步孔和浆液引入孔;将类金刚石碳(diamond-like carbon,DLC)涂布在具有初步孔的载体主体上;以及在涂布DLC之后,扩大所述初步孔以形成芯片保持孔,芯片插入至所述芯片保持孔中。
根据本发明,所述方法可进一步包含在形成初步孔之后且在涂布DLC之前,将标记部件附着到载体主体的前表面和后表面中的至少一者,使得所述部件与初步孔的中心点间隔开相同的距离。此时,至少四个标记部件可围绕初步孔的中心点而径向安置着。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明制造芯片载体的方法至少具有下列优点及有益效果:本发明经改进的芯片载体能够提供良好的抗磨损性以显著增加载体的使用寿命,且在芯片的双面抛光期间,防止对芯片的边缘造成缺陷。
综上所述,本发明提供一种制造芯片载体的方法,其能够提供良好的抗磨损性以显著增加所述芯片载体的使用寿命,且在芯片的双面抛光期间,防止所述芯片的边缘发生缺陷。所述方法包含:将构成所述芯片载体的载体主体以机械方式加工成预设置的形状;在所述芯片载体的所述载体主体中形成初步孔和浆液引入孔;将类金刚石碳(DLC)涂布在具有所述初步孔的所述载体主体上;以及在涂布所述DLC之后,扩大所述初步孔以形成芯片保持孔,所述芯片插入至所述芯片保持孔中。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是常规芯片载体的剖面示意图。
图2是图1所示的常规芯片载体的平面图。
图3是沿图2的线III-III截取的示意性横截面图。
图4是绘示根据本发明示范性实施例的制造芯片载体的方法的流程图。
图5是芯片载体主体的平面图。
图6是沿图5的线VI-VI截取的示意性横截面图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的制造芯片载体的方法其具体实施方式、方法、步骤、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
图4是绘示根据本发明示范性实施例的制造芯片载体的方法的流程图,图5是芯片载体主体的平面图,其绘示图4所示的标记部件,且图6是沿图5的线VI-VI截取的示意性横截面图,其绘示具有DLC涂层的芯片载体。
请参阅图4到图6所示,根据本发明示范性实施例的制造芯片载体的方法的目的在于制造安装在背景技术中所描述的双面抛光设备处的芯片载体。所述制造芯片载体的方法包含机械加工步骤S110、形成步骤S120、研磨(lapping)步骤S130、附着步骤S150、涂布步骤S160和芯片保持孔形成步骤S170,循序地执行所述步骤。
在机械加工步骤S110中,将构成芯片载体10的载体主体11机械加工成预设置的形状。此处,载体主体11通常由环氧玻璃板形成。另外,将环氧玻璃刻成预设置的形状,例如圆形形状,以形成芯片载体的载体主体11。
在形成步骤S120中,在所刻的载体主体11中形成单个初步孔111a和多个浆液引入孔112。初步孔111a的直径小于芯片保持孔111的直径,这将要描述于下。举例来说,当芯片保持孔111的直径是300mm时,初步孔111a可具有290mm或更小的直径。
在研磨步骤S130中,使用研磨剂来对载体主体11进行研磨。在研磨步骤完成之后,清洗载体主体11(S140)。
在附着步骤S150中,将标记部件20附着到具有初步孔111a的载体主体11。标记部件20可由可附着到载体主体11的任何材料来形成。一般来说,对于标记部件20,可使用廉价且容易购买到的胶带。标记部件20可附着到载体主体11的前表面和后表面中的至少一个表面,且特别在此实施例中,四个标记部件20附着到载体主体11的前表面。标记部件20的中心与初步孔111a的中心点间隔开相同的距离。因此,四个标记部件20围绕初步孔111a的中心点而径向安置着。另外,每一标记部件的边缘中的远离初步孔111a的中心点的一个边缘具有弧形形状。明确地说,四个标记部件20的弧形边缘形成一个圆周的部分。此时,当将标记部件20设置为适当的尺寸时,标记部件20的边缘彼此连接,使得所连接的圆成为芯片保持孔111,这将要描述于下。
在涂布步骤S160中,将DLC涂布在标记部件20附着到的载体主体11上,以形成DLC涂层12。DLC涂层12形成于标记部件20以及载体主体11上。通过例如溅镀方法等通常已知的沉积方法来形成DLC涂层12。
在芯片保持孔形成步骤S170中,在上面形成有DLC涂层12的载体主体11中形成芯片保持孔111。也就是说,扩大初步孔111a,以形成与初步孔111a具有同一中心点的芯片保持孔111。此时,扩大初步孔111a,直到标记部件20被完全移除为止。明确地说,当扩大初步孔111a直到标记部件20被移除到弧形边缘时,有可能形成具有所需直径的芯片保持孔111。如上文所述,当扩大初步孔111a时,如图6所示,芯片保持孔111的内表面上不存在DLC涂层。在扩大初步孔111a之后,执行清洗步骤S180。
如上文所述,当使用所述实施例的制造芯片载体的方法时,由于DLC涂层12不是形成于芯片载体的芯片保持孔111的内表面上,所以与常规技术不同,有可能在芯片w的双面抛光期间防止对芯片w的边缘造成损坏。因此,与常规技术不同,有可能使用DLC涂层来改进芯片载体10的抗磨损性,且在芯片w的双面抛光期间防止对芯片造成损坏,进而改进芯片的质量。另外,可显著增加芯片载体的使用寿命。
明确地说,当四个标记部件的弧形边缘彼此连接以形成芯片保持孔时,有可能通过使初步孔扩大到标记部件20的边缘而不测量扩大的尺寸来容易地形成芯片保持孔。
尽管已经描述了根据本发明的示范性实施例,但本发明并不限于此,所属领域的技术人员将明白,可在不脱离本发明的技术精神的情况下作出各种修改。
举例来说,尽管已经将所述实施例描述为包含附着多个标记部件,但并不限于此,可在涂布DLC之后就扩大初步孔以形成芯片保持孔,而不附着多个标记部件。
另外,尽管已将所述实施例描述为使得标记部件的边缘形成弧形的部分,但标记部件的边缘不需要用于形成弧形的部分。也就是说,在将标记部件形成为多边形(例如正方形)之后,可将从标记部件的顶点到初步孔的中心的虚构直线设置为芯片保持孔的半径,使得初步孔被扩大。
如由前述内容可看出,由于用具有良好抗磨损性的DLC来涂布芯片载体,所以有可能显著增加芯片载体的使用寿命。另外,由于DLC涂层不是形成于芯片载体的芯片保持孔的内表面上,所以有可能在芯片的双面抛光期间,防止由于与DLC涂层接触而导致对芯片的边缘造成损坏。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (3)

1.一种制造芯片载体的方法,所述芯片载体安装在用于对芯片的两个表面进行抛光的双面抛光设备处,其特征在于其包括以下步骤:
将构成所述芯片载体的载体主体以机械方式加工成预设置的形状;
在所述芯片载体的所述载体主体中形成初步孔和浆液引入孔;
将类金刚石碳涂布在具有所述初步孔的所述载体主体上;以及
在涂布所述类金刚石碳之后,扩大所述初步孔以形成芯片保持孔,所述芯片插入至所述芯片保持孔中。
2.根据权利要求1所述的制造芯片载体的方法,其特征在于其进一步包括在形成所述初步孔之后且在涂布所述类金刚石碳之前,将标记部件附着到所述载体主体的前表面和后表面中的至少之一,使得所述部件与所述初步孔的中心点间隔开相同距离。
3.根据权利要求2所述的制造芯片载体的方法,其特征在于其中至少四个标记部件围绕所述初步孔的中心点而径向安置着。
CNA2008101755535A 2007-11-29 2008-11-07 制造芯片载体的方法 Pending CN101444899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070122655 2007-11-29
KR1020070122655A KR100898821B1 (ko) 2007-11-29 2007-11-29 웨이퍼 캐리어의 제조방법

Publications (1)

Publication Number Publication Date
CN101444899A true CN101444899A (zh) 2009-06-03

Family

ID=40373423

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101755535A Pending CN101444899A (zh) 2007-11-29 2008-11-07 制造芯片载体的方法

Country Status (6)

Country Link
US (1) US20090139077A1 (zh)
EP (1) EP2065131B1 (zh)
JP (1) JP2009135424A (zh)
KR (1) KR100898821B1 (zh)
CN (1) CN101444899A (zh)
SG (2) SG173996A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108290268A (zh) * 2015-12-11 2018-07-17 信越半导体株式会社 晶圆的双面研磨方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043983B1 (ko) * 2010-09-01 2011-06-24 박광진 수지재 캐리어 및 그 제조방법
DE102011003008B4 (de) * 2011-01-21 2018-07-12 Siltronic Ag Führungskäfig und Verfahren zur gleichzeitig beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5741157B2 (ja) * 2011-04-07 2015-07-01 旭硝子株式会社 研磨用キャリア及び該キャリアを用いたガラス基板の研磨方法及びガラス基板の製造方法
TWI425230B (zh) * 2011-10-25 2014-02-01 Chroma Ate Inc Touchpad detection machine
DE102012214998B4 (de) 2012-08-23 2014-07-24 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
JP6056793B2 (ja) 2014-03-14 2017-01-11 信越半導体株式会社 両面研磨装置用キャリアの製造方法及び両面研磨方法
JP2018136239A (ja) * 2017-02-23 2018-08-30 セイコーエプソン株式会社 電子部品搬送装置及び電子部品検査装置
JP2021102245A (ja) * 2019-12-25 2021-07-15 スピードファム株式会社 ワークホール検出装置及びワークホール検出方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731046A (en) * 1994-01-18 1998-03-24 Qqc, Inc. Fabrication of diamond and diamond-like carbon coatings
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JPH1110530A (ja) * 1997-06-25 1999-01-19 Shin Etsu Handotai Co Ltd 両面研磨用キャリア
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
US7004827B1 (en) * 2004-02-12 2006-02-28 Komag, Inc. Method and apparatus for polishing a workpiece
JP4113509B2 (ja) * 2004-03-09 2008-07-09 スピードファム株式会社 被研磨物保持用キャリア
TWI273944B (en) 2004-06-23 2007-02-21 Komatsu Denshi Kinzoku Kk Both-side polishing carrier and production method therefor
US20080166952A1 (en) * 2005-02-25 2008-07-10 Shin-Etsu Handotai Co., Ltd Carrier For Double-Side Polishing Apparatus, Double-Side Polishing Apparatus And Double-Side Polishing Method Using The Same
JPWO2006090661A1 (ja) * 2005-02-25 2008-07-24 信越半導体株式会社 両面研磨装置用キャリアおよびこれを用いた両面研磨装置、両面研磨方法
JP2006303136A (ja) * 2005-04-20 2006-11-02 Shin Etsu Handotai Co Ltd 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
EP1877788A2 (en) 2005-04-21 2008-01-16 Celerus Diagnostics, Inc. Parallel processing fluidic method and apparatus for automated rapid immunohistochemistry
DE102005034119B3 (de) * 2005-07-21 2006-12-07 Siltronic Ag Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
JP3974632B1 (ja) 2006-04-05 2007-09-12 株式会社白崎製作所 Dlcコーティングウエハホルダ、およびdlcコーティングウエハホルダの製造方法。
JP2007301713A (ja) 2006-04-10 2007-11-22 Kemet Japan Co Ltd 研磨治具
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP4605233B2 (ja) * 2008-02-27 2011-01-05 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5452984B2 (ja) * 2009-06-03 2014-03-26 不二越機械工業株式会社 ウェーハの両面研磨方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108290268A (zh) * 2015-12-11 2018-07-17 信越半导体株式会社 晶圆的双面研磨方法

Also Published As

Publication number Publication date
US20090139077A1 (en) 2009-06-04
EP2065131A1 (en) 2009-06-03
JP2009135424A (ja) 2009-06-18
SG173996A1 (en) 2011-09-29
SG152974A1 (en) 2009-06-29
KR100898821B1 (ko) 2009-05-22
EP2065131B1 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
CN101444899A (zh) 制造芯片载体的方法
US5851138A (en) Polishing pad conditioning system and method
CN101959647B (zh) 双面研磨装置用载具、使用此载具的双面研磨装置及双面研磨方法
KR100882389B1 (ko) 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP4904960B2 (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
US20060160477A1 (en) CMP conditioner, method for arranging hard abrasive grains for use in CMP conditioner, and process for producing CMP conditioner
US20030114094A1 (en) Conditioner for polishing pad and method for manufacturing the same
US7578727B2 (en) Conditioner device for conditioning polishing pad and chemical mechanical polishing apparatus including the same
EP1205280A1 (en) Wafer polishing method and wafer polishing device
JP2007152493A (ja) 研磨パッドのドレッサー及びその製造方法
CN102059640B (zh) 用于抛光半导体晶片的方法
JP2016198864A (ja) 両面研磨装置用のキャリアの製造方法およびウェーハの両面研磨方法
CN101327577A (zh) 带自修整功能的磨损均匀性好的固结磨料抛光垫
JPH10337645A (ja) 研削方法およびその研削方法により加工されたガラスレンズ
KR20070062871A (ko) 양면 연마장치의 캐리어 플레이트 구조
US20190105753A1 (en) CMP composite groove polishing pad
CN216967410U (zh) 用于抛光基板的系统和抛光工作台
JP2000127046A (ja) ポリッシャ研磨用電着ドレッサ
EP1201367A1 (en) Dresser for polishing cloth and manufacturing method therefor
KR200303718Y1 (ko) 화학적-기계적-연마 패드 컨디셔너
KR100680880B1 (ko) 리테이너 링 및 이를 포함하는 화학적 기계적 연마 장치
CN201677232U (zh) 研磨片
JP3695842B2 (ja) ウエハの研磨装置及びウエハの研磨方法
JPS59166464A (ja) 研磨用定盤およびその製造方法
JP3482313B2 (ja) 半導体基板用研磨布のドレッサーおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090603