CN101431020B - T型多晶硅栅电极的制备方法 - Google Patents

T型多晶硅栅电极的制备方法 Download PDF

Info

Publication number
CN101431020B
CN101431020B CN200710094214XA CN200710094214A CN101431020B CN 101431020 B CN101431020 B CN 101431020B CN 200710094214X A CN200710094214X A CN 200710094214XA CN 200710094214 A CN200710094214 A CN 200710094214A CN 101431020 B CN101431020 B CN 101431020B
Authority
CN
China
Prior art keywords
polysilicon
layer
preparation
ground floor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710094214XA
Other languages
English (en)
Other versions
CN101431020A (zh
Inventor
陈福成
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200710094214XA priority Critical patent/CN101431020B/zh
Publication of CN101431020A publication Critical patent/CN101431020A/zh
Application granted granted Critical
Publication of CN101431020B publication Critical patent/CN101431020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种T型多晶硅栅电极的制备方法，包括：先在硅衬底上的栅氧化层上淀积第一层多晶硅；利用负性光刻胶和栅极掩膜版进行对准光刻；利用负性光刻胶图案为掩膜层，对第一多晶硅层进行注入掺杂；去除负性光刻胶，接着淀积第二层多晶硅；用正性光刻胶和上述栅极掩膜版进行对准光刻，后干法刻蚀第二层多晶硅和第一层多晶硅，形成T型多晶硅栅电极；去除多晶硅栅电极两边的栅氧化层。本发明的制备方法利用未掺杂的多晶硅和掺杂后的多晶硅在刻蚀时形貌存在差异的原理，简化可T型多晶硅栅电极制备中刻蚀的复杂程度，有利于工艺的再现和控制，适合于工业化生产具有T型多晶硅栅电极的半导体器件。

Description

T型多晶硅栅电极的制备方法
技术领域
本发明涉及一种半导体器件制造中T型多晶硅栅电极的制备方法。
背景技术
半导体器件的集成度提高，要求器件具备更短的响应时间，更大的驱动开启电流，因此，多晶硅栅极的尺寸也必须持续的缩小。为了减轻日益缩小的栅极尺寸对于光刻，刻蚀工艺的压力，刻蚀的程序被进一步调整，形成T型多晶硅栅电极，通过缩小多晶硅栅电极底部线宽尺寸，实现减小实际的沟道长度，从而满足器件的需求。另外，半导体器件制备过程中的栅极刻蚀制备，一般采用正性光刻胶和栅极掩膜版来实现。常见的T多晶硅栅电极的制备工艺流程如图1a至图1c所示：先在栅氧化层上淀积多晶硅层(见图1a)；后用正性光刻胶和栅极掩膜版进行光刻，定义出栅极；最后采用精确的刻蚀程序刻蚀出T型多晶硅栅电极(见图1b和图1c)。
目前，由于刻蚀程式中刻蚀速率和刻蚀后尺寸形貌依赖于光刻栅极尺寸的形貌(poly gate photo CD profile)，所以在实际的应用中，实现T型多晶硅栅淀积的实现需要采用非常复杂的刻蚀程序，其在刻蚀时需分多步进行，且在刻蚀中需改变刻蚀气体的量来控制刻蚀速率，存在不利于工艺的再现和控制的问题。
发明内容
本发明要解决的技术问题是提供一种T型多晶硅栅电极的制备方法，其能降低T型多晶硅栅电极制备中刻蚀程序的复杂程度。
为解决上述技术问题，本发明的T型多晶硅栅电极的制备方法，包括以下步骤：
(1)先在硅衬底上的栅氧化层上淀积第一层多晶硅；
(2)利用负性光刻胶和栅极掩膜版进行对准光刻；
(3)利用步骤(2)中的负性光刻胶图案为掩膜层，对第一层多晶硅层进行注入掺杂；
(4)去除负性光刻胶，接着淀积第二层多晶硅；
(5)用正性光刻胶和步骤(2)中的栅极掩膜版进行对准光刻，后干法刻蚀第二层多晶硅和第一层多晶硅，形成T型多晶硅栅电极；
(6)去除多晶硅栅电极两边的栅氧化层。
本发明的制备方法中，先长一薄层多晶硅，然后利用负性光刻胶进行第一次光刻，然后进行来掺杂，再生长一层多晶硅，第二次光刻后进行刻蚀，利用精确的光刻控制和刻蚀程式中掺杂和未掺杂的多晶硅，在刻蚀中形貌存在差异的原理，故同时刻蚀后实现T型多晶栅电极的形貌和尺寸，底部掺杂的多晶硅也可以减小栅耗尽问题；同时，大为降低刻蚀程式的复杂程度并利于工艺的再现和控制。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1a至图1c为现有的T多晶硅栅极制备流程的结构示意图；
图2为本发明的制备方法的流程图；
图3a至图3f为本发明的制备流程的结构示意图。
具体实施方式
本发明的T多晶硅栅电极的制备方法流程图见图2，下面结合图3a至图3f的制备过程中的结构示意图进行说明。本发明的制备方法包括：
(1)先在硅衬底上制备一栅氧化层上，后在栅氧化层上淀积第一层多晶硅，该层多晶硅相对要薄些，约为100～1000um左右(见图3a)。
(2)利用负性光刻胶和栅极掩膜版进行对准光刻，曝出栅极的位置下的第一层多晶硅(见图3b)；
(3)利用步骤(2)中的负性光刻胶图案为掩膜层，对第一多晶硅层进行注入掺杂(见图3c)，掺杂剂一般选磷原子，当掺杂剂可选在为1015原子/立方厘米以上，具体应用中掺杂剂量可根据器件的特性和两层多晶硅栅极的厚度不同以及所要求刻蚀的T型多晶硅栅电极的形貌进行调节；
(4)去除负性光刻胶，接着淀积第二层多晶硅(见图3d)，约为1000～5000um；
(5)用正性光刻胶和步骤(2)中的栅极掩膜版进行对准光刻，后干法工艺刻蚀第二层多晶硅和第一层多晶硅，因未掺杂的多晶硅第二层多晶硅和掺杂后的第一层多晶硅在相同的刻蚀条件下，因掺杂后的第一层多晶硅的刻蚀速率大于未掺杂的第二层多晶硅的刻蚀速率，使刻蚀后的形貌存在差异，故在同时刻蚀后，最终形成T型的多晶硅栅电极(见图3e)，这里采用的干法刻蚀工艺中的刻蚀气体和刻蚀参数与通常用来刻蚀多晶硅的相同；
(6)去除多晶硅栅电极两边的栅氧化层(见图3f)，可用湿法腐蚀工艺。

Claims (4)

1.一种T型多晶硅栅电极的制备方法，其特征在于，包括以下步骤：
1、先在硅衬底上的栅氧化层上淀积第一层多晶硅；
2、利用负性光刻胶和栅极掩膜版进行对准光刻；
3、利用步骤2中的负性光刻胶图案为掩膜层，对第一层多晶硅层进行注入掺杂；
4、去除负性光刻胶，接着淀积第二层多晶硅；
5、用正性光刻胶和步骤2中的栅极掩膜版进行对准光刻，后干法刻蚀第二层多晶硅和第一层多晶硅，形成T型多晶硅栅电极；
6、去除多晶硅栅电极两边的栅氧化层。
2.按照权利要求1所述的制备方法，其特征在于：所述步骤1中第一层多晶硅的厚度为：100～1000um，所述步骤4中第二层多晶硅的厚度为：1000～5000um。
3.按照权利要求1所述的制备方法，其特征在于：步骤3中第一层多晶硅层的掺杂原子为磷原子。
4.按照权利要求1、2和3任一项权利要求中所述制备方法，其特征在于：所述步骤3中第一层多晶硅层注入掺杂工艺中，掺杂剂大于1015原子/立方厘米。
CN200710094214XA 2007-11-09 2007-11-09 T型多晶硅栅电极的制备方法 Active CN101431020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094214XA CN101431020B (zh) 2007-11-09 2007-11-09 T型多晶硅栅电极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094214XA CN101431020B (zh) 2007-11-09 2007-11-09 T型多晶硅栅电极的制备方法

Publications (2)

Publication Number Publication Date
CN101431020A CN101431020A (zh) 2009-05-13
CN101431020B true CN101431020B (zh) 2010-09-08

Family

ID=40646314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094214XA Active CN101431020B (zh) 2007-11-09 2007-11-09 T型多晶硅栅电极的制备方法

Country Status (1)

Country Link
CN (1) CN101431020B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866844B (zh) * 2010-05-12 2015-04-22 上海华虹宏力半导体制造有限公司 多晶硅刻蚀方法
CN102064104B (zh) * 2010-12-09 2011-12-28 中国电子科技集团公司第十三研究所 GaN微波器件T型栅的制作方法
CN102956461B (zh) * 2011-08-30 2015-03-11 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
CN103762165A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN105374686A (zh) * 2014-09-02 2016-03-02 无锡华润上华半导体有限公司 一种ldmos器件的制作方法
CN105977146B (zh) * 2016-06-20 2018-10-02 中山德华芯片技术有限公司 一种利用常规光刻技术实现深亚微米t型栅的制备方法
CN106783570B (zh) * 2016-12-28 2019-10-11 成都海威华芯科技有限公司 一种高电子迁移率晶体管t型栅的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373502A (zh) * 2001-03-02 2002-10-09 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
WO2002099869A1 (en) * 2001-05-25 2002-12-12 Abb Research Limited A method concerning a junction barrier schottky diode, such a diode and use thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373502A (zh) * 2001-03-02 2002-10-09 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
WO2002099869A1 (en) * 2001-05-25 2002-12-12 Abb Research Limited A method concerning a junction barrier schottky diode, such a diode and use thereof

Also Published As

Publication number Publication date
CN101431020A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
CN101431020B (zh) T型多晶硅栅电极的制备方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN105374686A (zh) 一种ldmos器件的制作方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN102623316A (zh) 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
CN110416152A (zh) 深槽隔离结构及工艺方法
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
CN102479712A (zh) 一种双栅氧半导体器件制造方法
CN102468128B (zh) 深沟槽多晶硅形成方法
CN102315093A (zh) 沟槽填充后平坦化的工艺方法
JP2004518284A (ja) 半導体タイリング構造体及びその製造方法
CN104299908B (zh) Vdmos及其制造方法
CN103094118B (zh) 制作双层栅沟槽mos的工艺方法
JP2005197708A (ja) スプリットゲート型フラッシュメモリー素子の製造方法
CN102082082B (zh) 填充高深宽比沟槽的外延工艺方法
CN109950249A (zh) Sonos器件的制造方法
CN101620996A (zh) 一种栅氧化层的制造方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN101383280B (zh) 基于负性光刻胶的栅极注入掩膜层的制备方法
CN111446170A (zh) 超级结器件的制造方法
CN105405850B (zh) 一种浮栅闪存器件的制造工艺
CN106257646B (zh) 嵌入pip电容的cmos制作方法
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.