CN109950249A - Sonos器件的制造方法 - Google Patents
Sonos器件的制造方法 Download PDFInfo
- Publication number
- CN109950249A CN109950249A CN201910211373.6A CN201910211373A CN109950249A CN 109950249 A CN109950249 A CN 109950249A CN 201910211373 A CN201910211373 A CN 201910211373A CN 109950249 A CN109950249 A CN 109950249A
- Authority
- CN
- China
- Prior art keywords
- storage tube
- oxide layer
- layer
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 68
- 238000001259 photo etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 14
- 230000005516 deep trap Effects 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 238000006396 nitration reaction Methods 0.000 claims description 10
- 230000001413 cellular effect Effects 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 7
- 230000008859 change Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种SONOS器件的制造方法，包括步骤：在半导体衬底上形成浅沟槽；光刻打开存储区的形成区域并进行深阱注入；在浅沟槽中填充氧化层；形成第一牺牲氧化层；光刻形成第一光刻胶图形来打开存储管的形成区域并注入形成存储管的沟道区；将存储管形成区域的第一牺牲氧化层去除然后去除光刻胶；生长ONO层；光刻打开P型器件的形成区域，去除打开区域的ONO层并注入形成P型器件的沟道区；光刻打开N型器件的形成区域，去除打开区域的ONO层并注入形成N型器件的沟道区；去除第一牺牲氧化层，形成存储管外的栅介质层；形成多晶硅栅。本发明能节省一块用于单独定义ONO层的光刻板，从而能降低工艺成本且不会改变器件的性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种SONOS器件的制造方法。
背景技术
随着芯片尺寸不断缩小，功能不断增加，工艺成本也在持续增加。在不影响器件性能的基础上，节省光刻板和减少工艺步骤成为降低工艺成本首要考虑因素。对于SONOS器件，通常包括存储区和位于所述存储区之外的高压区，所述高压区的工作电压大于所述存储区的工作电压，所述存储区中包括所述SONOS器件的的单元结构，所述单元结构包括存储管和选择管，所述选择管为NMOS管；所述高压区包括高压NMOS管和高压PMOS管。其中存储管的栅介质层采用由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层，另外由于高压NMOS管和高压PMOS管的工作电压更高，故高压NMOS管和高压PMOS管的栅介质层通常采用厚度比第一氧化层更厚的栅氧化层，选择管通常也采用和高压NMOS管和高压PMOS管相同的栅介质层。
由于存储管的栅介质层即ONO层和高压NMOS管和高压PMOS管的栅介质层的材料和厚度的差异，故现有方法中需要单独的光刻工艺定义存储管的栅介质层，即需要在ONO层形成之后，采用光刻工艺定义出存储管的形成区域，之后将存储管的形成区域外部的ONO层去除。由于增加一次光刻工艺就会增加较大的成本，故现有方法形成存储管的ONO层的光刻定义会带来成本增加。
发明内容
本发明所要解决的技术问题是提供一种SONOS器件的制造方法，能节省光刻板，降低工艺成本。
为解决上述技术问题，本发明提供的SONOS器件的制造方法中的SONOS器件包括存储区和位于所述存储区之外的高压区，所述高压区的工作电压大于所述存储区的工作电压，所述存储区中包括所述SONOS器件的的单元结构，所述单元结构包括存储管和选择管，所述选择管为NMOS管，所述高压区包括高压NMOS管和高压PMOS管，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成浅沟槽，所述浅沟槽隔离出所述存储管、所述选择管、所述高压NMOS管和所述高压PMOS管的有源区。
步骤二、光刻打开所述存储区的形成区域，在所述存储区中进行深阱离子注入形成深阱。
步骤三、在所述浅沟槽中填充氧化层形成浅沟槽隔离结构。
步骤四、在所述半导体衬底表面形成第一牺牲氧化层。
步骤五、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形打开所述存储管的形成区域，进行所述存储管的沟道离子注入在所述深阱的顶部区域中形成所述存储管的沟道区，所述存储管的沟道区的深度大于所述浅沟槽隔离结构的深度。
步骤六、将所述存储管形成区域的所述第一牺牲氧化层去除形成所述第一牺牲氧化层开口，然后去除所述第一光刻胶图形。
步骤七、生长由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层，在所述第一牺牲氧化层开口区域中所述ONO层和所述存储管的沟道区相接触，在所述第一牺牲氧化层开口区域外所述ONO层形成在所述第一牺牲氧化层的表面。
步骤八、光刻打开P型器件的形成区域，去除所述P型器件的形成区域的所述ONO层，进行所述P型器件的沟道离子注入形成所述P型器件的沟道区，所述P型器件包括所述高压PMOS管。
步骤九、光刻打开N型器件的形成区域，去除所述N型器件的形成区域的所述ONO层，进行所述N型器件的沟道离子注入形成所述N型器件的沟道区，所述N型器件包括所述高压NMOS管和所述选择管。
步骤十、去除所述第一牺牲氧化层，在所述存储管形成区域外形成栅介质层，所述栅介质层同时覆盖在所述高压NMOS管、所述高压PMOS管和所述选择管的沟道区的表面。
步骤十一、形成多晶硅层，采用光刻定义加刻蚀工艺对所述多晶硅层进行图形化同时形成所述存储管、所述选择管、所述高压NMOS管和所述高压PMOS管的多晶硅栅。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，形成所述浅沟槽的分步骤包括：
步骤11、依次在所述半导体衬底表面形成第四氧化层和第五氮化层。
步骤12、光刻定义出所述浅沟槽的形成区域。
步骤13、依次对所述第五氮化层、所述第四氧化层和所述半导体衬底进行刻蚀形成所述浅沟槽。
进一步的改进是，所述半导体衬底为P型掺杂。
进一步的改进是，步骤二中所述深阱为N型掺杂。
进一步的改进是，所述存储管为N型器件，所述存储管的沟道区为P型掺杂。
进一步的改进是，步骤五中还包括进行隧穿(tunnel)离子注入在所述存储管的沟道区的表面形成隧穿注入区的步骤。
进一步的改进是，步骤十中的去除所述第一牺牲氧化层的步骤放置在步骤八和步骤九中进行，在步骤八中完成所述P型器件的沟道离子注入之后去除所述P型器件的形成区域的所述第一牺牲氧化层；在步骤九中完成所述N型器件的沟道离子注入之后去除所述N型器件的形成区域的所述第一牺牲氧化层。
进一步的改进是，步骤八中所述P型器件的沟道区为N型掺杂。
进一步的改进是，步骤九中所述N型器件的沟道区为P型掺杂。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述栅介质层的厚度大于所述ONO层的所述第一氧化层的厚度。
进一步的改进是，在形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面自对准形成侧墙的步骤。
进一步的改进是，形成所述侧墙之后，还包括进行N型源漏注入形成所述存储管、所述选择管、所述高压NMOS管的源漏区的步骤以及进行P型源漏注入形成所述高压PMOS管的源漏区的步骤，源漏区和对应的所述侧墙的侧面自对准。
进一步的改进是，在形成所述侧墙之前，还包括进行N型轻掺杂漏注入形成所述存储管、所述选择管、所述高压NMOS管的轻掺杂漏区的步骤以及进行N型轻掺杂漏注入形成所述高压PMOS管的轻掺杂漏区的步骤，所述轻掺杂漏区和对应的所述多晶硅栅的侧面自对准。
本发明SONOS器件的制造方法中不单独采用一块光刻板来定义SONOS器件的存储管的ONO层，而是结合存储管的沟道区的光刻定义出ONO层和存储管的沟道区的接触区域以及结合N型器件的沟道区的光刻工艺和P型器件的沟道区的光刻工艺来将存储管的形成区域外的ONO层去除，这样同样达到了使ONO层仅形成在SONOS器件的存储管的栅极区域的要求，从而能节省一块用于单独定义ONO层的光刻板，从而能降低工艺成本且不会改变器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例SONOS器件的制造方法的流程图；
图2A-图2J是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例SONOS器件的制造方法的流程图，如图2A至图2J所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例SONOS器件的制造方法中的SONOS器件包括存储区101和位于所述存储区101之外的高压区102，所述高压区102的工作电压大于所述存储区101的工作电压，所述存储区101中包括所述SONOS器件的的单元结构，所述单元结构包括存储管103和选择管104，所述选择管104为NMOS管，所述高压区102包括高压NMOS管105和高压PMOS管106。图2A中，所述存储区101和所述高压区102分别位于虚线AA的两侧，所述存储管103位于虚线CC和虚线BB之间，所述选择管104位于虚线AA和虚线BB之间，所述高压NMOS管105位于虚线DD和虚线EE之间，所述高压PMOS管106位于虚线AA和虚线DD之间。本发明实施例方法包括如下步骤：
步骤一、如图2A所示，提供一半导体衬底1，在所述半导体衬底1上形成浅沟槽2a，所述浅沟槽2a隔离出所述存储管103、所述选择管104、所述高压NMOS管105和所述高压PMOS管106的有源区。
所述半导体衬底1为硅衬底。
形成所述浅沟槽2a的分步骤包括：
步骤11、依次在所述半导体衬底1表面形成第四氧化层201和第五氮化层202。
步骤12、光刻定义出所述浅沟槽2a的形成区域。
步骤13、依次对所述第五氮化层202、所述第四氧化层201和所述半导体衬底1进行刻蚀形成所述浅沟槽2a。
所述半导体衬底1为P型掺杂。
步骤二、如图2B所示，光刻形成光刻胶图形203打开所述存储区101的形成区域，在所述存储区101中进行深阱3离子注入形成深阱3。
所述深阱3为N型掺杂。
步骤三、如图2C所示，去除光刻胶图形203，在所述浅沟槽2a的内侧表面上形成牺牲氧化层204之后再去除牺牲氧化层204。
如图2D所示，在所述浅沟槽2a中填充氧化层形成浅沟槽隔离结构2。
步骤四、如图2D所示，在所述半导体衬底1表面形成第一牺牲氧化层205。
步骤五、如图2E所示，采用光刻工艺形成第一光刻胶图形206，所述第一光刻胶图形206打开所述存储管103的形成区域，进行所述存储管103的沟道离子注入在所述深阱3的顶部区域中形成所述存储管103的沟道区4，所述存储管103的沟道区4的深度大于所述浅沟槽隔离结构2的深度。
所述存储管103为N型器件，所述存储管103的沟道区4为P型掺杂。
本发明实施例中，还包括进行隧穿离子注入在所述存储管103的沟道区4的表面形成隧穿注入区的步骤。
步骤六、如图2F所示，将所述存储管103形成区域的所述第一牺牲氧化层205去除形成所述第一牺牲氧化层205开口，然后去除所述第一光刻胶图形206。
步骤七、如图2G所示，生长由第一氧化层6a、第二氮化层6b和第三氧化层6c叠加而成的ONO层6，在所述第一牺牲氧化层205开口区域中所述ONO层6和所述存储管103的沟道区4相接触，在所述第一牺牲氧化层205开口区域外所述ONO层6形成在所述第一牺牲氧化层205的表面。
步骤八、如图2H所示，光刻形成光刻胶图形207打开P型器件的形成区域，去除所述P型器件的形成区域的所述ONO层6，进行所述P型器件的沟道离子注入形成所述P型器件的沟道区7，所述P型器件包括所述高压PMOS管106。所述高压PMOS管106的沟道区7直接形成在所述半导体衬底1中。
所述P型器件的沟道区7为N型掺杂。
步骤九、如图2I所示，光刻形成光刻胶图形208打开N型器件的形成区域，去除所述N型器件的形成区域的所述ONO层6，进行所述N型器件的沟道离子注入形成所述N型器件的沟道区，所述N型器件包括所述高压NMOS管105和所述选择管104。图2I中，所述高压NMOS管105的沟道区用标记9表示，所述高压NMOS管105的沟道区9直接形成在所述半导体衬底1中；所述选择管104的沟道区用标记8表示，所述选择管104的沟道区8直接形成在所述深阱3中。
所述N型器件的沟道区为P型掺杂。
步骤十、如图2J所示，去除所述第一牺牲氧化层205，在所述存储管103形成区域外形成栅介质层10，所述栅介质层10同时覆盖在所述高压NMOS管105、所述高压PMOS管106和所述选择管104的沟道区的表面。
所述栅介质层10为栅氧化层。所述栅介质层10的厚度大于所述ONO层6的所述第一氧化层6a的厚度。
在其他实施例中，也能将步骤十中的去除所述第一牺牲氧化层205的步骤放置在步骤八和步骤九中进行，在步骤八中完成所述P型器件的沟道离子注入之后去除所述P型器件的形成区域的所述第一牺牲氧化层205；在步骤九中完成所述N型器件的沟道离子注入之后去除所述N型器件的形成区域的所述第一牺牲氧化层205。
步骤十一、如图2J所示，形成多晶硅层，采用光刻定义加刻蚀工艺对所述多晶硅层进行图形化同时形成所述存储管103、所述选择管104、所述高压NMOS管105和所述高压PMOS管106的多晶硅栅11。
在形成所述多晶硅栅11之后还包括在所述多晶硅栅11的侧面自对准形成侧墙12的步骤。
形成所述侧墙12之后，还包括进行N型源漏注入形成所述存储管103、所述选择管104、所述高压NMOS管105的源漏区13的步骤以及进行P型源漏注入形成所述高压PMOS管106的源漏区14的步骤，源漏区和对应的所述侧墙12的侧面自对准。
较佳选择为，在形成所述侧墙12之前，还包括进行N型轻掺杂漏注入形成所述存储管103、所述选择管104、所述高压NMOS管105的轻掺杂漏区的步骤以及进行N型轻掺杂漏注入形成所述高压PMOS管106的轻掺杂漏区的步骤，所述轻掺杂漏区和对应的所述多晶硅栅11的侧面自对准。
本发明实施例SONOS器件的制造方法中不单独采用一块光刻板来定义SONOS器件的存储管103的ONO层6，而是结合存储管103的沟道区4的光刻定义出ONO层6和存储管103的沟道区4的接触区域以及结合N型器件的沟道区的光刻工艺和P型器件的沟道区7的光刻工艺来将存储管103的形成区域外的ONO层6去除，这样同样达到了使ONO层6仅形成在SONOS器件的存储管103的栅极区域的要求，从而能节省一块用于单独定义ONO层6的光刻板，从而能降低工艺成本且不会改变器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种SONOS器件的制造方法，其特征在于，SONOS器件包括存储区和位于所述存储区之外的高压区，所述高压区的工作电压大于所述存储区的工作电压，所述存储区中包括所述SONOS器件的的单元结构，所述单元结构包括存储管和选择管，所述选择管为NMOS管，所述高压区包括高压NMOS管和高压PMOS管，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成浅沟槽，所述浅沟槽隔离出所述存储管、所述选择管、所述高压NMOS管和所述高压PMOS管的有源区；
步骤二、光刻打开所述存储区的形成区域，在所述存储区中进行深阱离子注入形成深阱；
步骤三、在所述浅沟槽中填充氧化层形成浅沟槽隔离结构；
步骤四、在所述半导体衬底表面形成第一牺牲氧化层；
步骤五、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形打开所述存储管的形成区域，进行所述存储管的沟道离子注入在所述深阱的顶部区域中形成所述存储管的沟道区，所述存储管的沟道区的深度大于所述浅沟槽隔离结构的深度；
步骤六、将所述存储管形成区域的所述第一牺牲氧化层去除形成所述第一牺牲氧化层开口，然后去除所述第一光刻胶图形；
步骤七、生长由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层，在所述第一牺牲氧化层开口区域中所述ONO层和所述存储管的沟道区相接触，在所述第一牺牲氧化层开口区域外所述ONO层形成在所述第一牺牲氧化层的表面；
步骤八、光刻打开P型器件的形成区域，去除所述P型器件的形成区域的所述ONO层，进行所述P型器件的沟道离子注入形成所述P型器件的沟道区，所述P型器件包括所述高压PMOS管；
步骤九、光刻打开N型器件的形成区域，去除所述N型器件的形成区域的所述ONO层，进行所述N型器件的沟道离子注入形成所述N型器件的沟道区，所述N型器件包括所述高压NMOS管和所述选择管；
步骤十、去除所述第一牺牲氧化层，在所述存储管形成区域外形成栅介质层，所述栅介质层同时覆盖在所述高压NMOS管、所述高压PMOS管和所述选择管的沟道区的表面；
步骤十一、形成多晶硅层，采用光刻定义加刻蚀工艺对所述多晶硅层进行图形化同时形成所述存储管、所述选择管、所述高压NMOS管和所述高压PMOS管的多晶硅栅。
2.如权利要求1所述的SONOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的SONOS器件的制造方法，其特征在于：形成所述浅沟槽的分步骤包括：
步骤11、依次在所述半导体衬底表面形成第四氧化层和第五氮化层；
步骤12、光刻定义出所述浅沟槽的形成区域；
步骤13、依次对所述第五氮化层、所述第四氧化层和所述半导体衬底进行刻蚀形成所述浅沟槽。
4.如权利要求3所述的SONOS器件的制造方法，其特征在于：所述半导体衬底为P型掺杂。
5.如权利要求4所述的SONOS器件的制造方法，其特征在于：步骤二中所述深阱为N型掺杂。
6.如权利要求5所述的SONOS器件的制造方法，其特征在于：所述存储管为N型器件，所述存储管的沟道区为P型掺杂。
7.如权利要求6所述的SONOS器件的制造方法，其特征在于：步骤五中还包括进行隧穿离子注入在所述存储管的沟道区的表面形成隧穿注入区的步骤。
8.如权利要求4所述的SONOS器件的制造方法，其特征在于：步骤十中的去除所述第一牺牲氧化层的步骤放置在步骤八和步骤九中进行，在步骤八中完成所述P型器件的沟道离子注入之后去除所述P型器件的形成区域的所述第一牺牲氧化层；在步骤九中完成所述N型器件的沟道离子注入之后去除所述N型器件的形成区域的所述第一牺牲氧化层。
9.如权利要求4所述的SONOS器件的制造方法，其特征在于：步骤八中所述P型器件的沟道区为N型掺杂。
10.如权利要求4所述的SONOS器件的制造方法，其特征在于：步骤九中所述N型器件的沟道区为P型掺杂。
11.如权利要求2所述的SONOS器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
12.如权利要求11所述的SONOS器件的制造方法，其特征在于：所述栅介质层的厚度大于所述ONO层的所述第一氧化层的厚度。
13.如权利要求2所述的SONOS器件的制造方法，其特征在于：在形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面自对准形成侧墙的步骤。
14.如权利要求13所述的SONOS器件的制造方法，其特征在于：形成所述侧墙之后，还包括进行N型源漏注入形成所述存储管、所述选择管、所述高压NMOS管的源漏区的步骤以及进行P型源漏注入形成所述高压PMOS管的源漏区的步骤，源漏区和对应的所述侧墙的侧面自对准。
15.如权利要求14所述的SONOS器件的制造方法，其特征在于：在形成所述侧墙之前，还包括进行N型轻掺杂漏注入形成所述存储管、所述选择管、所述高压NMOS管的轻掺杂漏区的步骤以及进行N型轻掺杂漏注入形成所述高压PMOS管的轻掺杂漏区的步骤，所述轻掺杂漏区和对应的所述多晶硅栅的侧面自对准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910211373.6A CN109950249B (zh) | 2019-03-20 | 2019-03-20 | Sonos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910211373.6A CN109950249B (zh) | 2019-03-20 | 2019-03-20 | Sonos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950249A true CN109950249A (zh) | 2019-06-28 |
| CN109950249B CN109950249B (zh) | 2022-03-04 |
Family
ID=67011170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910211373.6A Active CN109950249B (zh) | 2019-03-20 | 2019-03-20 | Sonos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950249B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223916A (zh) * | 2020-01-13 | 2020-06-02 | 长江存储科技有限责任公司 | 半导体器件及其制备方法和三维存储器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011691A1 (en) * | 1999-08-09 | 2001-02-15 | Actrans System Inc. | Memory cell with self-aligned floating gate and separate select gate, and fabrication process |
| CN1983563A (zh) * | 2005-12-14 | 2007-06-20 | 东部电子股份有限公司 | 形成栅极介电层的方法 |
| US20130240974A1 (en) * | 2012-03-14 | 2013-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN105340068A (zh) * | 2013-09-27 | 2016-02-17 | 赛普拉斯半导体公司 | 存储器晶体管到高k、金属栅极cmos工艺流程中的集成 |
| CN106887433A (zh) * | 2017-02-08 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | Sonos工艺方法 |
-
2019
- 2019-03-20 CN CN201910211373.6A patent/CN109950249B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011691A1 (en) * | 1999-08-09 | 2001-02-15 | Actrans System Inc. | Memory cell with self-aligned floating gate and separate select gate, and fabrication process |
| CN1983563A (zh) * | 2005-12-14 | 2007-06-20 | 东部电子股份有限公司 | 形成栅极介电层的方法 |
| US20130240974A1 (en) * | 2012-03-14 | 2013-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN105340068A (zh) * | 2013-09-27 | 2016-02-17 | 赛普拉斯半导体公司 | 存储器晶体管到高k、金属栅极cmos工艺流程中的集成 |
| CN106887433A (zh) * | 2017-02-08 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | Sonos工艺方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223916A (zh) * | 2020-01-13 | 2020-06-02 | 长江存储科技有限责任公司 | 半导体器件及其制备方法和三维存储器 |
| CN111223916B (zh) * | 2020-01-13 | 2023-06-16 | 长江存储科技有限责任公司 | 半导体器件及其制备方法和三维存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109950249B (zh) | 2022-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256351B2 (en) | Semi-floating gate FET | |
| CN100447988C (zh) | 半导体器件及其制造方法 | |
| KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| TW200410374A (en) | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication | |
| CN106158755B (zh) | 半导体结构及其形成方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN111952237B (zh) | 半导体元件及其制备方法 | |
| JP2015037191A (ja) | 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化 | |
| CN109950249A (zh) | Sonos器件的制造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN104124248B (zh) | 一种抬升共源区的nor型闪存单元及其制备方法 | |
| CN103579119B (zh) | 一种eeprom存储单元的制造方法 | |
| CN101714529A (zh) | 半导体器件及制造该半导体器件的方法 | |
| CN106887433A (zh) | Sonos工艺方法 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN110504273A (zh) | 1.5t sonos闪存器件及工艺方法 | |
| CN102543706A (zh) | 一种不同多晶硅栅电极厚度的集成工艺 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN103151292B (zh) | 抬高源漏结构CMOS和Bipolar器件的集成方法 | |
| CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN111223916B (zh) | 半导体器件及其制备方法和三维存储器 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN103578949B (zh) | 栅极多晶硅和多晶硅电阻集成制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |