CN101399116B - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN101399116B
CN101399116B CN200810165818.3A CN200810165818A CN101399116B CN 101399116 B CN101399116 B CN 101399116B CN 200810165818 A CN200810165818 A CN 200810165818A CN 101399116 B CN101399116 B CN 101399116B
Authority
CN
China
Prior art keywords
electrode
hole
base material
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810165818.3A
Other languages
English (en)
Other versions
CN101399116A (zh
Inventor
增田秀俊
入枝泰成
黑泽胜
水野高太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN101399116A publication Critical patent/CN101399116A/zh
Application granted granted Critical
Publication of CN101399116B publication Critical patent/CN101399116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种小型且能提高电容密度、提高电极金属和电介质材料的选择性、简化制造工程的电容器及其制造方法。电容器元件(12)由以下部分构成：一对导电体层(14)、(16)；多个第1电极(20)和第2电极(24)；绝缘所述电极和导电体层的绝缘帽(22)、(26)。通过2个阶段对金属基材进行阳极氧化处理，可以不规则地配置用于填充所述第1电极(20)的孔和用于填充第2电极(24)的孔。通过使所述第1电极(20)和第2电极(24)大致成柱状，可以增大决定电容的面积，实现电容器(10)的高电容化。此外，能够增加电极材料的选择性，同时简化制造工序。

Description

电容器及其制造方法
技术领域
本发明涉及一种电容器及其制造方法。更具体而言，本发明涉及一种电容器的电容密度提高、构成电容器的电介质材料及电极金属的选择性提高、电容器的制造过程简化的电容器及其制造方法。
背景技术
作为目前广泛使用的电容器，已知有A1电解电容器或层合陶瓷电容器。因为A1电解电容器使用电解液，所以存在必须考虑防止漏液的结构等难题。另外，层合陶瓷电容器必须进行烧成，存在必须考虑到电极与电介质间的热收缩差异引起的变形等而进行设计等难题。作为实现小型且大电容的电容器的技术，例如有下述专利文献1中公开的晶界绝缘型半导体陶瓷电容器、以及专利文献2中公开的电容器结构体及其制造方法。
上述专利文献1中公开了一种晶界绝缘型半导体陶瓷电容器，所述晶界绝缘型半导体陶瓷电容器由以下部分构成：具有伸向对置端面的多个通孔的半导体晶界绝缘型电介质陶瓷、分别设置在此电介质陶瓷的所述对置端面的外部连接用电极、和插入所述电介质陶瓷各通孔中的由高熔点金属构成的电容用电极体。此电容用电极体的相邻电容用电极体分别与不同的所述外部连接用电极导通连接。
另外，所述专利文献2中公开了一种获得电容器结构体的方法。所述方法形成第1电极、电介质薄膜和第2电极，所述第1电极是将基板经过阳极氧化得到的多孔基板用作掩模，进行薄膜形成处理，在电容器用基板的表面规则地形成多个柱状体而得到的；所述电介质薄膜形成在所述第1电极的表面，覆盖所述柱状体的外侧；所述第2电极形成在所述电介质薄膜的表面，覆盖所述柱状体的外侧。
然而，上述背景技术中存在以下问题。首先，上述专利文献1所述的技术涉及下述结构，即，使用具有多个通孔的半导体晶界绝缘型电介质陶瓷作为电介质层，向所述各通孔中选择性地插入电容用电极体。但由于难以进行微细加工，所以存在难以通过增加面积实现大电容化的问题。另外，上述专利文献2所述的技术由于电极材料附着在用作掩模的多孔基板上、或该多孔基板本身因蚀刻导致孔扩大等，因此，难以得到均匀的剖面形状及所期望长度的柱状体。此外，所述柱状体变长时，在之后形成的电介质薄膜易产生膜厚不均，因此，存在难以通过增高柱状体来实现大电容化的问题。
[专利文献1]特公昭61-29133号公报
[专利文献2]特开2003-249417公报
发明内容
本发明着眼于以上课题，其目的在于提供一种小型且能够提高电容密度、提高电极金属及电介质材料的选择性、简化制造过程的电容器及其制造方法。
为了实现上述目的，本发明的第1技术手段涉及一种电容器，所述电容器具有以下部分：以规定的间隔对置的一对导电体层；设置在该一对导电体层间的电介质层；第1电极，所述第1电极配设在以与所述一对导电体层大致垂直的方向贯穿所述电介质层的多个孔中的一部分孔内，一端与一侧导电体层导通，另一端与另一侧导电体层绝缘；第2电极，所述第2电极配设在所述多个孔中剩余的孔内，一端与所述另一侧导电体层导通，另一端与所述的一侧导电体层绝缘；并且所述第1电极与第2电极被不规则地配置，由此可以实现上述本发明的目的。
本发明如上所述在贯穿电介质层的厚度方向的孔内设置电极，将第1电极(例如正极)与第2电极(例如负极)不规则地配置于电介质表面和背面的导电体层，因此可以增加决定电容的面积，实现高电容化。
作为主要方案之一，所述电介质层为阀金属的氧化物、复合氧化物、树脂中的任意一种。其它方案为通过设置在所述第1及第2电极中的至少任意一个电极的前端与所述导电体层间的间隙，绝缘所述电极和导电体层间。进而，通过设置在所述第1及第2电极中的至少任意一个电极的前端与所述导电体层间的绝缘体，绝缘所述电极和导电体层。其它方案为所述绝缘体为金属氧化物、树脂、SiO2中的任意一种。
本发明的第2技术手段涉及一种以由金属基材经过阳极氧化而得到的氧化物基材作为电介质层的电容器的制造方法，包括以下工序，
工序1：对金属基材施加电压进行阳极氧化，在所述氧化物基材的厚度方向上形成多个用于填充电极材料的具有规定深度的第1孔，所述第1孔开口在氧化物基材的一侧主面；工序2：利用大于所述工序1的外加电压将所述金属基材阳极氧化，形成多个第2孔，所述第2孔的间距大于所述第1孔且与所述第1孔的一部分的前端不规则地连接；工序3：将所述第2孔的前端在所述氧化物基材的另一侧主面侧开口；工序4：在所述氧化物基材的一侧主面整体上形成导电性的种子层；工序5：在连接于所述第2孔的第1孔中埋入导电体，在所述种子层上形成不到达所述第1孔前端的第1电极；工序6：除去所述种子层，同时以与所述第2孔相当的厚度切除所述氧化物基材的另一侧主面侧，将未形成所述第1电极的第1孔的端部开口；工序7：在所述氧化物基材的另一侧主面整体上形成与所述第1电极绝缘的导电体层；工序8：将所述导电体层作为种子，在未形成所述第1电极的第1孔中埋入导电体，以使导电体不到达所述氧化物基材的一侧主面，形成第2电极；工序9：在所述氧化物基材的一侧主面上形成与所述第1电极的端部连接且与所述第2电极绝缘的另一导电体层。
本发明由于如上所述预先形成电介质的结构体，之后在空隙部(孔)内填充电极材料，因此可以得到增加电极金属种类的选择性，同时可简化制造过程的效果。
作为主要方案之一，包括下述工序中的至少一个：在所述工序5中形成的第1电极上设置用于填补与所述氧化物基材的另一侧主面的阶差的绝缘体的工序；在所述工序8中形成的第2电极上设置用于填补与所述氧化物基材的一侧主面的阶差的绝缘体的工序。
本发明的第3技术手段涉及一种电容器的制造方法，通过该方法可以实现上述目的，所述制造方法包括以下工序：
工序1：对金属基材施加电压进行阳极氧化，在所述氧化物基材的厚度方向上形成多个用于填充电极材料的具有规定深度的第1孔，所述第1孔开口在氧化物基材的一侧主面；工序2：利用大于所述工序1的外加电压将所述金属基材阳极氧化，形成多个第2孔，所述第2孔的间距大于所述第1孔，并且与所述第1孔的一部分的前端不规则地连接；工序3：将所述第2孔的前端在所述氧化物基材的另一侧主面侧开口；工序4：在所述氧化物基材的一侧主面整体上形成导电性的种子层；工序5：在与所述第2孔连接的第1孔中埋入导电体至中途，在所述种子层上形成第1电极的一部分；工序6：以与所述第2孔相当的厚度切除所述氧化物基材的另一侧主面侧，将全部第1孔的端部开口；工序7：在全部所述多个第1孔的内侧埋入导电体，在所述种子层上形成到达在所述工程6中切除的氧化物基材的另一侧端面的第1电极、和不到达所述切除的端面的第2电极；工序8：除去所述氧化物基材；工序9：在由所述工序8在所述第1电极和第2电极间产生的空隙部中，以露出所述第1电极的端面且覆盖所述第2电极的端面的方式，填充高介电常数材料，形成电介质层；工序10：在与所述种子层对置的电介质层的主面上形成与所述第1电极的端面连接的导电体层，同时除去所述种子层；工序11：在除去所述种子层的电介质层的主面上，以规定厚度切除所述第1电极的端面，在该第1电极的端面与所述电介质层的主面间形成阶差；工序12：在除去所述种子层的电介质层的主面上，形成与所述第2电极的端面相连接且与所述第1电极的端面绝缘的另一导电体层。
根据本发明，由于如上所述，以由金属的阳极氧化物构成并且形成了多个孔的氧化物基材的结构体作为模板(template)，将其结构转印至任意的电介质材料，并在电介质中的多个孔内设置电极，将第1电极(例如正极)与第2电极(例如负极)不规则地配置于电介质表面及背面的导电体层，因此可以增大决定电容的面积，实现高电容化。此外，由于之后在经过阳极氧化形成的氧化物基材的结构体的空隙部填充电极材料，所以可以得到增加电极金属种类的选择范围并且可简化制造过程的效果。进而，由于除去所述氧化物基材、在其空隙部中填充任意的电介质材料，所以能够提高电介质材料的选择性并根据用途改变电介质材料。
作为主要方案之一，所述高介电常数材料为阀金属的氧化物、复合氧化物、树脂中的任意一种。其它方案为，所述高介电常数材料为阀金属的氧化物时，利用与除去的氧化物基材相比介电常数高的氧化物。进而其它方案包括在所述工序11中形成的阶差上设置覆盖所述第1电极的端面的绝缘体的工序。进而其它方案为，以金属氧化物、树脂、SiO2中的任意一种作为所述绝缘体。
本发明的其它技术手段为根据权利要求6～12中任一项所述的制造方法所形成的电容器。通过以下的详细说明及附图，明确本发明的上述及其它目的、特征及优点。
[附图说明]
[图1]为表示本发明的实施例1的图，(A)为电容器元件的外观侧视图，(B)为沿#A-#A线切断所述(A)，沿箭头方向观察到的剖面图，(C)为本实施例的电容器的剖面图，是沿#B-#B线切断所述(A)，沿箭头方向观察到的剖面图。
[图2]表示所述实施例1的制造工序的一例。
[图3]表示所述实施例1的制造工序的一例。
[图4]表示所述实施例1的制造工序的一例。
[图5]为观察在所述实施例1的电容器元件的制造过程中的二维剖面得到的SEM像。
[图6]为本发明的实施例2的电容器元件的外观侧视图。
[图7]表示所述实施例2的制造工序的一例。
[图8]表示所述实施例2的制造工序的一例。
[符号说明]
10：电容器
12：电容器元件
14、16：导电体层
18：电介质层
18A：表面
18B：背面
20：第1电极
20A、20B、24A、24B：端部
22、26：绝缘帽
24：第2电极
30：绝缘膜
32、34：连接盘
36、38：引出部
50：金属基材
50A：表面
52：坑(pit)
53：氧化物基材
53A：表面
53B：背面
54：第1孔
54A、54B：端部
56：第2孔
58：种子层
60、62、64：间隙
66：空隙
68：阶差
100：电容器元件
102、104：导电体层
106：电介质层
106A：表面
106B：背面
108：第1电极
108A、108B、112A、112B：端部
110：绝缘帽
112：第2电极
具体实施方式
以下，基于实施例详细说明用于实施本发明的最佳方案。
[实施例1]
首先，参照图1～图5说明本发明的实施例1。图1(A)为本实施例的电容器元件的外观侧视图，图1(B)为将所述(A)沿着#A-#A线切断，沿箭头方向观察到的剖面图，图1(C)为本实施例的电容器的剖面，是将所述(A)沿着#B-#B线切断，沿箭头方向观察到的剖面图。图2～图4表示本实施例的制造工序的一例，图5为观察在制造所述电容器元件过程中的二维截面得到的SEM像。
如图1所示，本实施例的电容器10是以电容器元件12为中心构成的。所述电容器元件12由以下部分构成：以规定间隔对置的一对导电体层14、16；夹在该导电体层14、16间的电介质层18；多个第1电极20和第2电极24。所述第1电极20和第2电极24与所述导电体层14、16大致垂直，纵横比大，即纵横比变高。所述第1电极20的一侧端部20A连接于导电体层14，另一侧端部20B通过绝缘帽22与导电体层16绝缘。此外，第2电极24的一侧端部24B连接于导电体层16，另一侧端部24A通过绝缘帽26与导电体层14绝缘。如图1(B)所示，将上述第1电极20与第2电极24分别不规则地配置。
作为形成所述电介质层18的材料，可以使用阀金属(Al、Ta、Nb、Ti、Zr、Hf、Zn、W、Sb等)的氧化物。作为所述导电体层14、16，可以使用所有金属(Cu、Ni、Cr、Ag、Au、Pd、Fe、Sn、Pb、Pt、Ir、Rh、Ru、Al等)。另外，作为第1电极20及第2电极24，例如可以使用所有可电镀的金属(Cu、Ni、Co、Cr、Ag、Au、Pd、Fe、Sn、Pb、Pt等)或它们的合金等。作为所述绝缘帽22及26，例如可以使用阀金属(Al、Ta、Nb、Ti、Zr、Hf、Zn、W、Sb等)的氧化物或电沉积TiO2，还可以使用电沉积树脂(例如聚酰亚胺，环氧树脂，丙烯酸树脂等)、SiO2。
此外，给出所述电容器元件12各部分尺寸的一例，导电体层14及导电体层16的间隔(电介质层18的厚度)为数百nm～数百μm，导电体层14及16的厚度为数十nm～数μm。此外，第1电极20和第2电极24的直径为数十nm～数百nm，长度为数百nm～数百μm，相邻电极的间隔为数十nm～数百nm左右。此外，所述绝缘帽22、26的厚度为数十nm～数十μm左右。
如图1(C)所示，具有上述结构的电容器元件12整体被绝缘膜30(外装保护材料)被覆，从设置在该绝缘膜30的规定位置的开口通过连接盘32、34与导线等的引出部36、38连接。需要说明的是，作为所述绝缘膜30，例如可以使用SiO2、SiN、树脂、金属氧化物等，其厚度为数十nm～数十μm左右。
接下来，参照图2～图4，说明本实施例的电容器10的制造方法。首先，如图2(A)所示，准备由上述阀金属构成的金属基材50，如图2(B)所示，在该金属基材50的表面50A上按照六方最密装填排列(hexagonal closest packed arrangement)形成作为阳极氧化基点的坑52。然后，通过施加电压进行阳极氧化处理，如图2(C)所示，在金属基材50的厚度方向上形成所期望深度(或长度)的第1孔54。接着利用比形成所述第1孔54时更大的外加电压进行阳极氧化处理，形成如图2(D)所示的第2孔56，得到由氧化物基材53构成的电介质层18。因为由阳极氧化所产生的孔的间距(pitch)(孔间的间隔)与电压成比例，所以经过大电压处理所得的第2孔56的间距变大，与前面工序中形成的第1孔54中的一部分孔不规则地连接。
所述阳极氧化处理的条件为，图2(C)所示的第1阶段阳极氧化的外加电压设为数V～数百V、处理时间设为数分钟～数日。图2(D)所示的第2阶段的阳极氧化中，电压值设为第1阶段的数倍、处理时间设为数分钟～数十分钟。例如可以通过将第1阶段的外加电压设为40V来得到直径约为100nm的第1孔54，通过将第2阶段的外加电压设为80V，可以得到直径约为200nm的第2孔56。可以通过将第2阶段的电压值设置在上述范围内，使连接于第2孔56的第1孔54、和没有与第2孔连接的第1孔54的数量大致相等。由此，因为在连接于所述第2孔56的第1孔54内侧所形成的第1电极20、和在没有与所述第2孔56连接的第1孔54内侧所形成的第2电极24的比例相同，所以能够有效地得到电容。此外，可以通过将上述第2阶段的处理时间设置在上述范围内，来充分完成孔的间距(pitch)的改变，同时能够减小在第2阶段所形成的氧化物基材的厚度。由于该第2阶段所形成的氧化物基材在后续工序中被除去，所以优选尽量薄。
接下来，从所述图2(D)所示的状态除去金属基材50的底层金属(base metal)部分，同时如图2(E)中的虚线所示，以规定的厚度除去电介质层18，如图2(F)所示，使第2孔56的闭合端部在电介质层18的背面18B开口。然后，如图2(G)所示，通过PVD等适宜的方法，在电介质层表面18A上形成由导电体构成的种子层58。接下来，如图3(A)所示，将所述种子层58作为种子，在与所述第2孔56连接的第1孔54的内侧埋入镀覆导体，形成第1电极20。此时，由于没有与所述第2孔56连接的第1孔54的端部闭合，所以没有埋入所述镀覆导体。需要说明的是，所述镀覆导体被埋入到第1电极20的端部20B不到达所述第2孔56，并形成适度的间隙60的位置。然后，在所述间隙60中，如图3(B)所述，通过阳极氧化、电沉积氧化物、电沉积树脂等方法形成绝缘帽22。
图5表示在所述图3(A)所示工序之后观察二维截面得到的SEM像。图中，白色部分表示埋入了镀覆导体(Ni等)的第1孔54，黑色部分表示未埋入镀覆导体的第1孔54，灰色部分表示电介质层18(或氧化物基材53)。如图5所示可知，埋入了镀覆导体的孔54和未埋入镀覆导体的孔54不偏斜且不规则地被配置。
接下来，如图3(C)所示，除去上述种子层58，并且如该图中的虚线所示，通过以与第2孔56相当的厚度切除电介质层背面18B，由此如图3(D)所示，使未形成所述第1电极20的第1孔54的端部54B开口。之后，如图3(E)所示，通过PVD等适当的方法在所述电介质背面18B上形成导电体层16，将该导电体层16作为种子，如图4(A)所述，在未形成所述第1电极20的第1孔54内侧埋入镀覆导体，形成第2电极24。此时，所述镀覆导体被埋入至第2电极24的端部24A与电介质层表面18A之间形成规定间隙62的位置。然后，如图4(B)所示，通过阳极氧化、电沉积氧化物、电沉积树脂等方法，在所述间隙62内形成绝缘帽26。之后，如图4(C)所示，通过在电介质层表面18A上形成导电体层14，得到第1电极20与导电体层14导通、第2电极24与导电体层16导通的电容器元件12。
如上所述，实施例1具有下述效果。
(1)由于使第1电极20和第2电极24大致成柱状，并增加导电体的对置面积，所以能够实现高电容化。
(2)由于将第1电极20和第2电极24不规则地进行配置，所以容易制造。例如，将所述第1电极20和第2电极24中的任意一个配置于形成蜂窝状结构的六边形的顶点、另一电极配置于所述六边形的中心时，即使想要将用于填充所述电极的孔延长，也由于孔的伸长差异消失而难以制造。但是，在本实施例中，可以通过应用上述2阶段的阳极氧化处理来延长柱状电极。
(3)由于在不规则地配置电极时使用绝缘帽22、26，所以也可以利用第1电极20的端部20B和第2电极24的端部24A的面积来提高电容器10的电容。
(4)由于在由氧化物基材53构成的电介质层18中形成第1孔54后在所述第1孔54中填充第1电极20和第2电极24，所以能够增加电极材料的选择性，并且简化制造过程。
实施例2
接下来，参照图6～图8说明本发明的实施例2。图6为本实施例的电容器元件的外观侧视图，图7和图8表示本实施例的制造工序的一例。需要说明的是，与所述实施例1相同或相对应的构成要素使用相同的符号。如图6所示，本实施例的电容器元件100的结构如下：在对置的一对导电体层102、104间，设置由高介电常数材料构成的电介质层106，在形成于该电介质层106中的多个孔中设置第1电极108和第2电极112。
所述第1电极108和第2电极112与所述实施例1同样地为不规则的配置。此外，在所述第1电极108的一侧端部108A与导电体层102间形成绝缘帽110，在所述第2电极112的一侧端部112B与导电体层104间存在所述电介质层106。由此，通过所述绝缘帽110和电介质层106来实现第1电极108、第2电极112与导电体层102、104的绝缘，从而不规则地配置电极。本实施例的电容器元件100与所述实施例1同样地根据需要利用图中未表示的绝缘膜(外装保护材料)被覆外侧。需要说明的是，构成电容器元件100的各部分的尺寸，与实施例1相同。
形成所述导电体层102以及104、第1电极108、第2电极112、绝缘膜的材料，可以使用与所述实施例1同样的材料。此外，作为形成所述电介质层106的高介电常数材料，可以使用阀金属(Al、Ta、Nb、Ti、Zr、Hf、Zn、W、Sb等)的氧化物(例如Ta2O5(25)、TiO2(80)、Nb2O5(60)、ZrO2(27)、HfO2(25)等：括号内为介电常数)、或复合氧化物(例如BaxSr1-x)TiO3(300～1200)、SrTiO3(300)等)或树脂。作为绝缘帽110，例如可以使用金属氧化物、电沉积树脂(例如聚酰亚胺、环氧树脂、丙烯酸树脂等)或SiO2。作为所述金属氧化物，具体而言，包括阀金属(Al、Ta、Nb、Ti、Zr、Hf、Zn、W、Sb等)的氧化物或电沉积TiO2，此外，还包括具有ABO3结构的复合氧化物。需要说明的是，也可以利用与所述电介质层106相同的材料来形成所述绝缘帽110。
接下来，参照图7及图8说明本实施例的制造方法。需要说明的是，直至经2阶段进行金属基材的阳极氧化处理，使第2孔56在氧化物基材53的背面53B开口，在基材表面53A上形成种子层58的工序，与上述实施例1相同。图7表示以后的工序。上述图2(A)～(G)工序以后，如图7(A)所示，以在氧化物基材53的表面53A上设置的种子层58作为种子，用镀覆导体填埋与第2孔56连接的第1孔54的内侧至中途，形成第1电极108的一部分。形成所述第1电极108的一部分以后，暂时停止埋入导体，如图7(A)中虚线所示，以与第2孔56相当的厚度切除氧化物基材背面53B，如图7(B)所示，将闭合的第1孔54的端部54B开口。
之后，继续通过以所述种子层58作为种子进行电镀，在全部第1孔54中同时埋入镀覆导体，如图7(C)所示，形成第1电极108和第2电极112。埋入镀覆导体至第1电极108的一侧端部108B到达氧化物基材背面53B。需要说明的是，由于利用上述工序先形成了一部分所述第1电极108，所以在第1电极108和第2电极112间产生了长度差异。即，只须在所述第1电极108的端部108B到达氧化物基材背面53B时停止埋入导体，即可使第2电极112的端部112B处于不到达氧化物基材背面53B的状态，形成间隙64。
接下来，如图7(D)所示，在保留所述第1电极108和第2电极112的状态下，除去氧化物基材53，在其空隙66中，如图7(E)所示，填充高介电常数材料形成电介质层106。例如可以通过蚀刻除去氧化物基材53。如果在氧化物基材53为Al2O3、形成第1电极108和第2电极112的电极材料为Ni时，用NaOH溶液进行处理，则可以只除去Al2O3。此外，例如可以通过CVD或溶胶-凝胶法等填充高介电常数材料。以覆盖所述第2电极112的端部112B、露出所述第1电极108的端部108B的方式填充所述高介电常数材料。接下来，如图8(A)所示，除去所述种子层58，并且如图8(B)所示，在与所述种子层58对置的一侧电介质层背面106B上形成导电体层104。该导电体层104与所述第1电极108的端部108B连接，但由于存在所述电介质层106，所述导电体层104处于与所述第2电极112的端部112B绝缘的状态。
然后，将所述导电体层106作为供电层进行电解蚀刻，如图8(C)所示，选择性地对所述第1电极108的另一侧端部108A进行蚀刻，在该端部108A和电介质层表面106A间形成阶差68。之后，在所述阶差68内，如图8(D)所示，通过阳极氧化、电沉积氧化物、电沉积树脂等方法形成绝缘帽110以后，在其表面如图8(E)所示，通过PVD等适当的方法，形成表面侧的导电体层102。该导电体层102与所述第2电极112的端部112A连接，但是由于所述绝缘帽110的存在，所述导电体层102处于与所述第1电极108的端部108A绝缘的状态。
如上所述，所述实施例2除了具有与所述实施例1同样的效果之外，还具有下述效果。
(1)由于利用高介电常数材料形成电介质层106，所以可以实现高电容化。例如，氧化物基材53为介电常数10左右的Al2O3时，将该氧化物基材53直接用作电容材料时，电容器的电容决定于Al2O3，但是在本实施例中，由于改填介电常数比所述氧化物基材53高的材料，所以可以形成超过用作模板的氧化物基材53的介电常数的电容器。
(2)由于形成所述第1电极108和第2电极112以后除去所述氧化物基材53，在其空隙66内填充高介电常数材料，所以可以增加电介质层106的材料选择性，并根据用途改变电介质材料。
需要说明的是，本发明不限定于上述实施例，在不偏离本发明宗旨的范围内可以进行多种改变。例如，也包括以下情况。
(1)所述实施例中给出的形状、尺寸只是一个例子，可以根据需要适当改变。
(2)在材料方面也同样可以使用公知的各种材料。例如，在所述实施例1中，作为用于形成电介质层18的金属基材的具体例列举了铝，但只要是可以阳极氧化的金属即可，可以使用公知的各种金属。
(3)所述实施例1给出的电极引出结构也只是一个例子，可以适当地改变设计使其发挥相同的效果。
(4)所述实施例给出的制造工序也只是一个例子，可以适当地改变使其发挥相同的效果。例如，先形成表面电极和背面电极中的任意一个也只是一个例子，可以根据需要适当改变。
(5)在所述实施例1中，利用绝缘帽22、26实现绝缘，但这也只是一个例子，也可以在图3(A)所示工序以后省略图3(B)所示工序，直接进行图3(C)～(E)所示工序，设置导电体层16，由此将所述图3(A)的工序中形成的间隙60用作气隙(air gap)，实现导电体层16和第1电极20的绝缘。对于实施例2，第2电极24和导电体层14的绝缘也可以同样地利用气隙(air gap)进行绝缘，不规则地配制电极。
此外，在上述实施例中，通过阳极氧化、电沉积氧化物、电沉积树脂形成绝缘帽22、26、110，但这也只是一个例子，可以适当改变使其发挥相同的效果。例如，也可以在上述图3(A)所示工序以后，通过在间隙60底部露出的第1电极20电沉积SiO2，或者，在电极端部20B上暂时电沉积Sn-Pd之类的催化剂金属，也可将其作为种利用非电解使SiO2析出。另外，可以涂布树脂以填埋所述间隙60，通过蚀刻或研磨仅将表面的树脂除去，由此使树脂残留在所述间隙60内。进而，也可以使绝缘体成膜来填埋所述间隙60，采用蚀刻或研磨仅将表面的绝缘体除去，由此使绝缘体残留在所述间隙60内。对于实施例2，另一侧的绝缘帽26也同样。
产业上的可利用性
根据本发明，(1)在电介质层的厚度方向上贯穿的孔内设置电极，在电介质表面和背面的导电体层内不规则地设置第1电极(例如正极)和第2电极(例如负极)，或者，(2)以由金属的阳极氧化物构成的具有多个孔的氧化物基材的结构体作为模板，将其结构转印至任意的电介质材料，在电介质中的多个孔内设置电极，在电介质表面和背面的导电体层上不规则地设置第1电极(例如正极)和第2电极(例如负极)，所以可以适用于电容器的用途。

Claims (14)

1.一种电容器，其特征在于，具有以下部分，
以规定的间隔对置的一对导电体层，
在所述一对导电体层间设置的电介质层，
第1电极，被配设在以与所述一对导电体层大致垂直的方向贯穿所述电介质层的多个孔中的一部分孔内，一端与一侧导电体层导通，另一端与另一侧导电体层绝缘，
第2电极，被配设在所述多个孔中剩余的孔内，一端与所述另一侧导电体层导通，另一端与所述一侧导电体层绝缘，
并且所述第1电极与第2电极被不规则地配置。
2.如权利要求1所述的电容器，其特征在于，
所述电介质层为阀金属的氧化物、复合氧化物、树脂中的任意一种。
3.如权利要求1或2中所述的电容器，其特征在于，
通过在所述第1及第2电极中至少任意一个的前端与所述导电体层间设置的间隙，将所述电极和导电体层间绝缘。
4.如权利要求1或2中所述的电容器，其特征在于，
通过在所述第1及第2电极中至少任意一个的前端与所述导电体层间设置的绝缘体，将所述电极和导电体层间绝缘。
5.如权利要求4中所述的电容器，其特征在于，
所述绝缘体为金属氧化物、树脂、SiO：中的任意一种。
6.一种电容器的制造方法，是以将金属基材阳极氧化而得到的氧化物基材作为电介质层的电容器的制造方法，其特征在于，包括以下工序，
工序1：对金属基材施加电压进行阳极氧化，在所述氧化物基材的厚度方向上形成多个用于填充电极材料的具有规定深度的第1孔，所述第1孔口开在氧化物基材的一侧主面；
工序2：利用大于所述工序1的外加电压将所述金属基材阳极氧化，形成多个第2孔，所述第2孔的间距大于所述第1孔，并且不规则地与所述第1孔的一部分的前端连接；
工序3：将所述第2孔的前端在所述氧化物基材的另一侧主面侧开口；
工序4：在所述氧化物基材的一侧主面整体上形成导电性的种子层；
工序5：在与所述第2孔连接的第1孔中埋入导电体，在所述种子层上形成不到达所述第1孔前端的第1电极：
工序6：除去所达种子层的同时以与所述第2孔相当的厚度切除所述氧化物基材的另一侧主面侧，将未形成所述第1电极的第1孔的端部开口；
工序7：在所述氧化物基材的另一侧主面整体上形成与所述第1电极绝缘的导电体层；
工序8：将所述导电体层作为种子，在未形成所述第1电极的第1孔中埋入导电体，以使导电体不到达所述氧化物基材的一侧主面，形成第2电极；
工序9：在所述氧化物基材的一侧主面上形成与所述第1电极的端部连接且与所述第2电极绝缘的另一导电体层。
7.如权利要求6所述的电容器的制造方法，其特征在于，包括下述工序中的至少任一个，
在所述工序5中形成的第1电极上设置填补与所述氧化物基材的另一侧主面的阶差的绝缘体的工序，
在所述工序8中形成的第2电极上设置填补与所述氧化物基材的一侧主面的阶差的绝缘体的工序。
8.如权利要求7所述的电容器的制造方法，其特征在于，
所述绝缘体为金属氧化物、树脂、SiO2中的任意一种。
9.一种电容器的制造方法，其特征在于，包括以下工序，
工序1：对金属基材施加电压进行阳极氧化，在所述氧化物基材的厚度方向上形成多个用于填充电极材料的具有规定深度的第1孔，所述第1孔开口在氧化物基材的一侧主面：
工序2：利用大于所述工序1的外加电压将所述金属基材阳极氧化，形成多个第2孔，所述第2孔的间距大于所述第1孔，并且与所述第1孔的一部分的前端不规则地连接：
工序3：将所述第2孔的前端在所述氧化物基材的另一侧主面侧开口；
工序4：在所述氧化物基材的一侧主面整体上形成导电性的种子层；
工序5：与所述第2孔连接的第1孔中埋入导电体至中途，在所述种子层上形成第1电极的一部分；
工序6：以与所述第2孔相当的厚度切除所述氧化物基材的另一侧主面侧，将全部第1孔的端部开口；
工序7：在全部所述多个第1孔的内侧埋入导电体，在所述种子层上形成到达在所述工序6中切除的氧化物基材的另一侧端面的第1电极、和不到达所述切除的端面的第2电极：
工序8：除去所述氧化物基材；
工序9：在由所述工序8在所述第1电极和第2电极间形成的空隙部中以所述第1电极的端面露出且覆盖所述第2电极的端面的方式填充高介电常数材料，形成电介质层；
工序10：在与所述种子层对置的电介质层主面上形成与所述第1电极的端面连接的导电体层，同时除去所述种子层；
工序11：在除去所述种子层的电介质层的主面上，以规定厚度切除所述第1电极的端面，在该第1电极的端面与所述电介质层的主面间形成阶差；
工序12：在除去所述种子层的电介质层的主面上，形成与所述第2电极的端面相连接且与所述第1电极的端面绝缘的另一导电体层。
10.如权利要求9所述的电容器的制造方法，其特征在于，
所述高介电常数材料为阀金属的氧化物、复合氧化物、树脂中的任意一种。
11.如权利要求10所述的电容器的制造方法，其特征在于，
所述高介电常数材料为阀金属的氧化物时，利用介电常数比除去的氧化物基材高的氧化物。
12.如权利要求9～11中任一项所述的电容器的制造方法，其特征在于，
包括在所述工序11中形成的阶差上设置覆盖所述第1电极端面的绝缘体的工序。
13.如权利要求12所述的电容器的制造方法，其特征在于，
所述绝缘体为金属氧化物、树脂、SiO2中的任意一种。
14.一种电容器，其特征在于，
是通过权利要求6或9所述的制造方法而形成的。
CN200810165818.3A 2007-09-27 2008-09-23 电容器及其制造方法 Active CN101399116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007252782A JP4493686B2 (ja) 2007-09-27 2007-09-27 コンデンサ及びその製造方法
JP2007252782 2007-09-27
JP2007-252782 2007-09-27

Publications (2)

Publication Number Publication Date
CN101399116A CN101399116A (zh) 2009-04-01
CN101399116B true CN101399116B (zh) 2011-10-26

Family

ID=40508017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810165818.3A Active CN101399116B (zh) 2007-09-27 2008-09-23 电容器及其制造方法

Country Status (3)

Country Link
US (2) US8023249B2 (zh)
JP (1) JP4493686B2 (zh)
CN (1) CN101399116B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493686B2 (ja) * 2007-09-27 2010-06-30 太陽誘電株式会社 コンデンサ及びその製造方法
JP5460155B2 (ja) * 2009-07-14 2014-04-02 新光電気工業株式会社 キャパシタ及び配線基板
JP5432002B2 (ja) 2010-02-25 2014-03-05 太陽誘電株式会社 コンデンサ及びその製造方法
KR101626954B1 (ko) * 2010-03-29 2016-06-03 삼성전자주식회사 반도체 장치의 캐패시터 제조 방법 및 이에 따라 제조된 반도체 장치의 캐패시터
JP5665617B2 (ja) 2011-03-17 2015-02-04 太陽誘電株式会社 コンデンサ構成用ユニット及びコンデンサ
JP5665618B2 (ja) 2011-03-17 2015-02-04 太陽誘電株式会社 コンデンサ構成用ユニット及びコンデンサ
CN102420209A (zh) * 2011-06-17 2012-04-18 上海华力微电子有限公司 一种提高电容密度的结构及方法
JP5904765B2 (ja) * 2011-11-10 2016-04-20 太陽誘電株式会社 コンデンサ及びその製造方法
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
US9250148B2 (en) 2012-03-22 2016-02-02 California Institute Of Technology Multi-directional environmental sensors
EP2828870A4 (en) * 2012-03-22 2016-03-30 California Inst Of Techn MICRO AND NANOSCALIC CAPACITORS FOR THE FORMATION OF AN ARRAY OF CONDUCTIVE ELEMENTS WITH EXTENDED BODIES
JP2013201318A (ja) 2012-03-26 2013-10-03 Taiyo Yuden Co Ltd ポーラスコンデンサ
JP5931594B2 (ja) 2012-06-07 2016-06-08 太陽誘電株式会社 コンデンサ
JP2013254847A (ja) 2012-06-07 2013-12-19 Taiyo Yuden Co Ltd コンデンサ
JP2013258363A (ja) * 2012-06-14 2013-12-26 Taiyo Yuden Co Ltd コンデンサ、構造体及びコンデンサの製造方法
US20150140487A1 (en) * 2012-06-27 2015-05-21 Canon Kabushiki Kaisha Yellow toner
JP2014011419A (ja) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd コンデンサ
JP6043548B2 (ja) 2012-08-31 2016-12-14 太陽誘電株式会社 コンデンサ
JP5750092B2 (ja) * 2012-12-05 2015-07-15 太陽誘電株式会社 コンデンサ
JP2014154703A (ja) * 2013-02-08 2014-08-25 Taiyo Yuden Co Ltd コンデンサ及びコンデンサの製造方法
KR102247506B1 (ko) 2013-06-10 2021-04-30 캘리포니아 인스티튜트 오브 테크놀로지 고온 내성 슈퍼커패시터들을 구현하기 위한 시스템 및 방법
EP2819049B1 (en) * 2013-06-27 2015-11-18 Nxp B.V. Device with capacitive security shield
JP6218558B2 (ja) 2013-10-30 2017-10-25 太陽誘電株式会社 コンデンサ
JP6218660B2 (ja) * 2014-03-28 2017-10-25 太陽誘電株式会社 コンデンサ
JP6343529B2 (ja) * 2014-09-11 2018-06-13 太陽誘電株式会社 電子部品、回路モジュール及び電子機器
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
JP7040206B2 (ja) * 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
CA3122602C (en) * 2019-10-11 2023-04-04 10644137 Canada Inc. Metacapacitors and power-electronic converters for power-electronic systems
CN112071642B (zh) * 2020-08-26 2021-09-17 广东风华高新科技股份有限公司 一种多层陶瓷电容器的制备方法
CN112635195B (zh) * 2020-12-15 2022-07-19 广州天极电子科技有限公司 一种电容器及其制造方法
CN113327771B (zh) * 2021-05-11 2022-08-23 东莞顺络电子有限公司 一种片式导电聚合物电容器封装方法及电容器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476618A (zh) * 2001-09-05 2004-02-18 ά 多联电容器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577127A (en) * 1978-12-06 1980-06-10 Murata Manufacturing Co Grain boundary insulating semiconductor porcelain capacitor
JPH03155110A (ja) 1989-11-13 1991-07-03 Kao Corp 固体電解コンデンサの製造方法
JP2001196263A (ja) * 2000-01-07 2001-07-19 Philips Japan Ltd 多層誘電体貫通型コンデンサ
JP3878439B2 (ja) * 2001-06-27 2007-02-07 シャープ株式会社 多孔質層及びデバイス、並びにその製造方法
JP2003249417A (ja) * 2002-02-25 2003-09-05 Tdk Corp コンデンサ構造体およびその製造方法
US7536787B2 (en) * 2004-03-30 2009-05-26 Ridgewood Industries Llc Wet razor and electric trimmer assembly
US7126741B2 (en) * 2004-08-12 2006-10-24 Hewlett-Packard Development Company, L.P. Light modulator assembly
JP2006068827A (ja) * 2004-08-31 2006-03-16 Kanagawa Acad Of Sci & Technol ナノホールアレーとその製造方法および複合材料とその製造方法
US7289256B2 (en) * 2004-09-27 2007-10-30 Idc, Llc Electrical characterization of interferometric modulators
US7326328B2 (en) * 2005-07-19 2008-02-05 General Electric Company Gated nanorod field emitter structures and associated methods of fabrication
US7279085B2 (en) * 2005-07-19 2007-10-09 General Electric Company Gated nanorod field emitter structures and associated methods of fabrication
US8385046B2 (en) * 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
US7645669B2 (en) * 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
JP4357577B2 (ja) * 2007-06-14 2009-11-04 太陽誘電株式会社 コンデンサ及びその製造方法
US8027145B2 (en) 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
JP4493686B2 (ja) * 2007-09-27 2010-06-30 太陽誘電株式会社 コンデンサ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476618A (zh) * 2001-09-05 2004-02-18 ά 多联电容器

Also Published As

Publication number Publication date
US8023249B2 (en) 2011-09-20
CN101399116A (zh) 2009-04-01
JP2009088034A (ja) 2009-04-23
US20090086404A1 (en) 2009-04-02
JP4493686B2 (ja) 2010-06-30
US8555474B2 (en) 2013-10-15
US20120017408A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
CN101399116B (zh) 电容器及其制造方法
CN101567263B (zh) 电容器及其制造方法
US7903387B2 (en) Capacitor having microstructures
JP5931594B2 (ja) コンデンサ
JP5416840B2 (ja) コンデンサ及びその製造方法
US9230742B2 (en) Capacitor
US11978766B2 (en) Three-dimensional capacitive structures and their manufacturing methods
JP2009054980A (ja) コンデンサ素子及びコンデンサ素子の製造方法
JP2013201318A (ja) ポーラスコンデンサ
US10361018B2 (en) Method for producing a multi-layer component and multi-layer component
CN102222562A (zh) 层叠型电子部件
US10608163B2 (en) Multilayer component having internal electrodes alternatingly connected to external electrodes
US20140226257A1 (en) Capacitor and method of manufacturing capacitor
US6661156B1 (en) Piezoceramic multi-layer structure with regular polygon cross-sectional area
CN115472433A (zh) 具有明确限定的绝缘区域的高密度电容性器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant