CN101383346A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101383346A
CN101383346A CNA200810135598XA CN200810135598A CN101383346A CN 101383346 A CN101383346 A CN 101383346A CN A200810135598X A CNA200810135598X A CN A200810135598XA CN 200810135598 A CN200810135598 A CN 200810135598A CN 101383346 A CN101383346 A CN 101383346A
Authority
CN
China
Prior art keywords
dummy patterns
pattern
device pattern
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810135598XA
Other languages
English (en)
Inventor
金完植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101383346A publication Critical patent/CN101383346A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

一种卓越的半导体器件及其制造方法，该方法减少了在化学机械极化(CMP)或蚀刻中由图样依赖性造成的工艺缺陷。该半导体器件包括：形成在衬底上或中的器件图样；以及形成在器件图样一侧的具有不同纵向截面区域的多个虚拟图样。具有相同平面尺寸但从三维结构的角度来看具有不同纵向截面区域的虚拟图样包括具有第一厚度的第一虚拟图样和具有比第一厚度大的第二厚度的第二虚拟图样。

Description

半导体器件及其制造方法
本申请基于35 U.S.C119要求第10-2007-0090831号(于2007年9月7日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
半导体器件可以具有多层结构，按照该多层结构，每个相应的层通过溅射(sputtering)或化学气相沉积来形成并然后通过光刻(lithography)来图样化。由于半导体器件衬底上和/或上方的图样尺寸和图样密度的不同产生了各种各样的问题，因此，已经开发出将虚拟图样和主图样形成在一起的技术。
发明内容
本发明实施例涉及一种半导体器件以及制造该半导体器件的方法，该半导体器件具有多个虚拟图样，这些虚拟图样有效地降低了在化学机械极化(chemical mechanical polarization)(CMP)或蚀刻中由图样依赖性(patterndependency)造成的工艺缺陷。
本发明实施例涉及一种半导体器件，该半导体器件可以包括以下至少之一：在衬底上和/或上方形成的器件图样；以及形成在器件图样一侧的具有不同纵向截面(longitudinal-sectional)区域的多个虚拟图样。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包括至少以下步骤之一：在衬底上和/或上方形成器件图样；以及然后在器件图样的一侧形成具有不同纵向截面区域的多个虚拟图样。
本发明实施例涉及一种方法，该方法可以包括至少以下步骤之一：在衬底中形成浅沟槽隔离图样；通过在衬底上实施第一蚀刻工艺在浅沟槽隔离图样的一侧以第一深度在衬底中形成第一沟槽；通过在一些第一沟槽上实施第二蚀刻工艺以比第一深度大的第二深度在衬底中形成第二沟槽；通过填充第一沟槽形成具有第一厚度的第一虚拟图样；以及然后通过填充第二沟槽以比第一厚度大的第二厚度形成第二虚拟图样。
附图说明
实例图1至图3示出了根据本发明实施例的制造半导体器件的方法以及半导体器件。
具体实施方式
应该理解的是，当一个元件比如层、区或衬底称作在另一个元件“上/下”时，其可以是直接地在其他元件上/下或者也可以存在插入元件。
如实例图1所示，根据本发明实施例的半导体器件可以包括器件图样100和虚拟图样200。器件图样100形成在衬底50上和/或上方，而具有不同纵向截面区域的多个虚拟图样200形成在器件图样100的一侧。如实例图1和图2所示，虚拟图样200可以具有相同的平面尺寸，或具有不同的平面尺寸。因此，在根据本发明实施例的半导体器件中，尽管虚拟图样具有相同的平面尺寸，但从三维结构的角度来看虚拟图样具有不同的纵向截面区域。从而，在化学机械极化(CMP)或蚀刻中由图样依赖性造成的工艺缺陷提高的影响被减小。
根据本发明实施例，用作主图样的器件图样100可以具有浅沟槽隔离(STI)图样。通过任一隔离方法在衬底50中形成STI图样。虚拟图样200包括以第一厚度在器件图样100的一侧形成的第一虚拟图样210，以及以比第一厚度大的第二厚度形成的第二虚拟图样220。根据本发明实施例，在虚拟图样200的形成过程中，在器件图样100一侧的衬底50中形成具有第一深度的多个第一沟槽T1。然后，在衬底50中形成具有深于第一深度的第二深度的第二沟槽T2。如上文所述，分开形成第一沟槽T1和第二沟槽T2。可选地，在器件图样100一侧的衬底50中形成具有第一深度的多个第一沟槽T1，然后通过附加地蚀刻一些第一沟槽T1来形成具有第二深度的第二沟槽T2。
分开形成第一沟槽T1和第二沟槽T2的上述过程以及通过在一些第一沟槽T1上实施第二蚀刻工艺形成第二沟槽T2的上述过程可以使用感光膜(photosensitiVe film)通过光刻法(photolithography)和蚀刻来实施，因而其详细描述将被省略。
其后，填充第一沟槽T1和第二沟槽T2从而以第一厚度形成第一虚拟图样210和以第二厚度形成第二虚拟图样220。为了展示使用至少两种虚拟图样的效果，尽管使用了具有同一平面尺寸的虚拟图样200，但从三维结构的角度来看虚拟图样200形成具有不同的纵向截面区域。意味着，在器件图样100为STI图样的情形下，如实例图2所示，形成具有浅深度的第一沟槽T1并以格子(lattice)形状相互地形成具有更深深度的第二沟槽T2，以形成虚拟图样。因此，可以调整填充沟槽T1和T2的间隙填充氧化物的表面轮廓(surface profile)。从而，形成完全规则和重复的虚拟图样210和220。从而，在化学机械极化(CMP)或沟槽蚀刻中去除图样依赖性是可能的。
如实例图3所示，根据本发明实施例，与实例图2示出的其中器件图样是STI图样的本发明实施例相反，器件图样300可以是多晶硅(poly)图样，但并不限于此。例如，器件图样300可以是金属图样。通过常规工艺形成多晶硅图样或金属图样。也就是，多晶硅层或金属层通过沉积形成在衬底50上和/或上方且然后被图样化，从而产生器件图样300，也就是，多晶硅图样或金属图样。虚拟图样200包括以相对于衬底50最上表面的第三高度在器件图样300的一侧形成的第三虚拟图样230以及以比第三高度低的第四高度形成的第四虚拟图样240。
根据本发明实施例，在虚拟图样200的形成过程中，在器件图样300一侧的衬底50上和/或上方形成具有第三高度的第三虚拟图样230。然后，在衬底50上和/或上方形成具有比第三高度低的第四高度的第四虚拟图样240。如上所述，分开形成第三虚拟图样230和第四虚拟图样240。
可选地，在虚拟图样200的形成过程中，在器件图样300一侧的衬底50上和/或上方形成多个具有第三高度的第三虚拟图样230。然后，通过附加地蚀刻一些第三虚拟图样230在衬底50上和/或上方形成具有比第三高度低的第四高度的第四虚拟图样240。例如，通过沉积在衬底50上和/或上方形成用于第三虚拟图样230和第四虚拟图样240的材料层，以及然后通过使用普通掩模蚀刻形成第三虚拟图样230和第四虚拟图样240。根据本发明实施例，在实例图1和图3中示出的虚拟图样可以具有相同的平面尺寸或不同的平面尺寸。
为了展示使用至少两种虚拟图样的效果，尽管使用了具有同一尺寸的虚拟图样，但从三维结构的角度来看根据本发明实施例的虚拟图样形成具有不同的纵向截面区域。在其中器件图样300是金属图样或多晶硅图样的情形下，如实例图3所示，虚拟图样200的一些图样230形成达到大高度，而虚拟图样200的剩余物240形成达到小高度。从而，可以调整沉积在虚拟图样230和240的最上表面上和/或上方的金属间电介质(inter metal dielectric)(IMD)的表面轮廓(surface profile)。因此，形成完全规则且重复的虚拟图样230和240。从而，在IMD随后的化学机械极化(CMP)中去除图样依赖性是可能的。
在根据本发明实施例的半导体器件及其制造方法中，尽管使用具有相同平面尺寸的虚拟图样，但从三维结构的角度来看虚拟图样具有不同的纵向截面区域，从而，减少在化学机械极化(CMP)或蚀刻中由图样依赖性造成的工艺缺陷的效果是显著的。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也将是显而易见的。

Claims (20)

1.一种半导体器件，包括:
器件图样，邻近衬底形成；以及
多个虚拟图样，在所述器件图样的一侧形成，所述多个虚拟图样具有不同的纵向截面区域。
2.根据权利要求1所述的半导体器件，其中，所述器件图样包括在所述衬底中形成的浅沟槽隔离图样，而所述多个虚拟图样包括以第一厚度形成在所述器件图样一侧的第一虚拟图样和以比所述第一厚度大的第二厚度形成的第二虚拟图样。
3.根据权利要求1所述的半导体器件，其中，所述器件图样包括形成在所述衬底上的多晶硅图样，而所述多个虚拟图样包括在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度的第一虚拟图样和形成达到比所述第一高度低的第二高度的第二虚拟图样。
4.根据权利要求1所述的半导体器件，其中，所述器件图样包括形成在所述衬底上的金属图样，而所述多个虚拟图样包括在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度的第一虚拟图样和形成达到比所述第一高度低的第二高度的第二虚拟图样。
5.根据权利要求1所述的半导体器件，其中，所述多个虚拟图样具有相同的平面尺寸。
6.根据权利要求1所述的半导体器件，其中，所述多个虚拟图样具有不同的平面尺寸。
7.一种用于制造半导体器件的方法，包括:
形成邻近衬底的器件图样；以及然后
在所述器件图样的一侧形成具有不同纵向截面区域的多个虚拟图样。
8.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底中的浅沟槽隔离图样，而形成所述多个虚拟图样包括:
在所述器件图样的一侧形成具有第一深度的第一沟槽；
形成具有比所述第一深度大的第二深度的第二沟槽；以及然后
通过填充所述第一沟槽以第一厚度形成第一虚拟图样并且通过填充所述第二沟槽以比所述第一厚度大的第二厚度形成第二虚拟图样。
9.根据权利要求8所述的方法，其中，以格子形状相互地布置所述第一虚拟图样和所述第二虚拟图样。
10.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底中的浅沟槽隔离图样，而形成所述多个虚拟图样包括:
通过在所述衬底上实施第一蚀刻工艺来在所述器件图样的一侧形成具有第一深度的第一沟槽；
通过在一些所述第一沟槽上实施第二蚀刻工艺来形成具有比所述第一深度大的第二深度的第二沟槽；以及然后
通过填充所述第一沟槽以第一厚度形成第一虚拟图样并且通过填充所述第二沟槽以比所述第一厚度大的第二厚度形成第二虚拟图样。
11.根据权利要求10所述的方法，其中，以格子形状相互地布置所述第一虚拟图样和所述第二虚拟图样。
12.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底上的多晶硅图样，而形成所述多个虚拟图样包括:
形成第一虚拟图样，所述第一虚拟图样在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后
形成第二虚拟图样，所述第二虚拟图样形成达到比所述第一高度小的第二高度。
13.根据权利要求12所述的方法，其中，以格子形状相互地布置所述第一虚拟图样和所述第二虚拟图样。
14.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底上的多晶硅图样，而形成所述多个虚拟图样包括:
形成第一虚拟图样，所述第一虚拟图样在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后
形成第二虚拟图样，所述第二虚拟图样通过在一些所述第一虚拟图样上实施蚀刻工艺来形成达到比所述第一高度小的第二高度。
15.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底上的金属图样，而形成所述多个虚拟图样包括:
形成第一虚拟图样，所述第一虚拟图样在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后
形成第二虚拟图样，所述第二虚拟图样形成达到比所述第一高度小的第二高度。
16.根据权利要求7所述的方法，其中，所述器件图样包括形成在所述衬底上的金属图样，而形成所述多个虚拟图样包括:
形成第一虚拟图样，所述第一虚拟图样在所述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后
形成第二虚拟图样，所述第二虚拟图样通过在一些所述第一虚拟图样上实施蚀刻工艺来形成达到比所述第一高度小的第二高度。
17.一种方法，包括:
在衬底中形成浅沟槽隔离图样；
通过在所述衬底上实施第一蚀刻工艺来在所述浅沟槽隔离图样的一侧以第一深度在所述衬底中形成第一沟槽；
通过在一些所述第一沟槽上实施第二蚀刻工艺来以比所述第一深度大的第二深度在所述衬底中形成第二沟槽；
通过填充所述第一沟槽来形成具有第一厚度的第一虚拟图样；以及然后
通过填充所述第二沟槽以比所述第一厚度大的第二厚度形成第二虚拟图样。
18.根据权利要求17所述的方法，其中，所述浅沟槽隔离图样包括多晶硅图样。
19.根据权利要求17所述的方法，其中，所述浅沟槽隔离图样包括金属图样。
20.根据权利要求17所述的方法，其中，以格子形状相互地布置所述第一虚拟图样和所述第二虚拟图样。
CNA200810135598XA 2007-09-07 2008-09-05 半导体器件及其制造方法 Pending CN101383346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070090831 2007-09-07
KR1020070090831A KR100898220B1 (ko) 2007-09-07 2007-09-07 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN101383346A true CN101383346A (zh) 2009-03-11

Family

ID=40340286

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810135598XA Pending CN101383346A (zh) 2007-09-07 2008-09-05 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7982283B2 (zh)
JP (1) JP2009065151A (zh)
KR (1) KR100898220B1 (zh)
CN (1) CN101383346A (zh)
DE (1) DE102008045024A1 (zh)
TW (1) TW200915414A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969269A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 半导体器件及其制作方法
CN103383912A (zh) * 2010-09-28 2013-11-06 台湾积体电路制造股份有限公司 多边缘的图案化

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697537B2 (en) * 2012-02-01 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning for a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283932A (ja) * 1991-03-13 1992-10-08 Fujitsu Ltd 半導体装置およびその製造方法
JP3006425B2 (ja) * 1994-09-09 2000-02-07 日本電気株式会社 半導体装置及びその製造方法
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
JPH11330223A (ja) * 1998-05-15 1999-11-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
JP2002198419A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法、半導体装置の設計方法
DE60134753D1 (de) * 2001-11-26 2008-08-21 Imec Inter Uni Micro Electr Herstellungsverfahren für CMOS-Halbleiter-Bauelemente mit wählbaren Gatedicken
JP3536104B2 (ja) * 2002-04-26 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
JP2004153015A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US6913990B2 (en) * 2003-07-28 2005-07-05 Infineon Technologies Ag Method of forming isolation dummy fill structures
JP4497108B2 (ja) 2006-03-02 2010-07-07 住友電装株式会社 レバー式コネクタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383912A (zh) * 2010-09-28 2013-11-06 台湾积体电路制造股份有限公司 多边缘的图案化
CN103383912B (zh) * 2010-09-28 2016-06-08 台湾积体电路制造股份有限公司 多边缘的图案化
CN102969269A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
DE102008045024A1 (de) 2009-03-12
KR100898220B1 (ko) 2009-05-18
US20090065892A1 (en) 2009-03-12
US7982283B2 (en) 2011-07-19
JP2009065151A (ja) 2009-03-26
TW200915414A (en) 2009-04-01
KR20090025746A (ko) 2009-03-11

Similar Documents

Publication Publication Date Title
KR101662218B1 (ko) 다중 깊이 ｓｔｉ 방법
US8404534B2 (en) End-to-end gap fill using dielectric film
JP6457581B2 (ja) コンタクト・パッド構造およびそれを作製するための方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
TW200939301A (en) Method for manufacturing a semiconductor device
JP4756746B2 (ja) 半導体装置およびその製造方法
CN102034755B (zh) 半导体器件及其制造方法
CN101383346A (zh) 半导体器件及其制造方法
JP2000340568A (ja) 半導体装置
US7316963B2 (en) Method for manufacturing semiconductor device
US8399955B2 (en) Method of forming patterns of semiconductor device
US7109091B2 (en) Method for processing a substrate to form a structure
CN101599454B (zh) 半导体元件隔离结构及其形成方法
US6642598B2 (en) Semiconductor device
TWI491026B (zh) 高深寬比電路圖形暨其製作方法
KR100789614B1 (ko) 더미 패턴 및 그 형성방법
CN106206585B (zh) 自对准埋入式字线隔离结构的形成方法
US20100055865A1 (en) Method of fabricating semiconductor device
CN110620113A (zh) 一种半导体储存器结构及其位线接触部的制作方法
KR100691131B1 (ko) 반도체 소자 및 그 제조 방법
KR101212060B1 (ko) 반도체 소자의 제조방법
CN118352221A (zh) 半导体结构的制备方法
KR100744665B1 (ko) 반도체 소자의 컨택홀 형성방법
KR20050045175A (ko) 더미 액티브패턴 형성방법
KR20000076892A (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090311