CN102969269A

CN102969269A - 半导体器件及其制作方法

Info

Publication number: CN102969269A
Application number: CN2011102557567A
Authority: CN
Inventors: 毛智彪; 胡友存
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-08-31
Filing date: 2011-08-31
Publication date: 2013-03-13

Abstract

本发明公开了一种半导体器件及其制作方法，该方法包括：在半导体衬底上形成介质层；刻蚀所述介质层以形成冗余金属槽和金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽和金属导线槽内以及介质层上沉积金属层；以及进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。本发明使所述冗余金属槽的深度小于金属导线槽的深度，与现有技术相比减小了冗余金属的厚度(高度)，可有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

Description

半导体器件及其制作方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种半导体器件及其制作方法。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸随之不断缩小。当进入到130纳米技术节点之后，受到铝的高电阻特性的限制，铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而获得，现在广泛采用的铜互连线的制作方法是称作大马士革工艺的镶嵌技术。该大马士革工艺包括只制作金属导线的单大马士革工艺和同时制作通孔(也称接触孔)和金属导线的双大马士革工艺。具体的说，单大马士革结构(也称单镶嵌结构)仅是把单层金属导线的制作方式由传统的方式(金属刻蚀+介质层填充)改为镶嵌方式(介质层刻蚀+金属填充)，而双镶嵌结构则是将通孔以及金属导线结合在一起，如此只需一道金属填充步骤。制作双镶嵌结构的常用方法一般有以下几种：全通孔优先法(Full VIA First)、半通孔优先法(Partial VIA First)、金属导线优先法(Full TrenchFirst)以及自对准法(Self-alignment method)。

如图1所示，现有的一种金属导线制作工艺包括如下步骤：首先，在半导体衬底100上首先沉积介质层110；然后通过光刻和刻蚀工艺在介质层110中形成金属导线槽；随后沉积金属层，所述金属层填充到金属导线槽内并且在所述介质层110表面也沉积了金属；接着，进行化学机械研磨(CMP)工艺去除所述介质层110上的金属，从而在所述金属导线槽内制成了金属导线140。

如上所述，在大马士革工艺中需要利用化学机械研磨工艺，以最终形成镶嵌在介质层110中的金属导线140。然而，因为金属和介质层材料的移除率一般不相同，因此对研磨的选择性会导致不期望的凹陷(dishing)和侵蚀(erosion)现象。凹陷时常发生在金属减退至邻近介质层的平面以下或超出邻近介质层的平面以上，侵蚀则是介质层的局部过薄。凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此，为了达到均匀的研磨效果，要求半导体衬底上的金属图形密度尽可能均匀，而产品设计的金属图形密度常常不能满足化学机械研磨均匀度要求。目前，解决的方法是在版图的空白区域填充冗余金属图案来使版图的图形密度均匀化，从而在介质层110中形成金属导线140的同时还形成冗余金属(dummy metal)150，如图2所示。但是，冗余金属虽然提高了图形密度的均匀度，但是却不可避免地引入了额外的金属层内和金属层间的耦合电容。

发明内容

本发明提供一种半导体器件及其制作方法，以有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

为解决上述技术问题，本发明提供一种半导体器件的制作方法，包括：在半导体衬底上形成介质层；刻蚀所述介质层以形成冗余金属槽和金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽和金属导线槽内以及介质层上沉积金属层；以及进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。

可选的，在所述的半导体器件的制作方法中，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：刻蚀所述介质层形成冗余金属槽；以及刻蚀所述介质层形成金属导线槽，所述冗余金属槽的深度小于金属导线槽的深度。

可选的，在所述的半导体器件的制作方法中，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：刻蚀所述介质层形成冗余金属槽和通孔；刻蚀所述介质层以在所述通孔的位置形成金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度。

可选的，在所述的半导体器件的制作方法中，所述冗余金属槽和通孔利用同一刻蚀步骤形成。

可选的，在所述的半导体器件的制作方法中，所述冗余金属槽和通孔利用两次刻蚀步骤形成。

可选的，在所述的半导体器件的制作方法中，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：在所述介质层上形成硬掩膜层；刻蚀所述硬掩膜层和介质层，以形成硬掩膜层槽和冗余金属槽；刻蚀所述介质层以在所述硬掩膜层槽的位置形成通孔；刻蚀所述介质层以在所述硬掩膜层槽的位置形成金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度。

可选的，在所述的半导体器件的制作方法中，先形成所述硬掩膜层槽，然后再形成所述冗余金属槽。

可选的，在所述的半导体器件的制作方法中，先形成所述冗余金属槽，然后再形成所述硬掩膜层槽。

可选的，在所述的半导体器件的制作方法中，所述介质层为低k介质层。

相应的，本发明还提供一种半导体器件，包括：半导体衬底；形成于所述半导体衬底上的介质层；形成于所述介质层中的冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。

本发明在沉积介质层后，刻蚀所述介质层以形成冗余金属槽和金属导线槽，再继续后续的金属层沉积和化学机械研磨工艺以形成冗余金属和金属导线，由于使所述冗余金属槽的深度小于金属导线槽的深度，因此最终形成的冗余金属的高度小于金属导线的高度，与现有技术相比减小了冗余金属的厚度(高度)，可有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

附图说明

图1为现有的一种半导体器件的结构示意图；

图2为现有的另一种半导体器件的结构示意图；

图3为本发明的半导体器件的制作方法的流程示意图；

图4A～4E为本发明实施例一的半导体器件的制作方法中各步骤对应的器件的剖面结构示意图；

图5A～5E为本发明实施例二的半导体器件的制作方法中各步骤对应的器件的剖面结构示意图；

图6A～6G为本发明实施例三的半导体器件的制作方法中各步骤对应的器件的剖面结构示意图。

具体实施方式

在背景技术中已经提及，冗余金属虽然提高了图形密度的均匀度，但是却引入了额外的金属层内和金属层间的耦合电容，电容可由下列公式计算：

C = \frac{ϵ_{0} ϵ_{r} s}{d}

其中，ε₀为真空介电常数；ε_r为介质介电常数；S为相对的金属面积；d为的金属间距离。由此可见，减少金属的相对面积和增加金属间距离可以减小电容。也就是说，减小冗余金属的体积可以减小由于添加冗余金属而引入的额外的金属间的耦合电容。为此，本发明在沉积介质层后，刻蚀所述介质层以形成冗余金属槽和金属导线槽，并使所述冗余金属槽的深度小于金属导线槽的深度，与现有技术相比减小了冗余金属的厚度(高度)，从而有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

请参考图3，其为本发明的半导体器件的制作方法的流程示意图。如图3所示，所述半导体器件的制作方法包括如下步骤：

S310：在半导体衬底上形成介质层；

S320：刻蚀所述介质层以形成冗余金属槽和金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度；

S330：在所述冗余金属槽和金属导线槽内以及介质层上沉积金属层；

S340：进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。

本发明还提供了一种利用上述方法制作的半导体器件，包括：半导体衬底；形成于所述半导体衬底上的介质层；以及形成于所述介质层中的冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度，与现有技术相比减小了冗余金属的厚度，可有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

以下结合剖面示意图分别对本发明提出的半导体器件的制作方法作进一步的详细说明。

实施例一

如图4A所示，首先，在半导体衬底400上形成介质层410。所述半导体衬底400中形成有金属布线。由于本发明主要涉及金属镶嵌结构的制作工艺，所以对在半导体衬底400中形成金属布线的过程不予介绍，但是本领域技术人员对此仍是知晓的。其中，介质层410优选为低介电常数(K)介质层，以减小其寄生电容与金属铜的电阻电容延迟，满足快速导电的要求。较佳的，所述介质层410采用应用材料(Applied Materials)公司的商标为黑钻石(black diamond，BD)的碳氧化硅，或者采用Novellus公司的Coral材料，再或者采用利用旋转涂布工艺制作的，道康宁公司的Silk低介电常数材料等。

在本发明的其它实施例中，在所述半导体衬底400上形成介质层410之前，还可先形成刻蚀停止层(未图示)，所述刻蚀停止层可用于防止金属布线中的金属扩散到介质层410中，此外所述刻蚀停止层还可防止在后续进行的刻蚀过程中半导体衬底400内的金属布线被刻蚀。所述刻蚀停止层的材质例如是氮化硅，其与后续形成的介质层具有较好的粘附性。

如图4B所示，然后，利用光刻工艺在所述介质层410上形成具有冗余金属槽图案的第一掩膜层，并以所述第一掩膜层为掩膜，刻蚀所述介质层410以形成冗余金属槽411，然后再去除所述第一掩膜层，所述第一掩膜层可利用干法或湿法的方式去除。

如图4C所示，其后，利用光刻工艺在所述介质层410上形成具有金属导线槽图案的第二掩膜层，并以所述第二掩膜层为掩膜，刻蚀所述介质层410形成金属导线槽412，所述冗余金属槽411的深度小于所述金属导线槽412的深度，然后去除所述第二掩膜层。在本实施例中，所述冗余金属槽412的深度(高度)约为金属导线412的深度的25％～80％。当然，所述冗余金属槽412的高度可根据具体工艺而相应的变化，本发明对此并不予限定。

如图4D所示，随后，向所述冗余金属槽411和金属导线槽412内沉积金属层420，由于沉积工艺的特性，在此过程中介质层410上也会沉积上金属，其中所述金属层420的材质为铜。

如图4E所示，随后，进行化学机械研磨工艺直至暴露出介质层410的表面，以在冗余金属槽411内形成冗余金属421，并在金属导线槽412内金属导线422，所述冗余金属421的高度小于所述金属导线422的高度。由于使冗余金属槽411的深度小于金属导线槽412的深度，因此最终形成的冗余金属421的高度小于金属导线422的高度，与现有技术相比减小了冗余金属421的高度(厚度)，从而有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

实施例二

如图5A所示，首先，在半导体衬底500上形成介质层510。

如图5B所示，然后，利用光刻工艺在介质层510上形成具有冗余金属槽图案和通孔图案的第一掩膜层，并以所述第一掩膜层为掩膜，刻蚀所述介质层510以形成冗余金属槽511和通孔513，然后再去除所述第一掩膜层。本实施例中，所述冗余金属槽511和通孔513是利用同一光刻和刻蚀步骤形成的，所述冗余金属的高度与通孔513的高度相同。然而应当认识到，所述冗余金属槽和通孔也可分两次光刻和刻蚀步骤形成。

如图5C所示，随后，在所述介质层510上形成具有金属导线槽图案的第二掩膜层，并以所述第二掩膜层为掩膜，刻蚀所述介质层510以在所述通孔的位置形成金属导线槽512，所述冗余金属槽511的深度小于金属导线槽512的深度。

如图5D所示，随后，向所述冗余金属槽511和金属导线槽512内沉积金属层520，由于沉积工艺的特性，在此过程中介质层510上也会沉积上金属。

如图5E所示，随后，进行化学机械研磨工艺直至暴露出介质层510的表面，以在冗余金属槽511内形成冗余金属521，并在金属导线槽512内金属导线522，所述冗余金属521的高度小于金属导线522的高度，因此最终形成的冗余金属521的高度小于金属导线522的高度，即与现有技术相比减小了冗余金属521的高度，有效地减少了冗余金属填充引入的金属层内和金属层间的耦合电容。

实施例三

如图6A所示，首先，在半导体衬底600上形成介质层610。

如图6B所示，然后，在所述介质层610上形成硬掩膜层630，优选地，在后续刻蚀工艺中所述硬掩膜层630与介质层610具有较佳的刻蚀选择比。

如图6C所示，随后，刻蚀硬掩膜层630和介质层610，以形成硬掩膜层槽631和冗余金属槽611，其中，形成硬掩膜层槽631和冗余金属槽611的顺序可以调换，即，可以先形成硬掩膜层槽631，然后再形成冗余金属槽611；或者，先形成冗余金属槽611，然后再形成硬掩膜层槽631。

如图6D所示，其后，刻蚀所述介质层610以在硬掩膜层槽631的位置形成通孔613，所述硬掩膜层槽631起到了自对准(Self-alignment)的作用。

如图6E所示，接着，刻蚀介质层610以在通孔613的位置形成金属导线槽612，所述冗余金属槽611的深度小于金属导线槽612的深度。

如图6F所示，随后，向冗余金属槽611和金属导线槽612内沉积金属层620，由于沉积工艺的特性，在此过程中介质层610上也会沉积上金属。

如图6G所示，随后，进行化学机械研磨工艺直至暴露出所述介质层610的表面，以在冗余金属槽611内形成冗余金属621，并在金属导线槽612内金属导线622，所述冗余金属621的高度小于所述金属导线622的高度，由于最终形成的冗余金属621的高度小于金属导线622的高度，即与现有技术相比减小了冗余金属621的高度(厚度)，因此可有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。并且，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明各个实施例的目的。

此外，尽管以上分别以单大马士革金属互连结构(参见实施例一)、通孔先刻蚀的双大马士革金属互连结构(参见实施例二)和自对准式硬掩膜槽先刻蚀的双大马士革金属互连结构(参见实施例三)为例详细说明了本发明，但是本领域的技术人员还可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种半导体器件的制作方法，包括：

在半导体衬底上形成介质层；

刻蚀所述介质层以形成冗余金属槽和金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度；

在所述冗余金属槽和金属导线槽内以及介质层上沉积金属层；以及

进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：

刻蚀所述介质层形成冗余金属槽；以及

刻蚀所述介质层形成金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度。

3.如权利要求1所述的半导体器件的制作方法，其特征在于，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：

刻蚀所述介质层形成冗余金属槽和通孔；

刻蚀所述介质层以在所述通孔的位置形成金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度。

4.如权利要求3所述的半导体器件的制作方法，其特征在于，所述冗余金属槽和通孔利用同一刻蚀步骤形成。

5.如权利要求3所述的半导体器件的制作方法，其特征在于，所述冗余金属槽和通孔利用两次刻蚀步骤形成。

6.如权利要求1所述的半导体器件的制作方法，其特征在于，刻蚀所述介质层以形成冗余金属槽和金属导线槽的步骤包括：

在所述介质层上形成硬掩膜层；

刻蚀所述硬掩膜层和介质层，以形成硬掩膜层槽和冗余金属槽；

刻蚀所述介质层以在所述硬掩膜层槽的位置形成通孔；

刻蚀所述介质层以在所述硬掩膜层槽的位置形成金属导线槽，所述冗余金属槽的深度小于所述金属导线槽的深度。

7.如权利要求6所述的半导体器件的制作方法，其特征在于，先形成所述硬掩膜层槽，然后再形成所述冗余金属槽。

8.如权利要求6所述的半导体器件的制作方法，其特征在于，先形成所述冗余金属槽，然后再形成所述硬掩膜层槽。

9.如权利要求1至8中任意一项所述的半导体器件的制作方法，其特征在于，所述介质层为低k介质层。

10.一种半导体器件，其特征在于，包括：

半导体衬底；

形成于所述半导体衬底上的介质层；

形成于所述介质层中的冗余金属和金属导线，所述冗余金属的高度小于所述金属导线的高度。