CN101366102A - 在介电材料中形成开口的方法 - Google Patents

在介电材料中形成开口的方法 Download PDF

Info

Publication number
CN101366102A
CN101366102A CNA200680031928XA CN200680031928A CN101366102A CN 101366102 A CN101366102 A CN 101366102A CN A200680031928X A CNA200680031928X A CN A200680031928XA CN 200680031928 A CN200680031928 A CN 200680031928A CN 101366102 A CN101366102 A CN 101366102A
Authority
CN
China
Prior art keywords
opening
electric conducting
etching
conducting material
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680031928XA
Other languages
English (en)
Other versions
CN101366102B (zh
Inventor
托马斯·M·格雷廷格
约翰·K·扎胡拉克
沙恩·J·特拉普
托马斯·阿瑟·菲古拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101366102A publication Critical patent/CN101366102A/zh
Application granted granted Critical
Publication of CN101366102B publication Critical patent/CN101366102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Abstract

本发明包括在介电材料中形成开口的方法。在一个实施例中，穿过介电材料来部分蚀刻开口，其中所述开口包含所述介电材料的最低点和相对侧壁。所述开口内的所述相对侧壁的至少个别部分装衬有导电材料。在所述导电材料在所述开口内的所述个别部分上的情况下，深入至且穿过所述开口的所述介电材料的所述最低点进行等离子蚀刻，以使所述开口在所述介电材料内延伸得更深。本发明涵盖其他方面和实施方案。

Description

在介电材料中形成开口的方法
技术领域
本发明涉及在介电材料中形成开口的方法。
背景技术
集成电路通常在半导体衬底上和在其内部进行制造，其持续趋势为朝向制造越来越小的装置发展。电容器是一种常用于集成电路(例如在DRAM电路中)的制造的组件类型。典型的电容器包含由非导电介电区域隔开的两个导电电极。由于集成电路密度已增加，因此尽管通常会减小电容器面积，但对维持足够高的存储电容仍存在持续挑战。集成电路密度的增加已通常导致电容器的水平尺寸与垂直尺寸相比有更大的降低。在许多情况下，电容器的垂直尺寸已增加。
一种形成电容器的方式为最初形成绝缘材料，在其内部形成电容器存储节点电极。举例来说，通常在此形成电容器电极的绝缘材料中制造单独电容器的电容器电极开口的阵列，其中典型的形成电极的绝缘材料为掺杂磷和硼之一或两者的二氧化硅。所述电容器电极开口通常是通过蚀刻来形成的。然而，在所述绝缘材料内蚀刻所述电容器电极开口可能较为困难，特别在开口为深开口的状况下尤其如此。
一种在介电材料内蚀刻开口(无论是电容器开口、接触开口还是其他开口)的方式包括等离子蚀刻。此处，轰击核素通常包含电子，其通常穿过掩模开口以物理或化学方式之一或两者与介电材料相互作用，以将掩模开口的图案转印到所述介电材料中。然而，在一些情况下，尤其在开口深度达到且超过其最窄宽度二十倍的状况下，连续等离子蚀刻的速率可显著降低，或其引导蚀刻作用偏离与衬底的正交方向。此现象可部分归因于来自蚀刻核素的阳离子在正被蚀刻的开口的最低点内的聚积。
虽然本发明的目的在于解决以上指出的问题，但其决不因此受到限制。在未对本说明书作解释性或其他限制性参考的情况下且根据均等原则，本发明仅受限于如字面上表述的所附权利要求书。
发明内容
本发明包括在介电材料中形成开口的方法。在一个实施例中，开口是穿过介电材料部分蚀刻的，其中所述开口包含所述介电材料的最低点和相对侧壁。所述开口内的所述相对侧壁的至少个别部分装衬有导电材料。在所述导电材料在所述开口内的所述个别部分上的情况下，进行等离子蚀刻深入到且穿过所述开口的所述介电材料的最低点，以使所述开口在所述介电材料内延伸得更深。
在一个实施例中，一种在介电材料中形成开口的方法包括在衬底的介电材料上形成图案化遮蔽材料。在第一蚀刻期间，使用所述图案化遮蔽材料作为掩模在所述介电材料中部分地蚀刻开口。所述开口包含相对侧壁。在第一蚀刻之后，从至少靠近所述开口的衬底仅移除一些图案化遮蔽材料。在移除之后，在所述图案化遮蔽材料的剩余部分上且在所述开口内所述相对侧壁的至少个别部分上沉积导电材料。在所述导电材料在所述开口内的所述个别部分上的情况下，对所述介电材料执行第二蚀刻以使所述开口在所述介电材料内延伸得更深，且其中所述第二蚀刻包含等离子蚀刻。
在一个实施例中，一种在介电材料中形成开口的方法包括在衬底的介电材料上形成图案化遮蔽材料。在第一蚀刻期间，使用所述图案化遮蔽材料作为掩模在所述介电材料中部分地蚀刻开口。所述开口包括最低点和相对侧壁。在所述第一蚀刻之后，在所述图案化遮蔽材料上且在所述开口内所述相对侧壁的至少个别部分上和所述开口最低点上沉积导电材料。在此沉积之后，有效蚀刻所述导电材料以暴露所述开口最低点。在蚀刻所述导电材料之后且在所述导电材料在所述开口内的所述个别部分上的情况下，对所述介电材料进行第二蚀刻以使所述开口在所述介电材料内延伸得更深，且其中所述第二蚀刻包含等离子蚀刻。
本发明涵盖其他方面和实施例。
附图说明
以下参看附图描述本发明的优选实施例。
图1为在根据本发明的一方面的方法中的半导体晶片片段的示意性横截面图。
图2为图1的晶片片段在通过图1描述的加工的后续加工点时的视图。
图3为图2的晶片片段在通过图2描述的加工的后续加工点时的视图。
图4为图3的晶片片段在通过图3描述的加工的后续加工点时的视图。
图5为图4的晶片片段在通过图4描述的加工的后续加工点时的视图。
图6为图5的晶片片段在通过图5描述的加工的后续加工点时的视图。
图7为图6的晶片片段在通过图6描述的加工的后续加工点时的视图。
图8为图7的晶片片段在通过图7描述的加工的后续加工点时的视图。
图9为图8的晶片片段在通过图8描述的加工的后续加工点时的视图。
图10为在根据本发明的一方面的方法中的半导体晶片片段的示意性横截面图。
图11为在根据本发明的一方面的方法中的半导体晶片片段的示意性横截面图。
图12为在根据本发明的一方面的方法中的半导体晶片片段的示意性横截面图。
图13为图12的晶片片段在通过图12描述的加工的后续加工点时的视图。
图14为图13的晶片片段在通过图13描述的加工的后续加工点时的视图。
图15为图14的晶片片段在通过图14描述的加工的后续加工点时的视图。
图16为在根据本发明的一方面的方法中的半导体晶片片段的示意性横截面图。
图17为说明本发明的示范性应用的计算机的示意图。
图18为显示图17的计算机的母板的特定特征的框图。
图19为根据本发明的示范性方面的电子系统的高级框图。
图20为根据本发明的一方面的示范性电子系统的简化框图。
具体实施方式
本发明的揭示内容服从促进美国专利法“为促进科学和实用技术的发展(to promotethe progress of science and useful arts)”(条款1，章节8)的宪法目的。
参照图1到图15描述在介电材料中形成开口的示范性优选方法。参看图1，以参考数字10大体上指示衬底片段。此优选包含半导体衬底，例如，块体单晶硅衬底12，其具有在其上收纳的介电材料14。在本文档正文中，术语“半导体衬底”或“半导体性衬底”定义为表示包含半导体性材料的任何构造，所述半导体性材料包括(但不限于)例如半导体性晶片的块体半导体性材料(单独或在上面包含其他材料的组合件中)和半导体性材料层(单独或在包含其他材料的组合件中)。术语“衬底”指任何支撑结构，包括(但不限于)上述的半导体性衬底。尽管还涵盖绝缘体上半导体(semiconductor-on-insulator)衬底以及与半导体性质无关的其他衬底，但示范性材料12包括轻度掺杂的单晶硅。示范性优选材料14包括硼磷硅玻璃(BPSG)，其中示范性优选厚度范围为15,000埃到40,000埃。仅举例来说，替代性示范性材料14包括经碳掺杂的二氧化硅、氮化硅、碳化硅、氧氮化硅、氧化铝、氧化铪、氧化锗、磷硅酸盐玻璃、未经掺杂的二氧化硅(其例如通过正硅酸四乙酯的分解而沉积)以及旋涂玻璃(spin-on-glass)。
遮蔽材料16收纳在衬底10的介电材料14上。此优选是在材料14上形成，在本文档正文中，以“在……上”表示处于与所述材料有至少一些直接物理接触状态中。遮蔽材料16在其整个厚度上可能具有大体上均匀的组成，或者可能包含两个或两个以上具有不同组成材料的层。图1描述基本上仅由两个具有不同组成材料的层组成的遮蔽材料16，意即具有内层18和外层20。两层中任一者可能为导电的、电绝缘的或半导体性的。仅举例来说，层18的示范性优选电绝缘材料包括非晶形碳，且示范性导电材料包括导电性掺杂的多晶硅、氮化钛、铝和/或钨。层20优选包含光电可成像的材料，例如光致抗蚀剂。层18的示范性优选厚度范围为1,000埃到20,000埃，而层20的示范性优选厚度为1,000埃到10,000埃。
参看图2，已在遮蔽材料16内形成开口22，优选所述开口22完全穿过所述遮蔽材料16到达介电材料14。仅举例来说，此在根据本发明的某些方面的在此介电材料中形成开口的方法中仅仅为一种在衬底的介电材料上形成图案化遮蔽材料的方法。当然，还涵盖在衬底的介电材料上形成图案化遮蔽材料的任何其他现有或仍有待发展的方法，且其与是否利用光刻法无关。一种制造图2的构造的典型方法将是将优选的光致抗蚀剂层20光致图案化以形成最初延伸到优选的硬遮蔽材料18的开口22，继而相对于光致抗蚀剂材料20大体上选择性地蚀刻材料18。
参看图3，已使用图案化遮蔽材料16作为掩模在介电材料14中部分蚀刻开口24。然而，本发明的方面涵盖在不依赖于掩模的使用的情况下部分穿过介电材料14蚀刻开口24。不管怎样，用以形成图3的开口24的优选蚀刻方式是通过等离子蚀刻。示范性优选技术(其中材料20包含光致抗蚀剂，材料18包含非晶形碳且材料14包含BPSG)包括使用碳氟化合物化学品。C4F8、C4F6、CF4、O2、CF3(包括这些的组合，且具有或不具有例如Ar、Xe的惰性气体)为示范性化学品。多频中等或高密度等离子、平行板和RIE是示范性反应器类型。在一个示范性实施例中，可认为在介电材料14中部分蚀刻的开口24包含最低点26和相对侧壁28。如所示，最低点26可能为大体上水平定向的基底，其中相对侧壁为大体上平行。或者仅举例来说，最低点26可能由圆形、波浪形和/或粗糙基底产生。又或者仅举例来说，一些或所有相对侧壁28可能朝向彼此形成角度以使最低点26形成为更多点定位或刀口线。又或者仅举例来说，一些或所有相对侧壁28可能远离彼此形成角度。
不管怎样，在一个实施例中，且根据克服上述“先前技术”部分中所指出的问题(本发明以此为目的)的原则，开口24经蚀刻成优选具有不大于20：1或不大于30：1的纵横比，举例来说为此使得材料14的蚀刻方向和蚀刻速率不受到损害。此外优选的是经部分蚀刻的开口24具有至少10：1且更优选为至少15：1的纵横比。仅举例来说，在材料14内经部分蚀刻的开口24的典型深度为10,000埃到20,000埃，其中开口24的示范性最小最外宽度为500埃到2,000埃。
参看图4，已从至少靠近开口24的衬底10移除一些(且仅一些)图案化遮蔽材料16。在一个优选实施例中，此移除是从至少靠近开口24的衬底10移除大部分遮蔽材料16，且在一个示范性及所描述的实施例中是移除两个具有不同组成材料的层18和20的所有外层20。举例来说，在材料20包含光致抗蚀剂的情况下，示范性优选移除技术包含O2等离子灰化。
参看图5，已将导电材料30沉积在图案化遮蔽材料16的剩余部分上及开口24内相对侧壁28的至少个别部分上。在所描述的优选实施例中，使导电材料30收纳在所有相对侧壁28上或导电材料装衬所有相对侧壁28，且在一个实施例中，导电材料30也可能收纳在开口最低点26上。这提供仅仅一种在开口24内使相对侧壁28的至少个别部分装衬有导电材料的示范性优选实施例，且其与是否利用图案化遮蔽材料无关，且(如果如此)与在沉积导电材料30之前是否移除一些或所有此遮蔽材料或未移除此遮蔽材料无关。仅举例来说，示范性优选导电材料包括氮化钛、铝、钨和导电性掺杂的多晶硅。
在一个优选实施例中，导电材料30在相对侧壁部分28上具有在沉积材料30之前在材料14内的开口24最外部分的最小开口尺寸的0.1％到40％的横向厚度“A”，且更优选为此最小开口尺寸的3％到10％。另外仅举例来说，在一个优选实施例中，导电材料30在相对侧壁部分28上具有不大于100埃的横向厚度“A”。
参看图6，且在仅仅一个示范性优选实施例中，导电材料30已被有效蚀刻以暴露介电材料14的开口最低点26。示范性优选的蚀刻化学品(其中材料30包含导电性掺杂的多晶硅或氮化钛，遮蔽材料18包含非晶形碳，且介电材料14包含BPSG)包括Cl2和He。
参看图7，且在导电材料30收纳在开口24内的相对侧壁28的个别部分上的情况下，对介电材料14进行蚀刻以使开口24在介电材料14内延伸得更深，其中所述蚀刻包含等离子蚀刻，例如上述等离子蚀刻。可将图4的蚀刻认为是对材料14的第一蚀刻，而可将图7的材料14的蚀刻认为是第二蚀刻。然而，在本文件的上下文中，“第一”和“第二”的此种使用指出个别蚀刻相对于彼此的时间关系，而不一定是对材料14的开口(或其他)的始终第一蚀刻或始终第二蚀刻。不管怎样且仅举例来说，导电材料30可通过为蚀刻核素的阳离子提供导电流径以使其从开口向外流出而在使开口24在材料14内延伸得更深的等离子蚀刻技术中起作用，借此有可能减少或排除蚀刻速率降低或蚀刻方向改变的可能性。
可在图7的等离子蚀刻之后从经延伸的开口移除导电材料30，或者所述导电材料30可保留作为完成的集成电路构造的一部分。例如且仅举例来说，图8描述将导电性更强的材料34沉积到开口24内装衬个别侧壁部分28的导电材料30上。此额外导电材料24可具有与导电材料30的组成相同的组成，或可具有不同组成。此外，材料34可为绝缘的或半导体性的，且因此为另一(不同组成)材料。在一个实施方案(其中材料34为导电的)中，可在集成电路的最终制造中利用材料30和34中的至少若干部分，借此提供其导电组件。例如且仅举例来说，可对图8的衬底进行抛光以将材料34从层18向外移除(或者，抛光直至到达介电材料14)，借此相对于介电材料14形成容器电容器存储节点，例如DRAM电路的容器电容器存储节点。图9描述电容器介电层31和外部电容器电极33的此类及后续制造，其中材料30和34形成至少部分收纳在经延伸的开口24内的电容器电极，借此形成电容器。或者，仅举例来说，也可已将材料34沉积到适合于完全填充开口24的剩余体积的厚度。
图7还描述在一个优选示范性实施例中，在所述第二蚀刻之后，至少一些遮蔽材料16保留在衬底10上。此示范性剩余材料16(例如层18)可在图7的第二蚀刻之后从衬底10完全移除，或者，可保留作为所制造的最终集成电路的导电、半导体性或介电部分。或者仅举例来说，可在使开口24在介电材料14内进一步延伸的蚀刻动作期间将所有剩余遮蔽材料16完全蚀刻。
仅举例来说，图10描述替代性示范性实施例的衬底片段10a。在适当处已利用来自最初描述的实施例的相同数字，以后缀“a”指出其差异。图10描述所有遮蔽材料16(未图示)的移除，所述移除与介电材料14内的开口24的延伸相当或为在此蚀刻之后的后续移除。借此显示示范性材料34a收纳在介电材料14的最外表面上。
又仅举例来说，图11说明另一示范性替代性实施例的衬底片段10b。在适当处已利用来自最初描述的实施例的相同数字，以后缀“b”指出其差异。图11类似于图10的构造，然而，其中已在第二蚀刻之后且在沉积示范性材料34b之前移除导电材料30(未图示)。
上述示范性优选实施例描述当使开口24完全穿过介电材料14延伸时的图7的等离子蚀刻。然而，本发明的方面并不因此受限，且可能需要仅使所述开口在介电材料14内部分地延伸得更深，例如，作为后续蚀刻步骤的开端，或在介电材料14内无需完全穿过其延伸的电路组件的制造中。
举例来说，图12说明替代性示范性衬底片段10c。在适当处已利用来自最初描述的实施例的相同数字，以后缀“c”指出其差异。图12与图7的不同之处在于其描述尚未经蚀刻为完全穿过介电材料14的开口24c。因此，可在开口24c内形成导电性、半导体性和/或绝缘性结构/组件而不必与衬底12的任何部分形成导电接触。
此外且不管怎样，可重复上述加工。举例来说，图13描述使经延伸的开口24c的侧壁的最低部分装衬有导电材料34c。图14和图15描述用以使开口24c在介电材料14内进一步延伸得更深的对介电材料14进行的后续等离子蚀刻，其再次可使此开口完全穿过介电材料14延伸或可不使此开口完全穿过介电材料14延伸。因此，在两个以上蚀刻步骤中在介电材料内蚀刻开口的过程中，如果需要，则可部分或完全重复上述加工。
本发明的方面包括制造集成电路，同样可包含任何电路或子电路。又仅举例来说，这可包含存储器电路，例如DRAM电路。举例来说，图16描述并入到DRAM存储器单元中的场效晶体管70。具体来说，将晶体管70描述为包含相对的源极/漏极区域72和74，其具有可操作地收纳于其间的栅极构造75。将栅极构造75描述为包含导电部分78、栅极介电体80、绝缘帽82以及绝缘侧壁间隔物84。场效晶体管构造70当然仅为示范性构造，且涵盖任何其他构造(无论为现有或尚待开发的构造)，例如垂直和/或凹陷构造。源极/漏极区域72电连接到存储装置150，且源极/漏极区域74电连接到位线152。栅极构造75的导电部分78电连接到栅极控制触点153。存储装置150可包含任何合适装置，包括(例如)电容器以及可包括如上所述的容器电容器存储节点的电容器。位线152可包含任何合适构造。可将所述场效晶体管认为是集成电路的一部分，例如，刚才所述的DRAM集成电路。
图17大体上说明(以实例的方式，但无限制性)根据本发明的一方面的计算机系统400的实施例。计算机系统400包括监视器401或其他通信输出装置、键盘402或其他通信输入装置以及母板404。母板404可携带微处理器406或其他数据处理单元和至少一个存储器装置408。存储器装置408可包含上述本发明的各种方面，包括(例如)字线、位线和DRAM单位单元中的一者或一者以上。存储器装置408可包含存储器单元阵列，且此阵列可与定址电路耦合在一起以用于存取所述阵列中的个别存储器单元。此外，所述存储器单元阵列可耦合到读取电路以用于从存储器单元读取数据。定址和读取电路可用于在存储器装置408与处理器406之间输送信息。这在图18中所示的母板404的框图中举例说明。在此框图中，将定址电路举例说明为410且将读取电路举例说明为412。
在本发明的特定方面中，存储器装置408可对应于存储器模块。举例来说，单列直插存储器模块(single in-line memory module，SIMM)和双列直插存储器模块(dual in-linememory module，DIMM)可用于利用本发明的教示的实施例中。可将所述存储器装置并入到多种提供从所述装置的存储器单元读取和写入到所述装置的存储器单元的不同方法的设计中的任一设计中。一种此方法为页面模式操作。由存取存储器单元阵列的一行且随机地存取所述阵列的不同列的方法来界定DRAM中的页面模式操作。在存取列的同时可读取和输出存储在所述行与列交叉点处的数据。
一种替代类型的装置是延伸数据输出(EDO)存储器，其允许在已关闭经定址列之后存储在存储器阵列地址处的数据可用作输出。此存储器可通过允许更短的存取信号来增加一些通信速度而不减少其中存储器输出数据在存储器总线上为可利用的时间。其他替代类型的装置(仅举例来说)包括SDRAM、DDR SDRAM、SLDRAM、VRAM和直接RDRAM以及例如SRAM或快闪存储器的其他装置。
图19说明本发明的示范性电子系统700的各种实施例的高级组织的简化框图。系统700可对应于(例如)计算机系统、过程控制系统或采用处理器和相关存储器的任何其他系统。电子系统700具有功能元件，其包括处理器或算术/逻辑单元(ALU)702、控制单元704、存储器装置单元706以及输入/输出(I/O)装置708。大体来说，电子系统700将具有原生指令集，所述原生指令集指定将通过处理器702对数据执行的操作以及在处理器702、存储器装置单元706与I/O装置708之间的其他相互作用。控制单元704通过连续地循环通过使得指令被从存储器装置706提取且执行的一组操作来协调处理器702、存储器装置706和I/O装置708的所有操作。在各种实施例中，存储器装置706包括(但不限于)随机存取存储器(RAM)装置、只读存储器(ROM)装置和外围装置(例如软磁盘驱动器和紧密盘CD-ROM驱动器)。所属领域的技术人员应了解，在阅读且理解本发明后，根据本发明的各种方面即能够将所说明的电学组件中的任一者制造成包括DRAM单元、字线和位线。
图20为示范性电子系统800的各种实施例的高级组织的简化框图。所述系统800包括存储器装置802，所述存储器装置802具有存储器单元阵列804、地址解码器806、行存取电路808、列存取电路810、用于控制操作的读/写控制电路812以及输入/输出电路814。存储器装置802进一步包括电源电路816和传感器820，例如用于判定存储器单元是否处于低阈值传导状态或高阈值非传导状态的电流传感器。所说明的电源电路816包括电源供应电路880、用于提供参考电压的电路882、用于以脉冲提供第一字线的电路884、用于以脉冲提供第二字线的电路886以及用于以脉冲提供位线的电路888。系统800还包括处理器822或用于存储器存取的存储器控制器。
存储器装置802经由布线或电镀金属线从处理器822接收控制信号824。存储器装置802用于存储经由I/O线存取的数据。所属领域的技术人员应了解可提供额外电路和控制信号，且存储器装置802已加以简化以有助于着重于本发明。处理器822或存储器装置802中的至少一者可包括本发明中先前所述的类型的DRAM单元。
本发明的各种经举例说明的系统希望提供对本发明的电路和结构的各种应用的一般性了解，而并非希望用作对使用根据本发明的方面的存储器单元的电子系统的所有元件和特征的完全描述。所属领域的技术人员应了解可在单一封装处理单元中或甚至在单一半导体芯片上制造各种电子系统，以便减少处理器与存储器装置之间的通信时间。
存储器单元、字线和位线的应用可包括用于存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块和专用模块的电子系统，且可包括多层、多芯片模块。此电路可另外作为多种电子系统(例如钟、电视、手机、个人计算机、汽车、工业控制系统、航空器及其他)的子组件。
依照法规，已以或多或少地特定关于结构和方法特征的语言描述了本发明。然而，应了解，本发明不限于所展示和描述的特定特征，这是因为本文所揭示的方法包含了实现本发明的优选形式。因此，以根据均等原则作适当解释的属于随附权利要求书的恰当范围内的形式或变体中的任一者来主张本发明。

Claims (61)

1.一种在介电材料中形成开口的方法，其包含：
部分穿过介电材料蚀刻开口，所述开口包含所述介电材料的最低点和相对侧壁；
用导电材料装衬所述开口内的所述相对侧壁的至少个别部分；以及
在所述导电材料在所述开口内的所述个别部分上的情况下，深入到且穿过所述开口的所述介电材料的所述最低点进行等离子蚀刻，以使所述开口在所述介电材料内延伸得更深。
2.根据权利要求1所述的方法，其中所述装衬用所述导电材料装衬所有所述相对侧壁。
3.根据权利要求1所述的方法，其中所述开口在所述装衬之前具有至少10:1的纵横比。
4.根据权利要求3所述的方法，其中所述开口在所述装衬之前具有至少15:1的纵横比。
5.根据权利要求1所述的方法，其中所述导电材料在所述相对侧壁部分上具有所述装衬之前所述开口的最外部分的最小开口尺寸的0.1％到40％的横向厚度。
6.根据权利要求5所述的方法，其中所述横向厚度为所述最小开口尺寸的3％到10％。
7.根据权利要求1所述的方法，其中所述导电材料在所述相对侧壁部分上具有不大于100埃的横向厚度。
8.根据权利要求1所述的方法，其包含在所述等离子蚀刻之后从所述开口移除所述导电材料。
9.根据权利要求1所述的方法，其包含在所述等离子蚀刻之后在所述开口内装衬所述个别侧壁部分的所述导电材料上沉积另一材料，且包含形成集成电路，所述另一材料和装衬所述个别侧壁部分的所述导电材料构成所述集成电路的部分。
10.根据权利要求1所述的方法，其包含在所述等离子蚀刻之后在所述开口内装衬所述个别侧壁部分的所述导电材料上沉积导电性更强的材料，且包含形成集成电路，所述导电性更强的材料和装衬所述个别侧壁部分的所述导电材料构成所述集成电路的部分。
11.根据权利要求10所述的方法，其中所述导电性更强的材料具有与装衬所述个别侧壁部分的所述导电材料的组成相同的组成。
12.根据权利要求10所述的方法，其中所述导电性更强的材料具有与装衬所述个别侧壁部分的所述导电材料的组成不同的组成。
13.根据权利要求10所述的方法，其包含将所述导电性更强的材料和装衬所述个别侧壁部分的所述导电材料形成为电容器电极，所述电容器电极至少部分地收纳在所述经延伸的开口内。
14.根据权利要求1所述的方法，其中所述等离子蚀刻使所述开口完全延伸穿过所述介电材料。
15.根据权利要求1所述的方法，其中所述等离子蚀刻未使所述开口完全延伸穿过所述介电材料。
16.根据权利要求15所述的方法，其包含在所述等离子蚀刻之后，用导电材料装衬所述经延伸的开口的侧壁的最低部分，以及随后等离子蚀刻所述介电材料以使所述开口在所述介电材料内进一步延伸得更深。
17.一种在介电材料中形成开口的方法，其包含：
在衬底的介电材料上形成图案化遮蔽材料；
使用所述图案化遮蔽材料作为掩模来部分地在所述介电材料中第一蚀刻开口，所述开口包含相对侧壁；
在所述第一蚀刻之后，从所述衬底仅移除至少靠近所述开口的一些所述图案化遮蔽材料；
在所述移除之后，在所述图案化遮蔽材料的剩余部分上且在所述开口内所述相对侧壁的至少个别部分上沉积导电材料；以及
在所述导电材料在所述开口内的所述个别部分上的情况下，第二蚀刻所述介电材料以使所述开口在所述介电材料内延伸得更深，所述第二蚀刻包含等离子蚀刻。
18.根据权利要求17所述的方法，其中所述遮蔽材料包含两个不同组成材料层。
19.根据权利要求18所述的方法，其中所述移除是移除所述两个不同组成材料层的全部外部。
20.根据权利要求18所述的方法，其中所述两个不同组成材料层的内部为导电的。
21.根据权利要求18所述的方法，其中所述两个不同组成材料层的内部为电绝缘的。
22.根据权利要求17所述的方法，其中所述遮蔽材料基本上仅由两个不同组成材料层组成。
23.根据权利要求17所述的方法，其中所述遮蔽材料在其整个厚度上具有大体上均匀的组成。
24.根据权利要求17所述的方法，其中所述移除是从所述衬底移除至少靠近所述开口的大部分所述遮蔽材料。
25.根据权利要求17所述的方法，其中在所述第二蚀刻之后至少一些遮蔽材料保留在所述衬底上；且其包含在所述第二蚀刻之后从所述衬底移除所述遮蔽材料的所有剩余部分。
26.根据权利要求17所述的方法，其中在所述第二蚀刻之后至少一些遮蔽材料保留在所述衬底上；且其包含形成集成电路，所述至少一些遮蔽材料构成所述集成电路的一部分。
27.根据权利要求17所述的方法，其中所述沉积用所述导电材料覆盖所有所述相对侧壁。
28.根据权利要求17所述的方法，其中所述开口在所述沉积之前具有至少10:1的纵横比。
29.根据权利要求28所述的方法，其中所述开口在所述沉积之前具有至少15:1的纵横比。
30.根据权利要求17所述的方法，其中所述导电材料在所述相对侧壁部分上具有所述沉积之前所述开口的最外部分的最小开口尺寸的0.1％到40％的横向厚度。
31.根据权利要求30所述的方法，其中所述横向厚度为所述最小开口尺寸的3％到10％。
32.根据权利要求17所述的方法，其包含在所述第二蚀刻之后从所述开口移除所述导电材料。
33.根据权利要求17所述的方法，其包含在所述等离子蚀刻之后在所述开口内装衬所述个别侧壁部分的所述导电材料上沉积另一材料，且包含形成集成电路，所述另一材料和装衬所述个别侧壁部分的所述导电材料构成所述集成电路的部分。
34.根据权利要求17所述的方法，其包含在所述第二蚀刻之后在所述开口内收纳于所述个别侧壁部分上的所述导电材料上沉积导电性更强的材料，且包含形成集成电路，所述导电性更强的材料和收纳于所述个别侧壁部分上的所述导电材料构成所述集成电路的部分。
35.根据权利要求34所述的方法，其中所述导电性更强的材料具有与收纳于所述个别侧壁部分上的所述导电材料的组成相同的组成。
36.根据权利要求34所述的方法，其中所述导电性更强的材料具有与收纳于所述个别侧壁部分上的所述导电材料的组成不同的组成。
37.根据权利要求34所述的方法，其包含将所述导电性更强的材料和装衬所述个别侧壁部分的所述导电材料形成为电容器电极，所述电容器电极至少部分地收纳在所述经延伸的开口内。
38.根据权利要求17所述的方法，其中所述第二蚀刻使所述开口完全延伸穿过所述介电材料。
39.根据权利要求17所述的方法，其中所述第二蚀刻未使所述开口完全延伸穿过所述介电材料。
40.根据权利要求39所述的方法，其包含在所述第二蚀刻之后，用导电材料装衬所述经延伸的开口的侧壁的最低部分，以及随后等离子蚀刻所述介电材料以使所述开口在所述介电材料内进一步延伸得更深。
41.一种在介电材料中形成开口的方法，其包含：
在衬底的介电材料上形成图案化遮蔽材料；
使用所述图案化遮蔽材料作为掩模来部分地在所述介电材料中第一蚀刻开口，所述开口包含最低点和相对侧壁；
在所述第一蚀刻之后，在所述图案化遮蔽材料上且在所述开口内所述相对侧壁的至少个别部分上和所述开口最低点上沉积导电材料；
在所述沉积之后，有效蚀刻所述导电材料以暴露所述开口最低点；以及
在所述导电材料的所述蚀刻之后且在所述导电材料在所述开口内的所述个别部分上的情况下，第二蚀刻所述介电材料以使所述开口在所述介电材料内延伸得更深，所述第二蚀刻包含等离子蚀刻。
42.根据权利要求41所述的方法，其中所述遮蔽材料包含两个不同组成材料层。
43.根据权利要求41所述的方法，其中所述遮蔽材料基本上仅由两个不同组成材料层组成。
44.根据权利要求41所述的方法，其中所述遮蔽材料在其整个厚度上具有大体上均匀的组成。
45.根据权利要求41所述的方法，其中在所述第二蚀刻之后至少一些遮蔽材料保留在所述衬底上；且其包含在所述第二蚀刻之后从所述衬底移除所述遮蔽材料的所有剩余部分。
46.根据权利要求41所述的方法，其中在所述第二蚀刻之后至少一些遮蔽材料保留在所述衬底上；且其包含形成集成电路，所述至少一些遮蔽材料构成所述集成电路的一部分。
47.根据权利要求41所述的方法，其中所述沉积用所述导电材料覆盖所有所述相对侧壁。
48.根据权利要求41所述的方法，其中所述开口在所述沉积之前具有至少10:1的纵横比。
49.根据权利要求48所述的方法，其中所述开口在所述沉积之前具有至少15:1的纵横比。
50.根据权利要求41所述的方法，其中所述导电材料在所述相对侧壁部分上具有所述沉积之前所述开口的最外部分的最小开口尺寸的0.1％到40％的横向厚度。
51.根据权利要求50所述的方法，其中所述横向厚度为所述最小开口尺寸的3％到10％。
52.根据权利要求41所述的方法，其包含在所述第二蚀刻之后从所述开口移除所述导电材料。
53.根据权利要求41所述的方法，其包含在所述等离子蚀刻之后在所述开口内装衬所述个别侧壁部分的所述导电材料上沉积另一材料，且包含形成集成电路，所述另一材料和装衬所述个别侧壁部分的所述导电材料构成所述集成电路的部分。
54.根据权利要求41所述的方法，其包含在所述第二蚀刻之后在所述开口内收纳于所述个别侧壁部分上的所述导电材料上沉积导电性更强的材料，且包含形成集成电路，所述导电性更强的材料和收纳于所述个别侧壁部分上的所述导电材料构成所述集成电路的部分。
55.根据权利要求54所述的方法，其中所述导电性更强的材料具有与收纳于所述个别侧壁部分上的所述导电材料的组成相同的组成。
56.根据权利要求54所述的方法，其中所述导电性更强的材料具有与收纳于所述个别侧壁部分上的所述导电材料的组成不同的组成。
57.根据权利要求54所述的方法，其包含将所述导电性更强的材料和装衬所述个别侧壁部分的所述导电材料形成为电容器电极，所述电容器电极至少部分地收纳在所述经延伸的开口内。
58.根据权利要求41所述的方法，其中所述第二蚀刻使所述开口完全延伸穿过所述介电材料。
59.根据权利要求41所述的方法，其中所述第二蚀刻未使所述开口完全延伸穿过所述介电材料。
60.根据权利要求58所述的方法，其包含在所述第二蚀刻之后，用导电材料装衬所述经延伸的开口的侧壁的最低部分，以及随后等离子蚀刻所述介电材料以使所述开口在所述介电材料内进一步延伸得更深。
61.根据权利要求41所述的方法，其包含在所述第一蚀刻之后且在所述沉积之前，从所述衬底仅移除至少靠近所述开口的一些所述图案化遮蔽材料。
CN200680031928XA 2005-09-01 2006-08-24 在介电材料中形成开口的方法 Active CN101366102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/217,905 2005-09-01
US11/217,905 US7419913B2 (en) 2005-09-01 2005-09-01 Methods of forming openings into dielectric material
PCT/US2006/033014 WO2007030332A2 (en) 2005-09-01 2006-08-24 Methods of forming openings into dielectric material

Publications (2)

Publication Number Publication Date
CN101366102A true CN101366102A (zh) 2009-02-11
CN101366102B CN101366102B (zh) 2010-10-06

Family

ID=37719328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680031928XA Active CN101366102B (zh) 2005-09-01 2006-08-24 在介电材料中形成开口的方法

Country Status (6)

Country Link
US (1) US7419913B2 (zh)
EP (1) EP1920457A2 (zh)
KR (1) KR101001763B1 (zh)
CN (1) CN101366102B (zh)
TW (1) TWI323914B (zh)
WO (1) WO2007030332A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419913B2 (en) 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
DE102007035832B4 (de) * 2007-07-31 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator
KR101559777B1 (ko) * 2008-11-28 2015-10-13 엘지전자 주식회사 이동 단말기 및 이것의 방송 제어 방법
US9105697B2 (en) 2013-12-11 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using rounded hard mask
US10903109B2 (en) 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
CN112928070B (zh) * 2021-03-19 2023-06-06 长鑫存储技术有限公司 存储器的制作方法及存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
US6358837B1 (en) * 1998-03-31 2002-03-19 Lsi Logic Corporation Method of electrically connecting and isolating components with vertical elements extending between interconnect layers in an integrated circuit
CN1241805A (zh) * 1998-07-13 2000-01-19 日本电气株式会社 半导体器件及其制造方法
US6258707B1 (en) * 1999-01-07 2001-07-10 International Business Machines Corporation Triple damascence tungsten-copper interconnect structure
DE19935130C1 (de) * 1999-07-27 2001-02-22 Siemens Ag Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
US6730609B2 (en) * 2001-10-09 2004-05-04 Micron Technology, Inc. Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
US6969685B1 (en) * 2002-09-18 2005-11-29 Lam Research Corporation Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
US7074727B2 (en) * 2003-07-09 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Process for improving dielectric properties in low-k organosilicate dielectric material
US6933192B1 (en) * 2004-05-07 2005-08-23 International Business Machines Corporation Method for fabricating a trench having a buried dielectric collar
US7419913B2 (en) 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material

Also Published As

Publication number Publication date
KR101001763B1 (ko) 2010-12-15
US20070049037A1 (en) 2007-03-01
US7419913B2 (en) 2008-09-02
WO2007030332A2 (en) 2007-03-15
CN101366102B (zh) 2010-10-06
WO2007030332A3 (en) 2007-04-26
TW200715399A (en) 2007-04-16
EP1920457A2 (en) 2008-05-14
KR20080049070A (ko) 2008-06-03
TWI323914B (en) 2010-04-21

Similar Documents

Publication Publication Date Title
JP5610264B2 (ja) 半導体装置、半導体部品および半導体構造、ならびに半導体装置、半導体部品および半導体構造を形成する方法
CN106816430B (zh) 包括空气间隔物的半导体器件
US7226845B2 (en) Semiconductor constructions, and methods of forming capacitor devices
US7468323B2 (en) Method of forming high aspect ratio structures
US7666797B2 (en) Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
US20070181929A1 (en) Semiconductor Constructions, Memory Cells, DRAM Arrays, Electronic Systems; Methods of Forming Semiconductor Constructions; and Methods of Forming DRAM Arrays
CN101366102B (zh) 在介电材料中形成开口的方法
US20070166920A1 (en) Transistor gate forming methods and transistor structures
KR20080015948A (ko) 반도체 구조, 메모리 어레이, 전자 시스템, 및 반도체구조를 형성하는 방법
US7857982B2 (en) Methods of etching features into substrates
US7589369B2 (en) Semiconductor constructions
JP2005183918A (ja) 半導体素子のビットライン形成方法
JP4609722B2 (ja) 強誘電体記憶装置および電子機器
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
US9287346B2 (en) Semiconductor device
CN114242659A (zh) 存储器的制造方法和存储器
CN220553299U (zh) 存储单元结构及动态随机存取存储单元结构
US20230354585A1 (en) Digit line and cell contact isolation
US11152375B2 (en) Contact patterning
CN115241132A (zh) 半导体结构及其形成方法
CN114121812A (zh) 存储器的制造方法和存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant