TWI323914B - Methods of forming openings into dielectirc material - Google Patents

Methods of forming openings into dielectirc material Download PDF

Info

Publication number
TWI323914B
TWI323914B TW095131814A TW95131814A TWI323914B TW I323914 B TWI323914 B TW I323914B TW 095131814 A TW095131814 A TW 095131814A TW 95131814 A TW95131814 A TW 95131814A TW I323914 B TWI323914 B TW I323914B
Authority
TW
Taiwan
Prior art keywords
opening
conductive material
dielectric material
dielectric
substrate
Prior art date
Application number
TW095131814A
Other languages
English (en)
Other versions
TW200715399A (en
Inventor
Thomas M Graettinger
John K Zahurak
Shane J Trapp
Thomas Arthur Figura
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200715399A publication Critical patent/TW200715399A/zh
Application granted granted Critical
Publication of TWI323914B publication Critical patent/TWI323914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

1323914 九、發明說明： 【發明所屬之技術領域】 本發明係關於在介電材料中形成開口之方法。 【先前技術】 積體電路通常在半導體基板上且在其内部進行製造，其 • 持續趨勢為朝向製造越來越小之設備發展。電容器為一種 常用於積體電路（例如在dram電路中）之製造之組件類 型。典型之電容器包含兩個由一非導電介電區域隔開之導 ® 電電極。由於積體電路密度已增加，因此儘管通常電容器 面積會減小，對維持足夠高的儲存電容仍持續存在挑戰。 積體電路密度之增加通常導致電容器之水平尺寸降低量比 垂直尺寸之降低量更大。在許多情泥下，電容器之垂直尺 寸更已增加。 一種形成電容器之方式為最初形成一絕緣材料，在其内 部形成一電容器儲存節點電極。舉例而言，通常在此形成 電容器電極之絕緣材料中製造單獨電容器之電容器電極開 口之陣列，其中典型之形成電極之絕緣材料為摻雜磷及硼 之一或兩者的二氧化矽。該等電容器電極開口通常係藉由 蝕刻來形成。然而，在該絕緣材料内蝕刻該等電容器電極 開口可能較為困難，特別在開口為深開口之狀況下尤如此。 一種在介電材料内蝕刻開口（無論為電容器開口、接觸 開口或為其他開口）之方式包括電漿蝕刻。此處，轟擊核 素通常包含電子，其通常穿過遮罩開口以物理或化學方式 之一或兩者與介電材料相互作用，以將遮罩開口之圖案轉 113967.doc 移至x "電材料中 '然巾，在一些情況下，尤其在開口深 度達到且超過其最窄寬度二十倍的狀況下，連續電漿蝕刻 之速率會顯者降低’或會使#刻作用偏離與基板正交之方 向此現象可部分歸因於來自钱刻核素之陽離子在被勉刻 之開口之最低點内的聚積。 雖然本發明之目的在於解決以上指出之問題，但決不因 又到限制在未對本說明書作解釋性或其他限制性參考 的情況下且根據均等原貝J，本發明僅受限於如字面上表述 之隨附申請專利範圍。 【發明内容】 本發明包括在介電材料中形成開口之方法。在一實施例 中，一開口係穿過介電材料來部分蝕刻，其中該開口包含 該介電材料之一最低點及相對側壁。該開口内之該等相對 側壁的至少個別部分裝襯有一導電材料。在該導電材料在 該開口内之該等個別部分之上的情況下，執行電漿蝕刻深 入至穿過該開口之該介電材料之該最低點以使該開口於該 介電材料内延伸得更深。 在一實施例中，一種在介電材料中形成開口之方法包括 在一基板之介電材料上形成圖案化遮罩材料。在第一蝕刻 /月間，使用g玄圖案化遮罩材料作為遮罩而在該介電材料中 部分蝕刻一開口。該開口包含相對側壁。在該第一蝕刻之 後，自至少靠近該開口之該基板僅移除一些該圖案化遮罩 枯料。在移除之後，沈積一導電材料在該圖案化遮罩材料 之剩餘者上’且對於該開口内而言，沈積在該等相對側壁 H3967.doc 之至少個別部分上 部分之上的情況下 口於該介電材料内 楽·姓刻。 。在該導電材料在該 ，對該介電材料執行 延伸得更深，且其十 開口内之該等個別 第二蝕刻以使該開 該第二蝕刻包含電
在一實施例中，一接+ A A 種在；丨電材料中形成開口之方法包括 基板之介電材料上形成圖案化遮罩材料。在第-姓刻期 、圖案化遮罩材料作為遮罩而在該介電材料中部 刀餘刻％ 口。s亥開口包括一最低點及相對側壁。在該第 蝕刻之後’沈積導電材料在該圖案化遮罩材料上，且對 於°玄開口内而§ ’沈積在該等相對側壁之至少個別部分上 及該開口最低點上。在此沈積之後，有效蝕刻該導電材料 以暴露該開口最低點。在蝕刻該導電材料之後且在該導電 材料在該開口内之該等個別部分之上的情況下，對該介電 材料執行第二蝕刻以使該開口於該介電材料内延伸得更 深’且其中該第二蝕刻包含電漿蝕刻。 本發明涵蓋其他態樣及實施例。 【實施方式】 本發明之揭示内容服從促進美國專利法"為促進科學及 貫用技術之發展（to promote the progress of science and useful arts)"(條款1，章節8)之憲法目的。 參照圖1至圖15描述在介電材料中形成開口之例示性較 佳方法。參看圖1，以參考數字10大體上指示—基板片 段。此較佳包含半導體基板’例如，塊體單晶矽基板12， 其具有於其之上收納之介電材料14。在本文件正文中，術 113967.doc 1323914 語"半導體基板"或"半導體性基板"係定義為意謂包含 體性材料之任何構造，該半導體性㈣包括（但不限於）諸 如丰導體性晶圓之塊體半導體性材料（單獨者或在於里之 上包含其他材料之組件中）及半導體性材料層（單獨者或在 包含其他材料之組件中）。術語"基板"係指 包括（但不限於）上述之半導體檢分 、，Ό構， 干ν體14基板。儘管亦涵蓋絕緣半 導體（_ic〇nductor_on_insuiat〇r)基板以及與半導體性質無 關之其他基板，但例示性材料12包括輕度推雜之單晶石夕了 例示性較佳材料14包括侧鱗石夕玻璃（B咖），其中例示性較 佳厚度範圍為〗5，_埃至4〇，_埃。僅舉例而言替代性 例示性材料14包括經碳摻雜之二氧化矽、氮化矽、碳化 石夕、氧氮化石夕、氧化叙、氧化給、氧化鍺、鱗石夕酸越玻 璃、未經摻雜之二氧化石夕（其例如藉由正石夕酸四乙醋之分 解而沈積）以及旋布破璃（spin_〇n_glass)。 遮罩材料〗6係經收納於基板1〇之介電
佳係在材料Μ上形成，在本文件正文中，以"在Z 於··....上"意謂處於與所述材料有至少一些直接物理接觸狀 態中。遮罩材料16遍及其厚度可具有大體上均句之組成， 或者可包含兩個3戈兩個以上具有+同組成材料之層。圖1 描述基本上僅由兩個具有不同組成材料之層組成的遮罩材 料16 ’意即具有-内層18及-外層20。兩層中任一者可為 導電的、電絕緣的或半導體性的。僅舉例而言，層18之例 示1"生較佳電絕緣材料包括非晶形碳’且例示性導電材料包 括導電性摻雜之多晶石夕、氮化欽、紹及/或鶴。層2〇較佳 113967.doc LH· 包含光電可成像之& # t 豕之材枓，例如光阻。層18之例示性較佳里 度範圍為1，000埃至20 η 矢主2〇,〇〇〇埃，而層20之例示性較佳厚 1，000埃至 10,000埃。 A ’、 '看圖2 ’已在遮罩材料16内形成-開口 22，較佳為該 2 口 22完全穿過該料材料16達至介電材料⑷僅舉例而 此在根據本發明之某些態樣的在此介電材料中形成開 口之方法中僅僅為-種在基板之介電材料上形成圖案化遮 罩材料的方去。當然’亦涵蓋在基板之介電材料上形成圖 案^遮罩材料的任何其他現有或仍有待發展之方法，且其 與是否利用光微影術無關。一種製造圖2之構造的典型方 法將為將較佳光阻層20光致圖案化以形成最初延伸至較佳 硬遮罩材料18之開口 22，繼而相對於光阻材料2〇大體上選 擇性地姓刻材料1 8。 參看圖3，已使用圖案化遮罩材料16作為一遮罩在介電 材料14中为蝕刻一開口 24。然而，本發明之態樣涵蓋在 不依賴於遮罩之使用的情況下部分穿過介電材料14蝕刻開 24不官怎樣，用以形成圖3之開口 24之較佳钱刻方式 為藉由電漿蝕刻。例示性較佳技術（其中材料2〇包含光 阻材料1 8包含非晶形碳且材料14包含BPSG)包括使用碳 氟化合物化學品。c4F8、c4F6、cf4、〇2、CF3(包括此等者 之組合’且具有或不具有諸如Ar、xe之惰性氣體）為例示 性化學品。多頻中等或高密度電漿、平行板及RIE為例示 性反應器類型。在一例示性實施例中，可認為於介電材料 14 t部分蝕刻的開口 24包含一最低點26及相對側壁28。如 113967.doc • 10- 1323914 • 戶斤示’最低點26可為大體上水平定向之基底，其中相對側 壁為大體上平行。或者僅舉例而言，最低點可由圓形、波 浪形及/或粗糙基底產生。又或者僅舉例而言，一些或所 • 有相對側壁28可朝向彼此形成角度以使最低點26形^^^ _ 乡減位或刀口線。又或者僅舉例而言，-些或所有相對 側壁可遠離彼此形成角度。 不管怎樣，在一實施例中，且根據克服上述”先前技術” 部分中所指出之問題（本發明以此為目的）之原則，開口24 係經蝕刻成較佳具有大於20:1或不大於3〇]之縱橫比，舉 例而言為此使得材料14之蝕刻方向及蝕刻速率不受到損 害。此外更佳為經部分蝕刻之開口 24具有至少1〇:1且更佳 為至少15:1之縱橫比。僅舉例而言，在材料14内經部分蝕 刻之開口 24的通常深度為1〇,00〇埃至2〇,〇〇〇埃，其中開口 24之例示性最小最外寬度為5〇〇埃至2,〇〇〇埃。 參看圖4’已自至少靠近開口 24之基板1〇移除一些（且僅 φ 一些）圖案化遮罩材料16。在一較佳實施例中，此移除為 自至少靠近開口 24之基板10移除大部分遮罩材料16，且在 一例示性及所描述之貫施例中為移除兩個具有不同組成材 料之層18及20之所有外層20。舉例而言，在材料2〇包含光 阻的情況下，一例示性較佳移除技術包含〇2電漿灰化。 參看圖5，已將導電材料30沈積在圖案化遮罩材料16之 剩餘者上’且對於開口 24内而言，沈積在相對側壁28之至 少個別部分上。在所描述之較佳實施例中，使導電材料3〇 收納於所有相對側壁2 8上或使所有相對側壁2 8裝襯有導電 113967.doc 丄4 料且在貫知例中，導電材料3 0亦可能經收納在開口 最低點26上。此提供僅僅一種在開口 24内使相對側壁“之 . 至少個別部分裝襯有導電材料之例示性較佳實施例，且其 ·' 〃疋否和用圖案化遮罩材料無關，且（若如此）則與在沈積 - 導電材料3〇之前是否移除一些或所有此遮罩材料或未移除 此遮罩材料無關。僅舉例而言，例示性較佳導電材料包括 氮化鈦、銘、嫣及導電性換雜之多晶石夕。 % 在一較佳實施例中，導電材料30在相對側壁部分28上具 有為在沈積材料30之前在材料14内之開口 24最外部分最小 開口尺寸之0.1%至40。/。的橫向厚度"a”，且更佳為此最小 開口尺寸之3%至10%。另外僅舉例而言’在一較佳實施例 中，導電材料30在相對側壁部分28上具有不大於1〇〇埃之 橫向厚度"A"。 參看圖6，且在僅僅一個例示性較佳實施例中，導電材 料3 0已被有效姓刻以暴露介電材料14之開口最低點2 6。例 鲁 示性較佳蝕刻化學品（其中材料3〇包含導電性摻雜之多晶 矽或氮化鈦，遮罩材料18包含非晶形碳，且介電材料14包 含BPSG)包括Cl2及He。 參看圖7，且在導電材料3〇經收納在開口 24内之相對側 壁28之個別部分上的情況下，對介電材料14進行蝕刻以使 開口 24在介電材料14内延伸得更深，其中該蝕刻包含電漿 蝕刻’例如上述電漿蝕刻。可將圖4之蝕刻認為材料14之 第一蝕刻，而可將圖7之材料14之蝕刻認為第二蝕刻。然 而，在本文件正文中，諸如"第一"及"第二"之使用指出個 113967.doc •12· 1323914
第095131814號專利申請案 中文說明書替換頁(98年4月） 之開口 別蝕刻相對於彼此之時間關係，而並非必定為材料 (或其他）之始終第一蝕刻或始終第二蝕刻。不管怎樣且僅 舉例而言，導電材料30可藉由為蝕刻核素之陽離子提供導 電流徑以使其自開口 24向外流出而在使開口 24在材料“内 延伸得更深的電漿蝕刻技術中起作用，藉此有可能減少或 排除钱刻速率降低及钱刻方向改變的可能性。 可在圖7之電聚触刻之後自經延伸之開口移除導電材料 30,或者該導電材料30可留作為完成之積體電路構造之部 分。例如且僅舉例而言，圖8描述沈積額外的導電材料 34，對於開口 24内而言沈積在裝襯個別側壁部分28的導電 材料30上。此額外的導電材料34可具有與導電材料％之組 成相同之組成，或可具有不同組成。此外，材料34可為絕 緣的或半導體性的，且因此為另一（不同組成）材料。在一 實施例（其中材料34為導電的）中，可在積體電路之最終製 造中利用材料30及34中之至少一部分，藉此提供其導電組 件。例如且僅舉例而言，可將圖8之基板拋光以使材料34 自層18向外移除（或者，將所有達至介電材料14之路徑拋 光），藉此相對於介電材料14形成容器電容器儲存節點， 例如，DRAM電路之容器電容器儲存節點。圖9描述此類 製造以及關於電容器介電層3丨及外部電容器電極33之後續 製造，其中材料30及34形成至少部分收納在經延伸之開口 24内的電容器電極，藉此形成電容器。或者，僅舉例而 言，亦可使材料34沈積至適合於完全填充開口以之剩餘體 積的厚度。 113967-980430.doc •13· [ 1J23914 圖7亦描述在一較佳例示性實施例中，在所述第二蝕刻 之後，至少一些遮罩材料丨6餘留於基板1 〇之上。此例示性 剩餘材料16(例如層18)可在圖7之第二蝕刻之後自基板1〇完 王移除，或者，可留作為所製造之最終積體電路之導電、 半導體性或介電部分。或者僅舉例而言，可在使開口 24於 "電材料14内進一步延伸的蝕刻動作期間將所有剩餘遮罩 材料1 6完全钱刻。
僅舉例而言，圖丨〇描述一替代性例示性實施例之基板片 2 10a。在適當處已利用來自最初描述之實施例的相同數 子—以後，·双a指出其差異。圖1〇描述所有遮罩材料未 =示）之移除，該移除與介電材料14内之開口以的延伸相 當或為在此蝕刻之後的後續移除。藉此顯示例示性材料 34a經收納在介電材料14之最外表面上。
僅舉例而S，圖11說明另一例示性替代性實施例之基 板片段l〇b。在適當處已利用來自最初描述之實施例的相 同數字’以後綴” b”指出其差異。圖u類似於圖1〇之構 〃中已在第一蝕刻之後且在沈積例示性材料 3仆之前移除導電材料30(未圖示）。 上述例示性較佳實施例描述用當使開口24完全穿過介電 材料14延伸時之圖7之電㈣刻。‘^，本發明之態樣並 不因此^，且可能需要僅使該開口於介電材料14内部分 =更深，例如，作為後續㈣步驟之開端，或在介電 材'4 Μ需完全穿過其延伸之電路組件的製造中。 舉例而s，圖12說明一替代性例示性基板片段…。在 113967.doc ，‘處已利用來自最初描述之實施例的相同數字，以後綴 c"指出其差異。圖12與圖7之不同之處在於其描述尚未經 . 蝕刻為完全穿過介電材料14之開口 24P因此，可在開口 24c内形成導電性、半導體性及/或絕緣性結構/組件而無需 _ 與基板12之任何部分有導電接觸。 此外且不管怎樣，可重複上述加工。舉例而言，圖13描 述使經延伸之開口 24c之側壁最低部分裝襯有導電材料 • 34c。圖丨4及圖15描述使開口 24c於介電材料14内進一步延 伸得更深的對介電材料14進行之後續電漿蝕刻，其再次可 使此開口完全穿過介電材料14延伸或可不使此開口完全穿 過介電材料14延伸。因此，在以兩個以上蝕刻步驟於介電 材料内蝕刻一開口之過程中，若需要，則可部分或完全重 複上述加工。 本發明之態樣包括製造積體電路，同樣可包含任何電路 或子電路。又僅舉例而言，此可包含記憶體電路，例如 • dram電路。舉例而言，圖16描述併入至DRA]VUe(憶體單 兀中之場效電晶體70。具體言之，將電晶體70描述為包含 相對源極/沒極區域72及74 ’其具有一在其間可操作收納 之閘極構造75。將閘極構造75描述為包含一導電部分78、 一閘極介電體80、一絕緣帽82及絕緣側壁間隔物84。場效 電晶體構造70當然僅為例示性構造，且涵蓋任何其他構造 (無論為現有或仍有待發展之構造），例如垂直及/或凹陷構 造。將源極/汲極區域72電連接至一儲存設備15〇，且將源 極/汲極區域74電連接至一位元線152。將閘極構造7 守 113967.doc 1323914 . 電部分78電連接至閘極控制觸點153 »儲存設備15〇可包含 任何合適設備，包括電容器（例如）以及可包括如上所述之 容器電容器儲存節點的電容器。位元線152可包含任何合 . 適構造。可將該場效電晶體認為係一積體電路之部分，例 如，之前所述DRAM積體電路。 圖17大體上說明（以實例之方式，但無限制性）根據本發 明之一慼樣之電腦系統4〇〇的一實施例。電腦系統4〇〇包括 ^ 一監視器401或其他通信輸出設備、一鍵盤402或其他通信 輸入設備及一主機板404。主機板4〇4可攜帶一微處理器 406或其他資料處理單元及至少一記憶體設備4〇8。記憶體 設備408可包含上述本發明之各種態樣，包括（例如）字線、 位το線及DRAM單位單元中之一或多者。記憶體設備4〇8 可包含一記憶體單元陣列，且可將此陣列與定址電路耦接 在一起以用於存取該陣列中之個別記憶體單元。此外，可 將戎記憶體單兀陣列耦接至一讀取電路以用於讀取來自記 • 憶體單兀之資料。定址及讀取電路可用於在記憶體設備 408與處理器406之間輸送資訊。此在圖以中所示之主機板 404之方塊圖中舉例說明。在此方塊圖中，將定址電路舉 例說明為410且將讀取電路舉例說明為412。 在本發明之特定態樣中，記憶體設備4〇8可對應於一記 憶體模組。舉例而言，單列直插記憶體模組in_Hne memory module，SIMM)及雙列直插記憶體模組（duai in_ line memory module，DIMM)可用於利用本發明之教示的實 施例中。可將該記憶體設備併入至多種提供自該設備之記 113967.doc -16- 1323914 憶體單元讀取且寫入至該設備之 匕丨心股早兀之不同方 設計中之任一者中。一 # ±卜方、% ^ 决的 者τ «此方法為頁面模式操作。 έ己憶體早元陣列之一列且随擒从六 以卜隨機地存取該陣列之不同行的方 法來界之在dram中之頁面模式操作。在存取列時可讀取 及輸出儲存在該列與行交又點處之資料。
-種替代類型之設備為延伸資料輸出(ED0)記憶體，其 在已關閉定址行之後允許储存在記憶料列地址處之資料 可用作輸出。此記憶體可藉由允許更短之存取信號來增加 -些通信速度而不減少其中記憶體輸出資料在記憶體匯流 排上為可利用之時間。其他替代類型之設備（僅舉例而言） 包括 SDRAM、DDR SDRAM、SLDRAM、VRAM 及直 °接 RDRAM以及諸如SRAM或快閃記憶體之其他設備。
圖19說明本發明之例示性電子系統7 〇 〇之各種實施例的 间級組織之簡化方塊圖。系統7〇〇可對應於（例如）電腦系 統、處理控制系統或採用處理器及相關記憶體之任何其他 糸、’先電子糸統7 〇 〇具有功能元件’其包括一處理器或算 術/邏輯單元（ALU)702、一控制單元704 ' —記憶體設備單 元706及一輸入/輸出（I/O)設備708。大體而言，電子系統 700將具有原生指令集，該等原生指令指定待藉由處理器 702對資料執行之操作及在處理器702、記憶體設備單元 706與I/O設備708之間的其他相互作用。控制單元704藉由 連續地循環使得指令自記憶體設備706提取且執行的一組 操作來協調處理器702、記憶體設備706及I/O設備708之所 有操作。在各種實施例中，記憶體設備706包括（但不限於） 113967.doc 17 隨機存取記憶錄鳩)設備、只讀記憶體（ROM)設備及周 邊設備（諸如軟磁碟驅動器及緊密磁碟CD-ROM驅動器）。 -般熟習此項技術者應瞭解’在閱讀且理解本揭示案後， 根據本發明之各種態樣即能夠將所說明之電學組件中之任 一者製造成包括DRAM單元、字線及位元線。 ^圖20為例示性電子系統8〇〇之各種實施例的高級組織之 間化方塊圖》該系統800包括一記憶體設備8〇2，該記憶體 »又備802具有一圯憶體單元陣列8〇4、地址解碼器、列 存取電路808、行存取電路81〇、用於控制操作之讀/寫控 制電路812及輸入/輸出電路8〖4。記憶體設備8〇2進一步包 括電源電路8 1 6及感應器82〇，諸如用於判定記憶體單元是 否處於低臨限傳導狀態或高臨限非傳導狀態的電流感應 器。所說明之電源電路816包括電源供應電路88〇、用於提 供參考電壓之電路882、用於以脈衝提供第一字線之電路 884、用於以脈衝提供第二字線之電路886及用於以脈衝提 供位元線之電路888。系統800亦包括一處理器822或用於 記憶存取之記憶體控制器。 5己憶體設備802經由配線或電鑛金屬線自處理器822接收 控制信號824。記憶體設備802用於儲存經由I/O線存取之 資料。彼等熟習此項技術者應瞭解可提供額外電路及控制 信號，且記憶體設備802已加以簡化以有助於聚焦於本發 明β處理器822或記憶體設備802中之至少一者可包括本揭 示案中先前所述之類型之DRAM單元。 本揭示案之各種經舉例說明之系統係意欲提供對本發明 113967.doc 1323914 之電路及結構之各種應用的一般性瞭解，而並 ， 外思' 欲用作 對使用根據本發明之態樣之記憶體單元 _ 电十系統之所有 疋件及特徵的完全描述…般熟習此項技術者應瞭解可於 單-封裝處理單元中或甚至於單―半導體晶片上製造各種 2子系、统’以便減少處理器與記憶體設備之間的通信時 記憶體單it、字線及位元線之應用可包括用於記憶體模 組、設備驅動器、電源模組、通信數據機、處理器模么且及 應用特定性模組之電子系統，且可 ” . ,_ 0 夕日日片模 組。此電路可另外為多種電子系統（諸如鐘、電視、手 機、個人電腦、汽車、工業控制系統、航控器及 子組件。 ’、) 依照法規’已以或多或少地特定關於結構及方法特徵的 語言描述了本發明。然@，應瞭解，本發明不限於經展示 及描述之特定特徵，此係因為本文所揭示之方法包含了實 現本發明之較佳形式。因此，以根據均等原則作適當解釋 屬於隨附申請專利範圍恰當範疇内的形式或變體中之任一 者來主張本發明。 【圖式簡單說明】 圖1為在根據本發明之一態樣之方法中的半導體晶圓片 段之示意性截面圖。 圖2為圖1之晶圓片段在藉由圖i描述之加工的後續加工 點時之視圖。 圖3為圖2之晶圓片段在藉由圖2描述之加工的後續加工 113967.doc 之Η 點時之視圖。 圖4為圖3之晶圓片段在藉由圖3描述之加工的後續加工 點時之視圖。 圖5為圖4之晶圓片段在藉由圖4描述之加工的後續加工 點時之視圖。 圖6為圖5之晶圓片段在藉由圖5描述之加工的後續加工 點時之視圖。 圖7為圖6之晶圓片段在藉由圖6描述之加工的後續加工 點時之視圖。 圖8為圖7之晶圓片段在藉由圖7描述之加工的後續加工 點時之視圖。 圖9為圖8之晶圓片段在藉由圖8描述之加工的後續加工 點時之視圖。 凡圖10為在根據本發明之—態樣之方法中的半導體晶圓片 之示意性戴面圖。 圖11為在根據本發明之一態樣之方法中的半導體晶圓片 段之示意性截面圖。 圖12為在根據本發明之一態樣之方法中的半導體晶圓片 段之示意性截面圖。 圖13為圖12之晶圓片段在藉由圖12描述之加工的後續加 工點時之視圖。 圖14為圖13之晶圓片段在藉由圖13描述之加工的後續加 工點時之視圖。 圖15為圖14之晶圓片段在藉由圖14描述之加工的後續加 H3967.doc •20· 工點時之視圖。 圖〗6為在根據本發明之一 段之示意性截面圖。 、樣之方法中的半導體晶圓片 圖1 7為說明本發明之例示性 圖18為顧-㈤ ^生應用的電腦之示意圖。 為.4不圖17之電腦的主機板之特 圖19為根摅太热1 鬼圖。 媒本&明之一例示性能样沾+，^ 塊圖。 』丁『生心樣的電子系統之高級方 圖20為根據本發明之一態樣的例 塊圖。 j 1「王冤子糸統之簡化方 【主要元件符號說明】 基板片段 10 l〇a 10b 1 〇c 12 14 16 18 20 22 24 24c 26 28 基板片段 基板片段 基板片段 塊體單晶矽基板 介電材料 遮罩材料 内層 外層 開口 開口 開口 最低點 相對側壁 113967.doc 21 1323914 30 導電材料 31 電容器介電層 33 外部電容器電極 34 (導電）材料 34a (導電）材料 34b (導電）材料 70 場效電晶體 72 源極/汲極區域 74 源極/汲極區域 75 閘極構造 78 導電部分 80 閘極介電體 82 絕緣帽 84 絕緣側壁間隔物 150 儲存設備 152 位元線 153 閘極控制觸點 400 電腦糸統 401 監視器 402 鍵盤 404 主機板 406 微處理器 408 記憶體設備 410 定址電路 113967.doc -22- 1323914 412 讀取電路 700 電子系統 702 算術/邏輯單元 704 控制單元 706 記憶體設備皁元 708 輸入/輸出（I/O)設備 800 電子系統 802 記憶體設備 804 記憶體單元陣列 806 地址解碼器 808 列存取電路、 810 行存取電路 812 讀/寫控制電路 814 輸入/輸出電路 816 電源電路 820 感應器 822 處理器 824 控制信號 880 電源供應電路 882 用於提供參考電壓之電路 884 用於以脈衝提供第一字線之電路 886 用於以脈衝提供第二字線之電路 888 用於以脈衝提供位元線之電路 A 橫向厚度 113967.doc •23

Claims (1)

1323914 货年夺月今。日修(更)正本 1---- | ,,. 第095131814號專利申請案 • 中文申請專利範圍替換本(98年4月） 十、申請專利範圍： 一種在介電材料中形成一開口之方法其包含： 在一基板之介電材料上形成圖案化遮罩材料，該遮罩 材料包含由不同組成材料所構成之外層及内層； 使用該目案化遮罩材料作為遮罩來部分地在該介電材 料中第一蝕刻一開口，該開口包含相對側壁； 在該第一蝕刻之後，移除所有外層但留下至少靠近該 開口之至少一些内層； 在該移除之後，沈積一導電材料在剩餘之内層上，及 沈積在該開口内以覆蓋該等相對側壁之至少個別部分上 且不填滿該開口；及 在該導電材料在該開口内覆蓋於該等相對侧壁之個別 部分且不填滿該開口的情況下H刻該介電材料以 使該開口於該介電材料内延伸得更深，該第二蝕刻包含 電漿蝕刻。
如請求項1之方法，其中所有内層為導電的。 如請求項1之方法，其中所有内層為電絕緣的。 如請求項1之方法，其中在該第二㈣之後至少一些内 層餘留在該基板上；且該方法包含在㈣二㈣之後自 該基板移除所有餘留之内層。 如請求们之方法’其中該沈積使所有該等相對 為該導電材料所覆蓋。 6.如請求们之方法，其中在該沈積之前該開口具有至，丨、 10:1之縱橫比。 J 113967-980430.doc 7·如请求項6之方法，其中在兮、士灶 15:1之縱橫比。 4積之前該開口具有至少 八：求項1之方法，其中該導電材料在該等相對侧壁部 二具有為㈣沈狀前該開H外料之一最小 汗口尺寸之0.1 〇/〇至40%的橫向厚度。 9.如清求項8之方法，其中嗲；I：生内js * Α 共甲该+«向厗度為該最小開口尺寸 之 3%至 1〇〇/((。 10·如清求項1之方法，直包含 你κ 八匕3在該第二蝕刻之後自該開口 移除該導電材料。 ^长項1之方法’其包含在該電漿則之後沈積另一 :對於該開口内而言沈積在裝概該等個別側壁部分 之該導電材料上’且包含形成積體電路，該另一材料及 s等個別側壁部分之該導電材料構成該積體電路之 部分。 月求項1之方法，其包含在該第二蝕刻之後沈積額外 、導電材料’對於該開口内而言沈積在經收納於該等個 別側壁部分上之該導電材料上，且包含形成積體電路， 該額外的導電材料及經收納於該等個別側壁部分上之該 導電材料構成該積體電路之部分。 月求項12之方法，其中該額外的導電材料具有與經收 、内於該等個別侧壁部分上之該導電材料之組成相同的組 成0 14.如請求項12之方法 納於該等個別側壁 ’其中該額外的導電材料具有與經收 部分上之該導電材料之組成不同的組 113967-980430.doc 如請求項12之方法， 該等個別側壁部分之=3使該額外的導電材料及裝觀 該電容器雷；^ ~導電材料形成為-電容器電極， -¾ m合器電極經至少邱八 16.如請求項1之方法，：：㉟於該經延伸之開口内。 該介電材料延伸。 a第—則使該開π完全穿過 其中該第二蝕刻未使該開口完全穷 17·如請求項1之方法 過該介電材料延伸 18.如請求項17之方法，其包含在該第二㈣之後，使該， 延伸之開口之側壁的最低部分震襯有導電材料，及隨福 電漿㈣該介電材料以使該開口於該介電材料内進一步 延伸得更深。 19. 一種在介電材料中形成一開口之方法，其包含： 在一基板之介電材料上形成圖案化遮罩材料，該遮罩 材料基本上僅由不同組成材料所構成之二層所組成； 使用該圖案化遮罩材料作為一遮罩來部分地在該介電 材料中第一蝕刻一開口，該開口包含一介電材料最低點 及相對側壁； 在該第一姓刻之後’沈積一導電材料在該圖案化遮罩 材料上’及沈積在該開口内以覆蓋該等相對側壁之至少 個別部分上及覆蓋該開口之最低點，該導電材料不填滿 該開口； 在該沈積之後’有效蝕刻該導電材料以暴露該介電材 料之開口最低點；及 113967-980430.doc 丄 在#刻該導電材料之後且在該導電材料在該開口内覆 蓋於該等相對側壁之個別部分且不填滿該開口的情況 下第一姓刻該介電材料以使該開口於該介電材料内延 伸得更深，該第二蝕刻包含電漿蝕刻。 2〇·如請求項19之方法，其中在該第二蝕刻之後至少一些遮 罩材料餘留在該基板上；且其包含在該第二蝕刻之後自 該基板移除該遮罩材料之所有剩餘者。 21. 如請求項19之方法，其中在該第二蝕刻之後至少一些遮 罩材料餘留在該基板上；且其包含形成積體電路，該至 ^一些餘留之遮罩材料構成該積體電路之一部分。 22. 如凊求項19之方法，其中該沈積使所有該等相對側壁為 該導電材料所覆蓋。 23 _如凊求項19之方法，其中該導電材料在該等相對側壁部 分上具有為在該沈積之前該開口的一最外部分之一最小 開口尺寸之0.1 〇/。至40%的橫向厚度。 24. 如凊求項19之方法，其包含在該第二蝕刻之後自該開口 移除該導電材料。 25. 如凊求項19之方法’其包含在該電漿蝕刻之後沈積另一 材料，對於該開口内而言沈積在裝襯該等個別側壁部分 之該導電材料上，且包含形成積體電路，該另一材料及 裝襯該等個別側壁部分之該導電材料構成該積體電路之 部分。 26. 如凊求項19之方法’其包含在該第二蝕刻之後沈積額外 的導電材料，對於該開口内而言沈積在經收納於該等個 113967-980430.doc [S] ^23914 別侧壁部分上之該導電材料上，且包含形成積體電路， 該額外的導電材料及經收納於該等個别側壁部分上之該 導電材料構成該積體電路之部分。 5 27. 如請求項丨之方法，其中所有内層為半導體性的。 28. —種在介電材料中形成一開口之方法其包含 在一基板之介電材料上形成圖案化遮罩材料；
使用該圖案化遮罩材料作為一遮罩來部分地在該介電 材料中第一蝕刻一開口，該開口包含相對側壁； 在該第一蝕刻之後，自該基板至少靠近該開口處移除 僅一些該圖案化遮罩材料； 在該移除之後，沈積一導電材料在該餘留之圖案化遮 罩材料上，及沈積在該開口内以覆蓋該等相對側壁之至 少個別部分上且不填滿該開口；
在該導電材料在該開口内覆蓋於該等相對側壁之個別 部分且不填滿該開口的情況下，使用該餘留之圖案化遮 罩材料作為一遮罩第二蝕刻該介電材料以使該開口於該 介電材料内延伸得更深’該第二蝕刻包含電漿蝕刻，在 該第二蝕刻之後，至少一些該餘留之遮罩材料係餘留在 該基板上；及 在該第二姓刻之後’自該基板移除所有餘留之該餘留 之遮罩材料。 29. —種在介電材料中形成一開口之方法，其包含·· 在一基板之介電材料上形成圖案化遮罩材料，該遮罩 材料包含由不同組成材料所構成之外層及内層，所有内 113967-980430.doc 1323914 層為導電的； 使用該圖案化遮罩材料作為一遮罩來部分地在該介電 材料中第-蝕刻一開口，該開口包含相對側壁； 在該第一触刻之後，自該基板至少禽 饥王^罪近該開口處移除 •僅一些該圖案化遮罩材料； 在該移除之後’沈積一導雷奸料 导罨材科在該餘留之圖案化遮 材料上’及沈積在該開口内以覆蓋該等相對側壁之至 少個別部分上且不填滿該開口；及 在該導電材料在該開口内覆蓋於該等相對側壁之個別 部分且不填滿該開σ的情況τ，第二_該介電材料以 使該開口於該介電材料内延伸得更深，該第二钱刻包含 電漿餘刻。 3〇· —種在介電材料中形成一開口之方法其包含： 在一基板之介電材料上形成圖案化遮罩材3料，該遮罩 材料包含由不同組成材料所構成之外層及内層，所有内 層為半導體性的； 使用該圖案化遮罩材料作為一遮罩來部分地在該介電 材料中第一敍刻一開口，該開口包含相對側壁； 在該第一钱刻之後，自續其把5 ,丨、土，〆 交目这基扳至少靠近該開口處移除 僅一些該圖案化遮罩材料； 在該移除之後，沈積一導電材料在該餘留之圖案化遮 罩材料上’及沈積在該開口内以覆蓋該等相對側壁之至 少個別部分上且不填滿該開口；及 在該導電材料在該開口内覆蓋於該等相對側壁之個別 I13967-980430.doc 工323914 部分且不填滿該開σ的情況下n刻該介電材料以 使該開口於該介電材料内延伸得更深，該第二钱刻 電漿钱刻。 31.如請求項1之方法，纟中該遮罩材料形成於其上之該介 電材料包含經碳摻雜之二氧切、氧化給或氧化錯中至 少一者。 之該介
如°月求項31之方法，其中該遮罩材料形成於其上 電材料包含經碳摻雜之二氧化矽。 其中該遮罩材料形成於其上之該介 其中該遮罩材料形成於其上之該介 其中該遮罩材料形成於其上之該介 之一氧化矽、氧化姶或氧化鍺中至 3 3.如請求項3 1之方法， 電材料包含氧化給。 34. 如請求項31之方法， 電材料包含氧化鍺。 35. 如請求項19之方法， 電材料包含經碳摻雜 少一者。
36. 如請求項28之方法， 電材料包含經碳摻雜 少一者。 其中該遮罩材料形成於其上之該介 之二氧化矽、氧化铪或氧化鍺中至 37.如請求項29之方法， 電材料包含經碳摻雜 少一者。 其中該遮罩材料形成於其上之該介 氧化石夕、氧化給或氧化鍺中至 38. 如請求項30之方法， 電材料包含經碳摻雜 少一者。 其中該遮罩材料形成於其上之該介 之二氧化矽、氧化铪或氧化鍺中至 113967-980430.doc
TW095131814A 2005-09-01 2006-08-29 Methods of forming openings into dielectirc material TWI323914B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/217,905 US7419913B2 (en) 2005-09-01 2005-09-01 Methods of forming openings into dielectric material

Publications (2)

Publication Number Publication Date
TW200715399A TW200715399A (en) 2007-04-16
TWI323914B true TWI323914B (en) 2010-04-21

Family

ID=37719328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131814A TWI323914B (en) 2005-09-01 2006-08-29 Methods of forming openings into dielectirc material

Country Status (6)

Country Link
US (1) US7419913B2 (zh)
EP (1) EP1920457A2 (zh)
KR (1) KR101001763B1 (zh)
CN (1) CN101366102B (zh)
TW (1) TWI323914B (zh)
WO (1) WO2007030332A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419913B2 (en) 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
DE102007035832B4 (de) * 2007-07-31 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator
KR101559777B1 (ko) * 2008-11-28 2015-10-13 엘지전자 주식회사 이동 단말기 및 이것의 방송 제어 방법
US9105697B2 (en) * 2013-12-11 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using rounded hard mask
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
CN112928070B (zh) * 2021-03-19 2023-06-06 长鑫存储技术有限公司 存储器的制作方法及存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
US6358837B1 (en) * 1998-03-31 2002-03-19 Lsi Logic Corporation Method of electrically connecting and isolating components with vertical elements extending between interconnect layers in an integrated circuit
CN1241805A (zh) * 1998-07-13 2000-01-19 日本电气株式会社 半导体器件及其制造方法
US6258707B1 (en) 1999-01-07 2001-07-10 International Business Machines Corporation Triple damascence tungsten-copper interconnect structure
DE19935130C1 (de) * 1999-07-27 2001-02-22 Siemens Ag Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
US6730609B2 (en) 2001-10-09 2004-05-04 Micron Technology, Inc. Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
US6969685B1 (en) * 2002-09-18 2005-11-29 Lam Research Corporation Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
US7074727B2 (en) * 2003-07-09 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Process for improving dielectric properties in low-k organosilicate dielectric material
US6933192B1 (en) 2004-05-07 2005-08-23 International Business Machines Corporation Method for fabricating a trench having a buried dielectric collar
US7419913B2 (en) 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material

Also Published As

Publication number Publication date
CN101366102A (zh) 2009-02-11
US7419913B2 (en) 2008-09-02
KR101001763B1 (ko) 2010-12-15
WO2007030332A3 (en) 2007-04-26
WO2007030332A2 (en) 2007-03-15
TW200715399A (en) 2007-04-16
EP1920457A2 (en) 2008-05-14
US20070049037A1 (en) 2007-03-01
CN101366102B (zh) 2010-10-06
KR20080049070A (ko) 2008-06-03

Similar Documents

Publication Publication Date Title
TWI326118B (en) Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
TWI323914B (en) Methods of forming openings into dielectirc material
TWI307160B (en) Semiconductor constructions, memory cells, dram arrays, electronic systems, methods of forming semiconductor constructions, and methods of forming dram arrays
US8349687B2 (en) Transistor gate forming methods and transistor structures
JP2005183918A (ja) 半導体素子のビットライン形成方法
US20200328076A1 (en) Semiconductor processing
US7635623B2 (en) Methods of forming capacitors
TWI343093B (en) Contact formation
TWI376770B (en) Method of manufacturing sidewall spacers on a memory device, and device comprising same
TW201216449A (en) Method for forming memory cell transistor
US10985239B2 (en) Oxidative trim
US20210005455A1 (en) Atom implantation for reduction of compressive stress
TWI483346B (zh) 記憶體裝置及其側壁間隔物的製造方法
TW546776B (en) Method of forming contact
CN100337321C (zh) 在半导体装置中形成金属接点的方法
US20200243640A1 (en) Formation of a capacitor using a hard mask
US10937690B2 (en) Selective dielectric deposition
US11011523B2 (en) Column formation using sacrificial material
US11152375B2 (en) Contact patterning
US20230028297A1 (en) Methods of forming an apparatus comprising silicon carbide materials and related microelectronic devices and systems
US11164876B2 (en) Atom implantation for passivation of pillar material
US10978306B2 (en) Semiconductor recess formation
KR100878495B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2011210943A (ja) 半導体装置の製造方法および半導体装置
JP2003243623A (ja) 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法ならびに強誘電体メモリ装置