CN101364022A - 阵列基板及其缺陷检测方法 - Google Patents

Abstract

本发明公开了一种阵列基板及其缺陷检测方法。阵列基板包括一个或多个短路棒，用于在测试时向阵列基板的多条数据线或多条栅极线施加信号。其特征是，阵列基板还包括线检测电路，用于接收多条数据线或多条栅极线上的信号，并对多条数据线或多条栅极线的线缺陷进行检测和定位。本发明提供的阵列基板及其缺陷检测方法能准确、快速地对阵列基板上的线缺陷进行定位。

Description

阵列基板及其缺陷检测方法

技术领域

本发明涉及一种阵列基板及其缺陷检测方法。

背景技术

液晶显示器由于具有轻、薄、便于携带和环保等诸多优点，获得广泛应用。一般而言，液晶显示器包括相对设置的阵列基板和彩色滤光器基板，以及夹持于两基板间的液晶层。阵列基板上布置多条栅极线和多条数据线，多条栅极线与多条数据线垂直交叉排列限定多个像素区域，在栅极线和数据线的交叉位置设置有控制像素显示的薄膜晶体管(TFT)。在生产过程中，大量设置的栅极线和数据线会因为一些生产缺陷而造成线路缺陷(下面称作“线缺陷”)，如短路、断路等，从而形成液晶面板的显示缺陷。液晶面板出厂前都会考虑对缺陷进行修复，以降低生产成本。

具体来说，首先需要对阵列基板进行线缺陷的检测，常用的方法是，在阵列基板的外围(即在母玻璃基板上的非阵列基板的空白区域)布置检测电路来进行检测，如用短路棒测试等。参照图1，图1是现有技术的布置有短路棒的阵列基板的示意图，图中示出m行、n列的阵列基板，在该阵列基板的外围布置有第一栅短路棒11、第二栅短路棒12和第一数据短路棒13、第二数据短路棒14(这里分别用两条栅/数据短路棒是为了对所有栅极线/数据线奇偶分类地进行测试，当然，现有技术中也有其它的短路棒的布置方式)。在测试时，TFT(图中未示出)打开，通过栅短路棒11、12分别给奇数行及偶数行栅极线施加扫描信号，并通过数据短路棒13、14而给奇数列及偶数列数据线加上数据信号，从而使得与数据线连接的像素被驱动，然后通过人工目测来看是否有亮线等缺陷的存在(一般情况下，如果某一行出现亮线的话，我们基本上可以判定为扫描线存在线缺陷，而如果某一列出现亮线的话，则为数据线存在线缺陷)。若有缺陷，则将该阵列基板移至检测平台来定位线缺陷的具体位置，惯用的方式为：用测试探针接触栅极线引脚与数据线引脚以导入测试信号，从而根据所输出的图像信号来判断检测结果，即也是通过人眼观察每一条数据线对应的输出图像信号来确定线缺陷的位置。但是，随着液晶面板尺寸的不断增大，这种检测越来越难以满足要求，主要因为：一方面，耗费的时间过多以致于无法保证生产速度；另一方面，人工目测存在错误判断的风险。

因此，希望提供一种能准确、快速定位缺陷位置的阵列基板及其缺陷检测方法，以便进行相应的修复处理。

发明内容

本发明的目的在于提供一种阵列基板及其缺陷检测方法，以便能准确、快速地对阵列基板上的线缺陷进行定位。

根据本发明的一个技术方案，提供了一种阵列基板检测装置，所述阵列基板具有多条数据线和多条栅极线，所述阵列基板的特征是还包括线检测电路，用于接收所述多条数据线或所述多条栅极线上的信号，并对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位。

在优选实施例中，所述线检测电路包括：多个开关元件，分别与所述多条数据线或所述多条栅极线相连；移位寄存器，依次控制所述多个开关元件，并将所述多条数据线或所述多条栅极线上的信号依次输出；和信号处理单元，对所述依次输出的信号进行处理，并最终定位线缺陷位置。

在优选实施例中，所述信号处理单元包括运算放大器，对所述依次输出的信号进行放大；时序控制器；和逻辑运算存储器，在所述时序控制器的控制下，对所述逻辑运算存储器中所存储的信号与经运算放大器放大的信号进行运算和比较，并输出运算和比较的结果。

在优选实施例中，所述线检测电路设置在所述阵列基板周围的非显示区域中。

在优选实施例中，所述移位寄存器包括多个串联的电平移位器，在检测时，所述电平移位器依次工作。

在优选实施例中，所述多个开关元件是多个薄膜晶体管。

在优选实施例中，所述线检测电路还包括多个晶体管，用于传输控制信号Vg以关闭所述多个开关元件。

在优选实施例中，所述逻辑运算存储器中所存储的信号是所述多条数据线或所述多条栅极线在无线缺陷的情况下所对应的输出信号。

根据本发明的另一个技术方案，提供了一种阵列基板检测方法，包括以下步骤：向所述阵列基板的多条数据线和多条栅极线施加信号；判断所述多条数据线或所述多条栅极线是否存在线缺陷；和在存在线缺陷的情况下，利用线检测电路对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位。

在优选实施例中，利用所述线检测电路对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位的步骤包括：接收所述多条数据线或所述多条栅极线上的信号，并依次输出所述多条数据线或所述多条栅极线上的信号；对所述依次输出的信号进行放大；和对放大后的信号与预先存储的信号进行运算和比较，并输出运算和比较的结果。

在优选实施例中，所述预先存储的信号是所述多条数据线或所述多条栅极线在无线缺陷的情况下所对应的信号。

附图说明

图1是现有技术的布置有短路棒的阵列基板示意图。

图2是根据本发明第一实施例的设置有数据线检测电路的阵列基板示意图。

图3是根据发明第一实施例的数据线检测电路的部分电路示意图。

图4是根据本发明第一实施例的数据线检测电路的各输入信号的波形图。

图5是根据本发明第一实施例的数据线检测电路的另一部分电路示意图。

图6A是利用根据本发明第一实施例的数据线检测电路而执行的数据线检测方法的流程图。

图6B是利用根据本发明第一实施例的数据线检测电路所执行的线缺陷检测和定位过程的流程图。

图7是根据本发明第二实施例的设置有栅极线检测电路的阵列基板示意图。

图8是根据本发明第三实施例的设置有数据线检测电路和栅极线检测电路的阵列基板示意图。

具体实施方式

下面将参照附图来详细说明本发明的优选实施例。

第一实施例

首先参照图2至图6B来说明本发明的第一实施例。图2是根据本发明第一实施例的设置有数据线检测电路的阵列基板示意图。此阵列基板的结构与图1的阵列基板类似，同样为m行、n列的阵列基板，在该阵列基板的外围(即在母玻璃基板上的非阵列基板的空白区域)布置有：电性连接奇数行栅极线(X1，X3……Xm-1)的第一栅短路棒21，电性连接偶数行栅极线(X2，X4……Xm)的第二栅短路棒22；以及电性连接奇数列数据线(Y1，Y3……Yn-1)的第一数据短路棒23，电性连接偶数列数据线(Y2，Y4……Yn)的第二数据短路棒24。本实施例的阵列基板与图1的阵列基板的不同之处在于增设了数据线检测电路20。数据线检测电路20设置在阵列基板下方的非显示区域，可接收所有数据线Y1至Yn传送的电压信号。在测试时，TFT(图中未示出)打开，通过栅短路棒21、22分别给奇数行及偶数行栅极线施加扫描信号，并通过数据短路棒23、24而给奇数列及偶数列数据线加上数据信号(此时数据线检测电路20不工作)，从而使得与数据线连接的像素被驱动，然后通过人工目测来看是否有亮线等缺陷的存在，这一部分与现有技术的方法一样。不同的是，在确认有线缺陷后，将启动数据线检测电路20来准确检测线缺陷并定位线缺陷的位置，其具体的工作原理将在下面作详细阐述(需要注意的是，实质上本实施例更可以省略掉“人工目测”这一步骤而直接通过数据线检测电路20来检测、定位线缺陷，但这里还是以实施例1作为优选方式)。

以下将参照图3、图4及图5，来详细说明本发明的数据线检测电路的工作原理。图3示出了图2所示的数据线检测电路的部分电路示意图。在图3中，为了清楚起见，用虚线框AA表示阵列基板的显示区域。如图3所示，数据线检测电路包括多个开关元件和多个电平移位器(levelshifter，简写为LS)，其中，这些电平移位器组成移位寄存器。在本实施例中，开关元件为TFT，且TFT和电平移位器的个数都被设置为与数据线的条数相对应的n。但实际上，根据设计和测试的要求，可以使用其他个数的开关元件和电平移位器，或者用其他元件来代替TFT或电平移位器，或者用其他元件(例如，多路选择器)来代替整个移位寄存器。

在本实施例中，如图3所示，数据线检测电路包括多个TFT(TFT1至TFTn，为了简化，图中只示出了TFT1至TFT3)和多个电平移位器(LS1至LSn，为了简化，图中只示出了LS1至LS3)，其中，这n个电平移位器组成移位寄存器。每条数据线(共n条，Y1至Yn)都连接到相应TFT的源极31，例如数据线Y1连接到TFT1的源极，数据线Y2连接到TFT2的源极，……，数据线Yn连接到TFTn的源极。每个TFT的栅极32接收来自相应电平移位器的控制信号(Vgate)，根据Vgate的控制而导通或截止，从而起开关作用。TFT1至TFTn的漏极33均引向信号输出端E。n个电平移位器串联，LS1的输出端连接到LS2的输入端，LS2的输出端连接到LS3的输入端，……，LSn-1的输出端连接到LSn的输入端。图3所示的每个电平移位器可以接收输入信号Input、控制信号Vg、复位信号Reset以及时钟信号CLK1和CLK2，并输出控制信号Vgate和输出信号Output。其中，LS1的输入信号Input由端子B来提供，LS2的输入信号Input由LS1的输出信号Output来提供，……，LSn的输入信号Input由LSn-1来提供。这n个电平移位器的控制信号Vg由端子A来提供，时钟信号CLK1和CLK2分别由端子C和D来提供。此外，虽然图3中未示出n个电平移位器的复位信号Reset是如何提供的，但是，可以根据要求来控制复位信号以对电平移位器进行复位(一般做法为：电平移位器上电时提供复位信号，直至电源稳定后再撤销复位信号)。需要注意的是，在图3中，n个TFT的栅极32还例如通过n个晶体管(如TFT或二极管等)而接收来自端子F的信号，本实施例中使用的是TFT35，可以看到，TFT35的栅极36接收来自端子F的信号，并且漏极37与栅极36短接，而源极38则连接TFT1至TFTn的栅极32。这主要是出于以下考虑：在液晶面板制造的模组阶段中，因为数据线控制电路部分并没有从面板上切割掉，所以模组阶段完成后，为了不使外界信号通过数据线控制电路而对面板的正常显示造成任何影响，这里将会对端子F输入控制信号Vg，Vg通过TFT35传输到开关元件TFT1至TFTn的栅极，即最终使开关元件TFT1至TFTn均关闭，从而让数据线(Y1至Yn)与数据线控制电路隔断。

在测试时，打开相应的数据线，即通过数据短路棒来给相应的数据线输入电压信号，且对数据线检测电路里的四个测试信号端子A、B、C及D输入信号(分别标示为VA、VB、VC和VD)。参照图4，图4为各输入信号的波形图。VB为启动信号，当其为高电平时，VB将启动与其相连的电平移位器(即LS1)。VC和VD为时钟信号(即CLK1和CLK2)，各个电平移位器根据VC和VD来进行操作。VA为控制信号Vg，当其为低电平且电平移位器工作时，其可以通过控制Vgate端来打开与该电平移位器相连的开关元件，从而使相应数据线上的电压信号输出到E端，该输出电压信号记为“VE”。

下面首先拿对奇数列数据线的测试为例进行说明，即此时通过奇短路棒给奇数列数据线输入电压信号。如图4a所示，可以看到，由于此时是对奇数列数据线进行测试，所以此时时钟信号VD一直为低电平，在时钟信号VC的第一上升沿(时刻41)处，VB输入一个高电平，从而使得LS1工作(在本实施例中，假设电平移位器在输入为高电平时工作)。此时，VA处于一个下降沿，即从时刻41开始VA将进入低电平，从而VA控制下的Vgate使得TFT1导通，数据线Y1上的电压信号经由TFT1而到达E端。即，此时E端上的信号为数据线Y1上的电压信号。同时，LS1产生高电平的输出信号Output。

然后，在时钟信号VC的下降沿(时刻42)处，LS2接收到来自LS1的高电平，从而进入工作状态(此时的LS1由于VB已经变为低电平而停止工作，因此数据线Y1上的电压信号不会通过TFT1而在E端输出)。但是，从时刻42开始VC将进入低电平，所以LS2实质上并未参加工作(LS2只是产生高电平的输出信号Output)。接着，在时钟信号VC的第二上升沿(时刻43)处，LS3接收到来自LS2的高电平，从而进入工作状态(此时的LS1与LS2均不工作)，且VC开始进入高电平，从而VA控制下的Vgate使得TFT3导通，数据线Y3上的电压信号经由TFT3而到达E端。即，此时E端上的信号为数据线Y3上的电压信号。同理，可以依次使LS5、LS7……LSn-1工作并且使数据线Y5、Y7……Yn-1上的电压信号依次输出到E端。在这种情况下，通过时钟信号VC和VD的控制，使得奇数列数据线上的电压信号经对应的电平移位器而依次输出到E端，从而实现了对奇数列数据线的测试。

对于偶数列数据线的测试，此时通过偶短路棒给偶数列数据线输入电压信号，如图4b所示，可以看到，与奇数列数据线的测试相类似，只是时钟信号VC、VD作了不同的控制，即VC一直为低电平，而VD则为低-高周期变换的时钟信号，可使偶数列数据线上的电压信号经对应的电平移位器而依次输出到E端，从而实现了对偶数列数据线的测试。

当然，本发明并不限定于上述的奇、偶数据线的测试，作为扩展，如可以不分奇、偶数据线来进行测试，而是对所有数据线Y1、Y2、Y3……Yn依次来进行测试，此时我们在设计数据线检测电路时就只需设计一个时钟信号输入端子(C或者D)，参见图4c，其为输入信号的波形图，这里输入的为时钟信号VC，可以看到，在进行测试时，VC将一直保持高电平，从而根据VB信号由LS1、LS2至LSn的依次传输达到将Y1、Y2至Yn上的电压信号依次输出到E端，实现了对所有数据线的测试。

因此，再通过后续的对输出到E端的信号进行处理的动作，可以准确地检测并定位各条数据线的缺陷。

以下参照图5来说明如何处理E端的信号(VE)从而检测并定位相应数据线的缺陷。图5示出了图2所示的数据线检测电路的另一部分电路示意图。在图5中，数据线检测电路还包括信号处理单元，其可对所述依次输出到E端的信号进行处理，并最终定位线缺陷位置。该信号处理单元包括：运算放大器51、逻辑运算存储器52和时序控制器53。当然，本领域技术人员将会清楚，可以根据要求而对这些单元做出各种修改、替换、删除和添加，如可以不设置运算放大器，而直接对信号VE进行处理，或者用比较器来代替逻辑运算存储器等。如图5所示，首先，E端上的信号VE输入到运算放大器51，运算放大器51对信号VE进行放大并输出放大后的信号Vout。接着，Vout输入到逻辑运算存储器52中。通常，逻辑运算存储器52存储有相应数据线在正常情况下(即无缺陷的情况下)对应的相应输出信号结果(也称为正常输出信号值)。通过时序控制器53的控制，逻辑运算存储器52可以依次地读取所存储的相应数据线对应的正常输出信号值，将信号Vout与正常输出信号值进行运算和比较，并输出结果。从逻辑运算存储器52的输出结果中可以清晰、准确地看到哪一条或哪几条数据线存在线缺陷，以便在后面的工序中进行缺陷的修复。

下面参照图6A和图6B来描述本发明的数据线检测方法。图6A是利用根据本发明第一实施例的数据线检测电路而执行的数据线检测方法的流程图。如图6A所示，在对数据线进行检测期间，首先，在步骤S1中，通过短路棒(21、22及23、24)向阵列基板的扫描线X1至Xm及数据线Y1至Yn施加电压信号。然后在步骤S2中，例如通过人工目测的方式来判断数据线是否存在线缺陷。如果在步骤S2中判断出没有线缺陷，则检测过程结束。如果在步骤S2中判断出存在线缺陷，则检测过程进行到步骤S3，在步骤S3(在下面详细描述)中，利用数据线检测电路对数据线的线缺陷进行检测和定位。

图6B是利用根据本发明第一实施例的数据线检测电路所执行的线缺陷检测和定位过程(相当于图6A中的步骤S3)的流程图。如图6B所示，在步骤S31中，利用图3所示的TFT和电平移位器来接收相应数据线上的电压信号，并将相应数据线上的电压信号依次输出至E端(VE)。然后在步骤S32中，利用图5所示的运算放大器51对E端所接收到的信号VE进行放大，并输出放大后的信号Vout。然后在步骤S33中，在时序控制器53的控制下，利用逻辑运算存储器52对放大后的信号Vout与预先存储在逻辑运算存储器52中的信号进行运算和比较，并输出运算和比较的结果(即，线缺陷结果)。

第二实施例

以上描述针对的是对数据线存在线缺陷而进行的检测、定位的阵列基板及其方法。对于栅极线，同样可采用类似的栅极线检测电路进行处理。参照图7，图7为根据本发明第二实施例的设置有栅极线检测电路70的阵列基板示意图。如图7所示，栅极线检测电路70设置于阵列基板右方的非显示区域。图7所示的栅极线检测电路70可接收栅极线所传送的电压信号，从而对栅极线的线缺陷进行检测和定位。栅极线检测电路70除了连接m条栅极线之外，可以与第一实施例中的数据线检测电路具有相同的配置。此外，利用本实施例的栅极线检测电路70而执行的栅极线检测方法也可以采用与图6A和图6B中相似的流程。因此，这里省略对本实施例的栅极线检测电路和栅极线检测方法的详细描述。

第三实施例

除了仅设置一个数据线检测电路或一个栅极线检测电路之外，也可以同时设置数据线检测电路和栅极线检测电路来检测数据线和栅极线的缺陷。图8是根据本发明第三实施例的设置有数据线检测电路和栅极线检测电路的阵列基板示意图。如图8所示，数据线检测电路80和栅极线检测电路90分别设置于阵列基板下方和右方的非显示区域。图8所示的数据线检测电路80可接收数据线所传送的电压信号，从而对数据线的线缺陷进行检测和定位。栅极线检测电路90可接收栅极线所传送的电压信号，从而对栅极线的线缺陷进行检测和定位。本实施例中的数据线检测电路80和栅极线检测电路90可以分别与第一实施例中的数据线检测电路20和第二实施例中的栅极线检测电路70具有相同的配置。此外，利用本实施例的数据线检测电路80而执行的数据线检测方法可以与第一实施例中的数据线检测方法相同，利用本实施例的栅极线检测电路90而执行的栅极线检测方法可以与第二实施例中的栅极线检测方法相同。因此，这里省略对本实施例的数据线检测电路和数据线检测方法以及栅极线检测电路和栅极线检测方法的详细描述。

除了上述第一至第三实施例之外，也可以有许多其他实施例。例如，可以通过设置而仅利用一个线检测电路来检测数据线和栅极线这两者的缺陷。线检测电路的具体结构也可以根据要求而改变。

从本发明的实施例中可以看到，与现有技术的定位线缺陷位置的方法相比，本发明所提供的阵列基板和缺陷检测方法的特征是，通过增设的检测电路，依次输出相应信号线的电压信号，将其与存储的在正常情况下输出的电压信号进行运算和比较，最终清晰、准确地得到线缺陷的具体位置，达到减少耗时、自动定位的有益效果。

上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种修改、组合、变更和替换，这些修改、组合、变更和替换都落在本发明权利要求书所限定的范围内。

Claims (11)

1.一种阵列基板，所述阵列基板具有多条数据线和多条栅极线，其特征是，所述阵列基板还包括：

线检测电路，用于接收所述多条数据线或所述多条栅极线上的信号，并对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位。

2.如权利要求1所述的阵列基板，其特征是，所述线检测电路包括：

多个开关元件，分别与所述多条数据线或所述多条栅极线相连；

移位寄存器，依次控制所述多个开关元件，并将所述多条数据线或所述多条栅极线上的信号依次输出；和

信号处理单元，对所述依次输出的信号进行处理，并最终定位线缺陷位置。

3.如权利要求2所述的阵列基板，其特征是，所述信号处理单元包括：

运算放大器，对所述依次输出的信号进行放大；

时序控制器；和

逻辑运算存储器，在所述时序控制器的控制下，对所述逻辑运算存储器中所存储的信号与经运算放大器放大的信号进行运算和比较，并输出运算和比较的结果。

4.如权利要求1所述的阵列基板，其特征是，所述线检测电路设置在所述阵列基板周围的非显示区域中。

5.如权利要求2所述的阵列基板，其特征是，所述移位寄存器包括多个串联的电平移位器，在检测时，所述电平移位器依次工作。

6.如权利要求2所述的阵列基板，其特征是，所述多个开关元件是多个薄膜晶体管。

7.如权利要求2所述的阵列基板，其特征是，所述线检测电路还包括多个晶体管，用于传输控制信号Vgl以关闭所述多个开关元件。

8.如权利要求3所述的阵列基板，其特征是，所述逻辑运算存储器中所存储的信号是所述多条数据线或所述多条栅极线在无线缺陷的情况下所对应的输出信号。

9.一种阵列基板缺陷检测方法，包括以下步骤：

向所述阵列基板的多条数据线和多条栅极线施加信号；

判断所述多条数据线或所述多条栅极线是否存在线缺陷；和

在存在线缺陷的情况下，利用线检测电路对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位。

10.如权利要求9所述的阵列基板缺陷检测方法，其特征是，利用所述线检测电路对所述多条数据线或所述多条栅极线的线缺陷进行检测和定位的步骤包括：

接收所述多条数据线或所述多条栅极线上的信号，并依次输出所述多条数据线或所述多条栅极线上的信号；

对所述依次输出的信号进行放大；和

对放大后的信号与预先存储的信号进行运算和比较，并输出运算和比较的结果。

11.如权利要求10所述的阵列基板缺陷检测方法，其特征是，所述预先存储的信号是所述多条数据线或所述多条栅极线在无线缺陷的情况下所对应的信号。

Images