CN101361165B - 用于附加芯片的方法和旋转设备 - Google Patents

用于附加芯片的方法和旋转设备 Download PDF

Info

Publication number
CN101361165B
CN101361165B CN2006800513044A CN200680051304A CN101361165B CN 101361165 B CN101361165 B CN 101361165B CN 2006800513044 A CN2006800513044 A CN 2006800513044A CN 200680051304 A CN200680051304 A CN 200680051304A CN 101361165 B CN101361165 B CN 101361165B
Authority
CN
China
Prior art keywords
integrated circuit
rotary unit
wafer block
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800513044A
Other languages
English (en)
Other versions
CN101361165A (zh
Inventor
安卓尔·扣特
德特勒夫·杜舍克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Checkpoint Systems Inc
Original Assignee
Checkpoint Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Checkpoint Systems Inc filed Critical Checkpoint Systems Inc
Publication of CN101361165A publication Critical patent/CN101361165A/zh
Application granted granted Critical
Publication of CN101361165B publication Critical patent/CN101361165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明公开了一种用于附加芯片的方法和旋转设备，用于在旋转过程中从晶圆拾取芯片(例如，集成电路(IC))。带有定位单元的芯片晶圆被放置到链轮顶部，所述链轮直接从所述晶圆拾取IC并且把所述IC以半连续的步进运动移动到接收IC的带上。所述链轮包括优选为与用于典型的拾放机器人系统相同类型的芯片，并且所述链轮具有真空头，所述真空头适用于刺穿所述晶圆平面膜(如果需要的话)，抓取IC并且如期望地放置所述IC。定位系统使得IC放置在带上的准确位置处，所述带随着在适当位置的多个链轮放置单元持续地移动。

Description

用于附加芯片的方法和旋转设备
技术领域
本发明涉及一种传送设备，尤其涉及安全标签例如射频识别电路(RFID)的制造。 
背景技术
芯片焊接(chip bonding)成本昂贵。目前RFID标签的两个成本最大的部分是集成电路和把电路(还可称为硅)附加到天线结构上的连接。增加芯片数量的容量有助于IC成本下降，焊接为机械加工且不能受益于相同技术的提高或经济规模。 
当前芯片焊接的方法不能充分地降低成本。中间芯片带的两步法通过重新定位成本使得成本增加。然而，除较小的标签以外仍然需要焊接，中间芯片带并没有直接解决该问题。而且，所述中间芯片带增加了把所述中间芯片带焊接到天线结构上的另一个步骤。利用中间芯片带的标准焊接技术的当前生产商期望所述中间芯片带像传统的焊接表面，如一般在电路板技术中所见的，即，坚硬并且柔韧。然而，这种中间芯片带不能使得所述中间芯片带容易集成到柔韧标签(例如，RFID标签)中。所述标准焊接方法为公知的基于中间芯片带的解决方法，因此不理想。 
一个相关技术的附加方法(attachment method)，称为流体自装配(FSA)，提供了不充分强健的焊接。由于所述芯片能够找到进入各自焊接插座中的通路，因此所述芯片不能使用粘合剂或者熔剂，因为任何粘性物将阻碍芯片自由移动到插孔中。随着流体自装配过程，在芯片焊盘和焊孔侧之间的切线处进行焊接。这种面到边(flat-to-edge)焊接不同于传统焊接，并且比传统焊接不可靠，所述传统焊接是面到面焊接。流体自装配法(FSA)还对能够使用的基片类型有限制。流体自装配法(FSA)不会产生焊点，其仅将标签放置到用于附加的适当载体(carrier)中。 目前流体自装配法FSA采用图案切割(patterned cut out)聚酯，并且把位于带(web)顶部的另一薄膜与芯片积压。然后所述背带(back web)被激光切割，留下邻近芯片焊盘区域并且位于芯片焊盘区域上方的孔。所述孔被导电墨水充满，并且垂直于孔在背面形成轨迹从而产生中间芯片带。对于目前本领域公知产品，FSA处理比较慢，并且采用多个步骤，并且需要高度准确性。 
Isaacson等人的美国专利5,708,419公开了一种公知的焊线焊接过程，其内容在此通过引用被整体合并。Isaacson讨论了将集成电路(IC)焊接到柔韧或非坚硬的基片上，所述基片不能承受高温，例如执行焊接过程所需的温度。在焊线过程中，芯片或染剂被附加到基片或具有导线的载体上。所述芯片前面向上。导线首先被焊接到所述芯片上，然后形成环并焊接到基片上。典型的电线焊接过程的步骤包括： 
1.使得带(web)前进到下一个焊接位置； 
2.停止； 
3.拍摄焊接站点(bond site)的数字图像； 
4.计算焊接位置； 
5.拾取芯片； 
6.把所述芯片移动到所述焊接站点； 
7.使用图像反馈以调节实际站点位置的放置； 
8.放置或者沉积芯片； 
9.拍摄所述芯片以定位所述焊盘； 
10.把焊头(head)移动到所述芯片焊盘； 
11.按下、振动并且焊接导线到所述焊盘； 
12.将芯片拉起并移动到所述基片焊盘，把线拖回到芯片焊点； 
13.按下并且焊接所述焊点； 
14.拉起并且割断所述线；和 
15.对于每个连接重复步骤10-14。 
相反，在倒装芯片封装中的所述芯片和所述基片之间的相互连接是通过焊接的导电的焊料块形成，所述焊料块被直接设置在所述芯片表面 上。所述隆起的芯片然后被倒转并且朝下放置，所述焊料块电连接到所述基片上。 
由于需要把每个芯片匹配到微小、精确的焊接点上，倒装芯片焊接成本昂贵，是技术过程的当前状态。当芯片变得越来越小时，甚至更难精确地切割芯片和匹配焊接点。然而，倒装芯片焊接过程比线焊接有相当大的进步。典型的倒装芯片焊接过程的步骤包括： 
1.把带(web)前进到下一个焊点； 
2.停止； 
3.拍摄所述焊点； 
4.计算所述焊接位置； 
5.拾取所述芯片； 
6.把所述芯片移动到所述焊接站点； 
7.利用图像反馈以调节实际位置的设置； 
8.放置所述芯片； 
9.将放置头超声地摆动以在该位置处焊接所述芯片；和 
10.收回所述放置头。 
上述焊接过程的步骤1-8中的每步基本相同。所述带必须停止以在所述基片上定位导电间隙，并且精确地放置所述IC。相关的技术方法需要所述基片被停止并且被测量(例如，拍摄所述焊接点，包括所述焊接位置，利用图像反馈以调节在实际位置的放置)，使得所述芯片能够如期望地靠近所述间隙准确地被放置和焊接。 
已经存在一种通过多头拾放系统提高倒转芯片焊接过程的方法。然而，该方法会产生其他问题，例如该方法非常难以使得所述多个头单独拾取并放置所述芯片。也就是，利用多头拾放系统，难以连续地拾取并准确地放置所有芯片。 
在上述焊接过程的步骤5中，在所述芯片形成为所述芯片晶圆上的多个集成电路后，所述芯片被拾取，典型地从芯片晶圆(例如，半导体晶圆)或者持有所述芯片的中间结构。通常，每个芯片晶圆具有成打至数百的单个芯片或者在其上形成的晶片(dice)。当集成几何体减小并且 芯片晶圆的尺寸增加时，在每个晶圆上形成的集成电路晶片的数量也增加。一旦在所述芯片晶圆上形成所述芯片或晶片，所述芯片被测试以确定哪个芯片起作用和哪个芯片不起作用。在大多数测试过程中，当所述芯片/晶片仍然为晶圆形式时，利用非常昂贵的探测设备探测每个芯片或晶片，典型地通过单独的探针接触位于每个单个芯片上的每个焊盘。也就是，所述芯片仍然为晶圆形式，每个芯片被探测以确定是否每个芯片通过电子开路或短路的测试。优选地，还对已被探测的芯片进行全面功能测试和全面可靠性测试。所述晶圆等级芯片测试的目的是为了在制造过程中尽可能早地确定哪个芯片是有缺陷的。有缺陷的芯片被探测出的越早，则越少的钱被浪费于所述缺陷芯片的处理上。 
图1示出了现有技术的芯片晶圆10(例如，半导体晶圆)。所述芯片晶圆10包括具有多个形成在其上的芯片14(例如，集成电路、晶片)的晶圆平面(wafer flat)12。芯片14以行和列阵列设置，所述阵列通过多个晶片区分隔，例如水平晶片区16和垂直晶片区18。在典型的芯片晶圆中，大约50％到70％的芯片为优良，大约25％到50％的芯片为劣质，也就是，有缺陷的。根据晶圆等级芯片测试的结果标记所述优良或劣质芯片。公知视觉检测系统绘制(map)所述优良芯片，能够使得单个头部拾放系统仅选择并移动所述绘制的优良芯片。遗憾的是，公知的多头部拾放系统还不能成功地仅选择并放置优良芯片。相反，由于调整所有多个头部仅从晶圆上拾取优良芯片非常困难，典型地这些系统抓取所有芯片。因此，优选在旋转的过程中，选择性地直接从所述晶圆仅选择优良芯片是有益的。所有在此引用的附图标记被作为参考在此合并。 
在焊接过程中折回(retracing)路径花费时间、引起振动并且磨损机械连接。这些连接还在绝对位置上产生不确定性。部分因为停止和启动所述生产线通常减慢加工并且减小产量，旋转的或持续的设备比往复设备更优选。调整在持续沿着直线前行的过程中运行的工具(tooling)是有利的。 
发明内容
本优选实施例包括一种旋转芯片附加过程和制造方法，所述方法为在旋转过程中从晶圆拾取芯片(例如，集成电路(IC))。利用定位单元，芯片晶圆被放置在链轮的顶部，所述链轮直接从所述晶圆拾取IC，并且以半连续的运动把所述IC移动到接收IC的带(web)上。所述链轮包括尖端，所述尖端优选与应用在典型的拾放机器人系统中的尖端类型相同，所述尖端带有真空头，所述真空头适用于刺穿晶圆平面膜，如期望地抓取和放置IC。所述定位系统把IC放置并保持在带的准确位置，所述带能够被制成较快移动或者连续移动，并且在适当位置具有多个轮式定位系统。 
本发明的优选实施例包括用于从晶圆座传送预定IC(例如，收发机、芯片、晶片)到在第一方向上移动的基片上。所述方法包括选择一个IC，把所选择的IC与具有拾取单元的旋转单元对齐，所述拾取单元被设置在所述旋转单元的周边外部，持续旋转在所述晶圆座和所述基片之间的所述旋转单元(例如，步进)，并且通过一个拾取单元从所述晶圆座拾取选择的IC，把所述旋转单元周边的选择的IC移动到移动基片上(例如，步进)，并且把选择的IC放置到在所述第一方向上移动的基片上。所述方法还包括把所述晶圆座上的IC绘制成期望或不期望的IC，并且从所述期望的IC组中选择一个。所述方法还包括当把选择的IC放置到所述基片上时，持续移动所述基片。而且，所述方法还包括选择多个IC，把选择的IC与所述旋转单元对齐，通过多个拾取元件中的各个从所述晶圆座拾取选择的IC，并且把选择的IC放置到基片上靠近先前放置的选择的IC处。 
本发明的优选实施例还包括用于从第一和第二晶圆座把预定的IC传送到在第一方向上移动的基片上的方法。所述方法包括把在所述第一和第二晶圆座上的IC绘制成期望或不期望的IC，从每个所述晶圆座选择期望的IC，把从所述第一晶圆座选择的I C与具有拾取单元的第一旋转单元对齐，所述拾取单元被设置在所述第一旋转单元的周边外表面上，把从所述第二晶圆座选择的IC与具有拾取单元的第二旋转单元对齐，所述拾取单元被放置在所述第二旋转单元周边外表面上，在所述第一晶圆座和 所述基片之间连续地步进旋转第一旋转单元，在所述第二晶圆座和所述基片之间连续地步进旋转所述第二旋转单元，通过所述第一旋转单元的拾取元件从所述第一晶圆座拾取选择的IC，通过所述第二旋转单元的拾取元件从所述第二晶圆座拾取选择的IC，把所述选择的IC从所述第一旋转单元周边的所述第一晶圆座移动到所述移动基片上，把所述选择的IC从所述第二旋转大院周边的所述第二晶圆座移动到所述移动的基片上，把从所述第一晶圆座选择的IC放置到在第一方向上移动的基片上，和把从所述第二晶圆座选择的IC放置到所述基片上邻近从所述第一晶圆座选择的IC并且与从所述第一晶圆座选择的IC对齐的位置上。所述方法还包括当所述选择的IC被放置到所述基片上时在所述第一方向上持续地移动所述基片。 
根据优选实施例中的一个，本发明还包括用于把来自晶圆座的预设IC传送到在第一方向上移动的基片上的设备。所述设备包括具有多个标记为期望或不期望IC的晶圆座，所述基片一般位于晶圆座下面并且在第一方向上移动；和在所述晶圆座和所述基片之间步进旋转的旋转单元。所述旋转单元包括散布在所述旋转单元周边的拾取单元，并且每个拾取单元适用于当旋转单元旋转时，拾取在所述第一方向上移动的基片上的各个期望IC，当所述旋转单元旋转时持有所述各个期望IC，并且把各个期望IC释放到在所述第一方向上移动的基片上。此外，所述设备还包括具有多个标记为期望的IC或不期望的IC的第二晶圆座，并且第二旋转单元以步进运动在所述第二晶圆座和所述基片之间旋转，同时所述第二旋转单元包括散布在所述第二旋转单元周边的拾取元件。每个拾取元件适用于拾取各个期望IC，当所述第二旋转单元旋转时持有所述各个期望IC，并且把各个期望IC释放到所述基片上邻近由所述第一旋转单元释放的各个期望IC的位置处。 
附图说明
结合附图描述本发明，其中相同的附图标记代表相同的元件，并且其中： 
图1为现有技术的IC晶圆的俯视图； 
图2为本发明的第一优选实施例的旋转芯片附加设备的剖视图； 
图3为本发明的第二优选实施例的旋转芯片附加设备的剖视图； 
图4为优选实施例的示例性方法的完整流程图。 
具体实施方式
本发明公开了一种用于把IC从晶圆移动到基片的旋转方法和设备。典型地，在电路板制造的过程中，利用具有射片机(chip shooter)移动所述IC的拾放机器人系统操作较大的IC。所述优选实施例的发明人已经发现了一种具有直接把晶圆座(wafer bed)设置到链轮上方的定位单元的新方法和设备。所述链轮优选采用连续的步进运动直接从晶圆拾取IC并将IC移动到接收IC的带或基片上。链轮优选在单独的垂直平面内运动，使得IC能够在带上精确定位。优选地当与多个排列的一起工作的链轮集成时，所述带或基片可以连续移动以可选择地把芯片靠近地放置到基片上以增加生产量。 
图2示出了一个旋转芯片附加方法的优选实施例。根据图2，旋转芯片附加站20以旋转工艺把IC从晶圆传送到带上。尤其，旋转芯片附加站20将芯片22、24分别从IC晶圆座26、28沿机械方向32的方向传送到连续移动的基片30。从而，旋转芯片附加站20优选地包括第一IC晶圆26、第二IC晶圆28、第一定位单元34、第二定位单元36、第一旋转单元38、第二旋转单元40和基片30。 
第一IC晶圆26包括膜42，所述膜42支撑多个在其上形成的芯片22。然而不限于特定的原理，所述芯片22被设置成图1所示的具有多个行和列的阵列。定位单元34包括支撑元件46，所述支撑元件在膜42的平面方向上，并且如果需要，在垂直方向上，支撑并移动IC晶圆26。尤其，定位单元34可以在X方向(例如，芯片的行方向)上、在y方向(例如，芯片的列方向)上，并且如果需要，在Z方向(例如上下垂直)上移动IC晶圆26，以与第一旋转单元38接合，下面将详细进行描述。 
在图2示出的实施例中，定位单元34还在垂直或Z轴方向上移动第 一IC晶圆。也就是，支撑元件46向上举起和放下IC晶圆26，与第一旋转单元38连接和脱离第一旋转单元38。同样地，支撑元件46被连接到第一IC晶圆26上，并且在第一旋转单元38上方移动第一IC晶圆，使得芯片22与第一旋转单元的拾放头(下文也记作“头部”50)(例如，尖端)对齐。 
然而不限于特定原理，利用本领域公知方法，在第一IC晶圆26上的芯片22被测试以确定哪个芯片优良和哪个芯片劣质。确定的结果被存储在与定位单元34(和定位单元36)通信的计算机(未示出)中。基于对于芯片优良或劣质知识的认知，优选地在公知视觉检测系统的帮助下，定位单元34适用于通过支撑元件46移动第一IC晶圆26与第一旋转单元38的拾放头50对齐，以便仅优良芯片被第一旋转单元的头部拾取放置到基片38上。为了将芯片22从第一IC晶圆26传送到基片30上，第一旋转单元38包括多个头部50，所述头部一般被配置成工业领域公知的拾放头。头部50适用于刺破第一IC晶圆26的膜42，拾取各个芯片22(优选地利用吸气以持有芯片)和通过释放对芯片的吸力将各个芯片22放置到基片30上。 
然而不限于特定理论，第一旋转单元38具有大致链轮形状，并且每个外尖端包括一个拾放头50。当第一旋转单元38旋转时，优选在步进电动机(未示出)的协助下步进(in-step)，头部50从第一IC晶圆26抓取优良芯片22并且把所述芯片沉放到所述基片30上。优选地，所述第一旋转单元38在第一平面(例如，垂直)内基本步进旋转，当每个拾放头部50依次旋转到最接近所述第一IC晶圆26的其旋转的顶部位置时，所述第一旋转单元暂时停止。如同位于暂时停止位置的旋转单元的一个例子，第二旋转单元40基本与所述第一旋转单元38相同。所述第二旋转单元40大致为具有拾放头52的链轮，所述拾放头52类似与所述第一旋转单元38的拾放头部50。所述拾放头52适用于刺穿所述第二IC晶圆28的膜44并且优选地采用本领域公知的吸气装置一次一个抓取芯片24。然后，当所述第二旋转单元40步进旋转时，拾放头52将拾取的芯片24从所述第二IC晶圆28传送到基片30，并且优选通过释放芯片的真空持 有力将所述芯片24放置在所述基片30上。如上所述，所述第二旋转单元40被示出在停止位置，拾放头52中的一个靠近所述第二IC晶圆28的膜44。然而不限于特定理论，因为在从所述膜42、44拾取芯片的过程中优选最小化头部50、52的旋转运动，因此所述第一和第二旋转单元38、40步进旋转。 
在图2示出的示例性实施例中，优选地在公知视觉检测系统的帮助下，所述定位单元36使得芯片24，最优选优良芯片24与拾放头52对齐。然后所述定位单元36把所述第二IC晶圆28降低以与靠近所述膜44的各个拾放头52交互(communication)，使得邻近的拾放头能够抓取所述芯片24中的一个并且把所述芯片传送到基片30周围并在所述基片30上。更大规模地，由于所述旋转单元38、40连续步进旋转，停止瞬间以从其对应的IC晶圆26、28拾取芯片22、24，持有所述IC晶圆的各个定位单元34、36定位所述IC晶圆，使得每个选择的芯片依次与暂时停止在靠近所述IC晶圆的膜42、44位置处的各个拾放头对齐。所述各个定位单元34、36降低IC晶圆26、28，使得所述IC晶圆靠近各个拾放头并优选与各个拾放头接触，使得所述拾放头能够刺穿所述膜并且抓取所述芯片。在所述拾放头部抓取所述芯片后，所述各个定位单元34、36举起所述各个I C晶圆26、28远离各个旋转单元38、40，并且所述旋转单元继续旋转到下一个暂停位置，于是，下一个拾放头拾取下一个选择的芯片。当这个过程继续时，所述旋转单元继续从所述晶圆分步拾取芯片并且把所述芯片放置到持续移动的基片30上，于是所述拾放头释放所述芯片并且继续分步旋转以抓取、传送并释放另一个芯片。 
仍然参考图2，图2示出了旋转过程中的两步之间的所述第一旋转单元38。在该位置，示出了一个在头部50做旋转运动时，优选地通过释放所述芯片的吸力将先前持有的芯片22释放到所述基片30上的所述拾放头50。此时，还示出了处于所述第一旋转单元38的上方的在举起位置的所述第一IC晶圆26。所述第一IC晶圆26被定位单元34通过支撑元件46举起远离所述第一旋转单元38，使得当所述第一旋转单元从所述第一IC晶圆传送芯片时，所述第一IC晶圆不会干涉被拾取的芯片22。换句 话说，所述第一IC晶圆被举起，以使得所述晶圆远离最近被拾取的芯片22的旋转运动。在优选实施例中，所述IC晶圆26、28被放低到其各自的旋转单元38、40，使得所述拾放头50、52能够抓取芯片，然后所述IC晶圆被举起远离所述旋转单元，使得所述被拾取的芯片22、24可以从其IC晶圆移走而不会不利地撞击邻近的芯片或者刺破所述膜42、44。不利的撞击或者刺破可能引起对邻近芯片的损坏，危及所述膜的完整性，或过早地释放所述拾取的芯片。在芯片22、24被链轮拾放头50、52拾取后，所述定位单元34、36移动所述各个IC晶圆26、28到优选地邻近所述最近拾取的芯片的下一个优良芯片，并且当头部以步进运动连续旋转时，下一个链轮拾放头拾取下一个优良芯片。 
然而不限于特定原理，当所述基片沿着机械方向(machinedirection)32持续移动时，所述第一和第二旋转单元38、40交替地把各自拾取的芯片22、24放置到所述基片30上。图2示出的示例性实施例采用多个(例如，两个)成一列的旋转单元把芯片放置到所述基片上，使得更多芯片能够被放置到所述基片上，并且基于单个的旋转单元的流量(throughput)，所述基片不必停止或减慢。由于每个旋转单元持续地分步旋转，每个旋转单元局限于以由其旋转速度和中间的停止决定的流量从所述IC晶圆拾取所述芯片。为了使得芯片能够被放置到基片30上，而在被任一旋转单元放置的芯片之间不具有大的间隙，多个旋转单元被成直线放置，使得所述第二旋转单元40(如果期望，和其他类似的旋转单元)能够把芯片从其他IC晶圆放置到先前放置的芯片之间的所述基片上，以增加能够被放置到持续移动的基片30上的芯片的数量。优选地，当所述旋转单元运动时(例如，在其间歇停止之间)，所述芯片被从各自的旋转单元传送到所述基片上，使得所述放置的芯片以接近所述移动的基片30的速度移动。这样，由于当所述芯片被放置到所述基片上时，所述芯片已经以基片的速度移动，所述芯片能够被放置到所述基片上，而不会在所述基片上滑动。如上所述，链轮的尖端，即拾放头50、52优选为用于具有真空头的典型的拾放系统类型。优选地，每个旋转单元具有其本身的平台(table)或IC晶圆。对于各自的旋转单元，每个平台能 够独立地移动。 
图2中的实施例示出了两个IC晶圆26、28，所述晶圆在X和Y方向上移动，以使其芯片与各自的旋转单元对齐，并且还可以在Z方向上垂直移动到链轮上和脱离所述链轮，以允许所述链轮刺破所述IC晶圆的膜并且抓取芯片。在如图3所示的另一个实施例中，所述IC晶圆以如图2所示实施例的同样方式在X和Y方向上移动。然而，图3示出的IC晶圆不需要在Z方向上移动。而是，所述旋转单元适用于在Z方向上下移动，以抓取期望的芯片，下面将详细描述。 
图3是本发明一个实施例的旋转芯片附加站(attach station)80的侧视图。所述旋转芯片附加站80类似于图2中的旋转芯片附加站20。例如，类似于旋转芯片附加站20，图3示出的旋转芯片附加站80包括第一旋转单元38a、第二旋转单元40A、第一定位单元34A和第二定位单元36A，所有这些部件基本与图2示出的第一旋转单元38、第二旋转单元40和定位单元34、36相同。图3的所述旋转芯片附加站80还包括图2示出并描述的所述第一IC晶圆26、所述第二IC晶圆28和所述基片30。所述第一和第二定位单元34A、36A不同于图2的所述定位单元34、36，因为所述第一和第二定位单元34A、36A不需要举起所述IC晶圆26、28或把所述IC晶圆26、28放低到与所述第一和第二旋转单元38A、40A各自的拾放头50、52分别接触(attachment)。反过来说，所述第一旋转单元38A和所述第二旋转单元40A在Z方向上下移动以与所述IC晶圆接合。也就是，当所述第一和第二旋转单元38A、40A步进旋转-例如，间歇停止半秒到一秒间隔以从所述IC晶圆拾取芯片22、24-所述第一和第二旋转单元38A、40A还在Z轴方向82上下移动。所述第一和第二旋转单元38A、40A向上移动以从IC晶圆26、28拾取芯片，并且向下朝向所述基片30移动，以将所述拾取的芯片22、24从其各自的IC晶圆取走，并且把所述拾取的芯片放置到在机械方向32上持续移动的所述基片30上。 
图3示出了所述第二旋转单元40A，所述第二旋转单元随着所述拾放头52中的一个靠近所述第二IC晶圆28间歇停止。在该位置处，所述拾 放头52刺穿所述膜44并且抓取所述芯片中的一个，优选地利用吸气将所述芯片拉向所述拾放头。当所述第二旋转单元40A向所述基片30步进旋转所述头部时，所述头部52优选通过吸力连续持有芯片，并且当所述芯片旋转到靠近所述基片30的位置时，释放所述芯片24(例如通过关闭吸力)。当所述旋转单元38A、40A重新开始两个停止点之间的旋转时，所述旋转单元移动或下降而远离所述IC晶圆26、28，以便有效地从晶圆移走所述芯片同时不会损坏其他芯片、损坏所述膜42、44，或过早撞击其持有所拾取的芯片。优选地，所述旋转单元远离各自的IC晶圆而移动到靠近所述基片30的位置，所述位置允许所述旋转单元精确地把所述拾取的芯片放置到所述移动的基片上。 
然而并不局限于特定原理，所述旋转单元38、40、38A、40A典型地被通过轴向轴连接到步进电机上。为了移动(例如举起、下降)，所述旋转单元38A、40A，本领域技术人员理解，机械升降机(例如，臂、电机等)作用在所述轴向轴上以举起和放低与所述头部50、52的旋转位置协同的轴，使得当拾放头面向所述膜以抓取期望的芯片22、24时，所述旋转单元38A、40A最靠近所述各自的IC晶圆26、28，并且当所述旋转单元旋转到把持有的芯片放置到所述基片30上时，距离各自的IC晶圆最远。所述机械升降机为用于举起和放低所述旋转单元38A、40A的示例性移动装置的至少一部分。 
由于所述第一和第二旋转单元38A、40A移动到与各自的IC晶圆26、28结合和分离，所述IC晶圆仅需要在X和Y方向上移动以使得所述晶圆的芯片，并且仅优选为优良芯片，与所述旋转单元的拾放头50、52对齐。也就是，所述第一和第二定位单元34A、36A不需要在Z方向上把所述IC晶圆移动到与所述旋转单元结合和分离，而仅需要在X和Y方向上移动所述晶圆，使得其各自的旋转单元能够拾取有用的优良芯片。因此，除了所述IC晶圆和旋转单元彼此结合和分离的方式，图2的所述旋转芯片附加站20和图3的所述旋转芯片附加站80以基本相同的方式运行。 
参考图2和图3示出的优选实施例，所述旋转单元38、38A、40、40A抓取并通过吸力持有所述芯片50、52，并且通过中断和阻止所述吸力释 放所述芯片。然而，不限于特定原理，当头部围绕所述旋转单元的圆周旋转时，存在多种间歇地打开和关闭拾放头50、52处的吸力的方法。例如，每个旋转单元包括专有的气道或连接(contact)，所述气道或连接从所述头部50、52向内延伸到周期性与真空室(vacuum)连通的内孔(inner open)。所述真空室优选为固定的并且邻近每个旋转单元，同时如上所述，允许每个旋转单元优选步进旋转。所述真空室与所述气道的内孔连通，以将来自所述旋转单元外的大气推入到所述旋转单元内的气道内，并且在拾放头50、52处产生吸力。也就是，当每个头部的气道内孔与真空室气体连通时，所述真空室通过气道抽出(pull)空气并且在相关拾放头处产生吸力以使得所述头部拾取芯片。所述真空室适用于从每个头部50、52大概拾取芯片22、24中的一个之前到恰好所述芯片被放置到所述基片上之前与所述内孔连通。换句话说，当在各个头部50、52处需要吸力的时候，例如，从芯片被从IC晶圆拾取之前直到当所述芯片被传送到邻近所述基片并且所述芯片被放置到所述基片上时，所述真空室与所述内孔连通。当所述芯片靠近所述基片以释放所述芯片的吸力式持有并且因此把所述芯片拾放到所述基片上时，所述真空室和每个拾放头50、52之间的连通(通过气道)被中断。 
然而不限于特定原理，所述旋转单元优选具有链轮形状，并且具有奇数个通常均匀间隔的外尖端，并且每个外尖端包括一个拾放头50、52。如此，所述旋转单元能够步进旋转，以当每个头部被定位以从其膜42、44抓取芯片22、24时停止；并且当每个头部把其抓取的芯片放置到所述基片上时，所述旋转单元运动。优选地，所述旋转单元以允许所述抓取的芯片以大约所述基片30的速度移动的速度移动，所述速度能够最佳地把每个芯片放置到以大约相同速度移动的所述基片上。 
图4为示出了示例性过程100的流程图，所述过程为以旋转方式直接从晶圆获取芯片到基片的过程。在步骤S102，优选在步进电机的帮助下，旋转单元持续地步进旋转。在步骤S104，优选位于IC晶圆上的芯片或IC被选择地放置到基片上。所述芯片可以用本领域普通技术人员公知的方式被选择，例如，基于测试和视觉检测系统的结果，所述系统确定 位于IC晶圆上的芯片哪个优良或哪个劣质；或者次优地，通过选择IC晶圆的每个芯片。在步骤S106，把所述选择的芯片与旋转单元对齐。用于把选择的芯片与所述旋转的单元对齐的优选方法为采用定位单元，所述定位单元具有持有IC晶圆的支撑元件，并且至少在X和Y方向上移动所述晶圆，以使得所述被选择的芯片与所述旋转单元的拾放头对齐。 
在步骤S108，所述旋转单元拾取选择的IC。为了拾取所述选择的IC，所述IC晶圆和旋转单元彼此邻近放置，使得所述旋转单元的拾取元件(例如，拾放头)能够刺穿所述IC晶圆的膜，如果需要，从所述IC晶圆拾取(例如，抓取，吸取)所述选择的芯片。然后在步骤S110，所述拾取元件从所述IC晶圆移走所述选择的芯片并且把所述选择的芯片移动到持续移动的基片上。优选地通过所述旋转单元或者所述IC晶圆朝向另一个移动以彼此结合并且为了不妨碍所述晶圆下方的所述旋转单元的旋转彼此移开，所述旋转单元和IC晶圆移动成彼此结合或者彼此脱离。 
优选地，所述旋转单元步进旋转，以沿着所述旋转单元的圆周移动所述选择的IC，直到所述选择的IC邻近所述基片。在步骤S112，所述选择的IC被放置到所述持续移动的基片上。优选地，通过释放所述芯片的持有力，例如，通过关闭所述拾取元件(拾放头)的吸力或其他释放所述芯片的抓取力，所述优选的IC被放置到所述基片上。然而不限于特定原理，在该步骤中，所述旋转单元以优选的速度在周期性停止点之间运动，所述优选的速度与持续移动的基片的速度相匹配。也就是，当移动时，在所述旋转单元周边的速度与持续移动的基片的线速度大约相同。这使得被选择的芯片以匹配的速度被放置导所述基片上，使得所述芯片能够精确地被放置到所述基片上。由于当被放置到基片上时，所述芯片以所述基片的速度移动，在放置的过程中，所述被放置的芯片不会在所述基片上滑动。对于后续选择的芯片和优选被以直线设置以增加运送量的多个旋转单元，重复所述过程100。 
可以理解，描述和示出的所述旋转芯片附加方法和设备为本发明的优选实施例的示例性指示，并且仅通过说明的方式给出。换句话说，本发明的主旨被容易地应用到多种优选实施例，包括在此所公开的。同时 本发明被详细描述，并且参考其特定的例子，对于本领域技术人员是显而易见的，可以在此作各种改变和修改而不背离本发明的主旨和范围。例如，多个旋转单元和对应的IC晶圆中的某些可以被以直线运行(usedin-line)，多个旋转单元和IC晶圆中的另一些可以被彼此靠近放置以把更多量的芯片在行和列方向上放置到基片上从而获得更大生产量。而且，所述IC晶圆还可以被用于附图所示的所述IC晶圆的颠倒结构中，使得所述IC从所述膜悬挂而不是位于所述膜的顶部。在可选的结构中，为了抓取和从所述晶圆取走所述芯片，所述拾放头将不需要刺穿所述膜。在此不再作进一步的细节说明，前面的描述充分地说明了本发明，即在不同的条件下，本领于技术人员通过应用当前或未来知识可以容易地采取该方法和设备。 

Claims (25)

1.一种用于将集成电路传送到在第一方向上移动的基片上的方法，所述方法包括：
(a)连续地旋转晶圆座和所述基片之间的旋转单元，所述晶圆座包括支撑所述集成电路的膜；
(a’)在晶圆座上将集成电路绘制为期望或不期望的集成电路；
(b)选择所述集成电路中的一个；
(c)将选择的集成电路与所述旋转单元对齐，所述旋转单元具有在所述旋转单元周边外部放置的拾取元件；
(d)通过刺穿靠近所述选择的集成电路的所述膜以抓取所述选择的集成电路，由所述拾取元件中的一个从所述晶圆座拾取选择的集成电路；
(e)把所述旋转单元周围的选择的集成电路步进移动到所述移动的基片上；和
(f)把所述选择的集成电路放置到在所述第一方向移动的基片上。
2.根据权利要求1所述的方法，其特征在于，还包括当选择的集成电路被放置到所述基片上时，在所述第一方向上持续地移动所述基片。
3.根据权利要求1所述的方法，其特征在于，还包括选择所述集成电路中的第二个，把所述第二个选择的集成电路与所述旋转单元对齐，通过第二个拾取元件，从所述晶圆座拾取第二个选择的集成电路，并且把第二个选择的集成电路放置到靠近所述已放置的所选择集成电路的所述基片上。
4.根据权利要求1所述的方法，其特征在于，还包括把所述选择的集成电路的导电触点部分与所述基片上的导电带对齐，并且当所述基片在所述第一方向上移动时，把所述导电接触部分放置成与所述导电带导通。
5.根据权利要求4所述的方法，其特征在于，还包括在所述选择的集成电路的导电触点部分之间的导电带上产生导电间隙。
6.根据权利要求4所述的方法，其特征在于，还包括把所述选择的集成电路的导电触点部分焊接到所述导电带上。
7.根据权利要求1所述的方法，其特征在于，其特征在于，步骤(a)包括步进旋转所述晶圆座和所述基片之间的所述旋转单元。
8.根据权利要求1所述的方法，其特征在于，还包括：
在步骤(d)之前，朝向所述旋转单元移动所述晶圆座，和
在步骤(d)之后，远离所述旋转单元移动所述晶圆座。
9.根据权利要求1所述的方法，其特征在于，还包括：
在步骤(d)之前，朝向所述晶圆座移动所述旋转单元，和
在所述步骤(d)之后，远离所述晶圆座移动所述旋转单元。
10.根据权利要求1所述的方法，其特征在于，还包括：
持续地步进旋转在所述第二晶圆座和所述基片之间的第二旋转单元；
从所述第二晶圆座选择集成电路；
将从所述第二晶圆座选择的集成电路与所述第二旋转单元对齐，所述第二旋转单元具有在所述第二旋转单元周边外部放置的拾取元件；
通过所述第二旋转单元的一个拾取元件从所述第二晶圆座拾取所述选择的集成电路；
将所述选择的集成电路从邻近所述第二旋转单元的第二晶圆座移动到所述移动的基片上；和
把从所述第二晶圆选择的集成电路放置到与从所述第一晶圆座选择的集成电路邻近和对齐的所述基片上。
11.根据权利要求10所述的方法，其特征在于，还包括当所述选择的集成电路被放置到所述基片上时，在所述第一方向上持续移动所述基片。
12.根据权利要求10所述的方法，其特征在于，还包括选择性地把来自所述第一晶圆座和所述第二晶圆座的期望集成电路放置到所述移动的基片上。
13.一种用于传送预定集成电路的设备，包括：
晶圆座，所述晶圆座具有多个标记为期望集成电路或不期望集成电路的集成电路，所述晶圆座包括支撑所述集成电路的膜；
基片，所述基片位于所述晶圆座的下方并且在第一方向上移动；和
旋转单元，所述旋转单元在所述晶圆座和所述基片之间持续地旋转，所述旋转单元包括散布在所述旋转单元周边的拾取元件，每个所述拾取元件适用于拾取各个期望的集成电路，当所述旋转单元旋转时，持有所述各个期望的集成电路，并且把所述各个期望的集成电路释放到在第一方向上移动的所述基片上，
其中，所述拾取元件刺穿邻近所述各个期望的集成电路的所述膜以拾取各个期望的集成电路。
14.根据权利要求13所述的设备，其特征在于，所述旋转单元在所述晶圆座和所述基片之间步进旋转。
15.根据权利要求13所述的设备，其特征在于，所述旋转单元为齿轮，并且所述拾取元件为拾取各个期望的集成电路的齿。
16.根据权利要求13所述的设备，其特征在于，所述拾取元件包括产生吸力以拾取各个期望的集成电路的真空室。
17.根据权利要求13所述的设备，其特征在于，所述基片包括导电带，并且当所述基片在所述第一方向上移动时，所述旋转单元把所述各个期望的集成电路放置到所述导电带上。
18.根据权利要求13所述的设备，其特征在于，还包括具有多个标记为期望集成电路或不期望集成电路的第二晶圆座，和在所述第二晶圆座和所述基片之间步进旋转的第二旋转单元，所述第二旋转单元包括散布在所述第二旋转单元周边的拾取元件，每个拾取元件适用于拾取各个期望的集成电路，当所述第二旋转单元旋转时持有所述各个期望的集成电路，并且把所述各个期望的集成电路释放到所述基片上靠近已经由所述第一旋转单元释放的各个期望的集成电路处。
19.根据权利要求13所述的设备，其特征在于，还包括连接到所述晶圆座上的定位单元，所述定位单元具有所述晶圆座的定位控制以朝向所述旋转单元移动所述晶圆座，使得所述晶圆座和所述拾取元件能够接触，以便所述拾取元件能够拾取所述各个期望的集成电路，所述定位单元还具有所述晶圆座的定位控制以将所述晶圆座远离所述旋转单元移动，以阻止由所述拾取元件拾取的各个期望的集成电路与所述晶圆座上的邻近的集成电路接触。
20.根据权利要求13所述的设备，其特征在于，在所述第一方向上移动的基片持续地在所述第一方向上移动。
21.一种用于将预定集成电路从晶圆座传送到在第一方向上移动的基片上的设备，包括：
用于在所述晶圆座和所述基片之间持续旋转旋转单元的装置；
用于在所述晶圆座上将集成电路绘制为期望集成电路或不期望集成电路的装置，所述晶圆座包括支撑所述集成电路的膜；
用于选择一个所述期望集成电路的装置；
用于把所述选择的集成电路与具有在所述旋转单元周边外部设置的拾取元件的旋转单元对齐的装置；
用于通过刺穿邻近所述选择的集成电路的所述膜以抓取所述选择的集成电路，由一个拾取元件从所述晶圆座拾取所述选择的集成电路的装置；
用于把持续旋转的旋转单元周边的所述选择的集成电路移动到所述移动的基片上的装置；和
用于把所述选择的集成电路放置到在所述第一方向上移动的基片上的装置。
22.根据权利要求21所述的设备，其特征在于，还包括用于选择第二个所述期望的集成电路的装置，用于把所述第二个选择的集成电路与所述旋转单元对齐的装置，用于通过第二个拾取元件从所述晶圆座拾取所述第二个选择的集成电路的装置，和用于把所述第二个选择的集成电路放置到邻近所述已经被放置的选择的集成电路处的基片上的装置。
23.根据权利要求21所述的设备，还包括用于朝向和远离所述旋转单元移动所述晶圆座的装置。
24.根据权利要求21所述的设备，还包括用于朝向和远离所述晶圆座移动所述旋转单元的装置。
25.根据权利要求21所述的设备，其特征在于，在所述第一方向上移动的基片持续地在所述第一方向上移动。
CN2006800513044A 2005-11-18 2006-11-17 用于附加芯片的方法和旋转设备 Expired - Fee Related CN101361165B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US73812005P 2005-11-18 2005-11-18
US60/738,120 2005-11-18
US11/560,692 US7569932B2 (en) 2005-11-18 2006-11-16 Rotary chip attach
US11/560,692 2006-11-16
PCT/US2006/061035 WO2007076189A2 (en) 2005-11-18 2006-11-17 Rotary chip attach

Publications (2)

Publication Number Publication Date
CN101361165A CN101361165A (zh) 2009-02-04
CN101361165B true CN101361165B (zh) 2011-12-07

Family

ID=38048020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800513044A Expired - Fee Related CN101361165B (zh) 2005-11-18 2006-11-17 用于附加芯片的方法和旋转设备

Country Status (9)

Country Link
US (2) US7569932B2 (zh)
EP (1) EP1964162B1 (zh)
JP (1) JP2009516921A (zh)
CN (1) CN101361165B (zh)
AT (1) ATE555495T1 (zh)
AU (1) AU2006330796B2 (zh)
CA (1) CA2629773C (zh)
ES (1) ES2384056T3 (zh)
WO (1) WO2007076189A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG147353A1 (en) * 2007-05-07 2008-11-28 Mfg Integration Technology Ltd Apparatus for object processing
DE102007048397B3 (de) * 2007-10-09 2008-11-20 Siemens Ag Halbleiter-Chip-Zuführung über mehrere Wafer-Bereitstellungsebenen
US20140154037A1 (en) * 2011-06-03 2014-06-05 Orion Systems Integration Pte Ltd Method and systems for semiconductor chip pick & transfer and bonding
JP5758786B2 (ja) * 2011-12-14 2015-08-05 株式会社日立製作所 太陽電池モジュールの製造方法および製造装置
WO2013171863A1 (ja) * 2012-05-16 2013-11-21 上野精機株式会社 ダイボンダー装置
TWI525741B (zh) * 2012-05-23 2016-03-11 The angle positioning method of the wafer-mounted ring assembly and the mechanism for carrying out the aforementioned method
US8779578B2 (en) * 2012-06-29 2014-07-15 Hewlett-Packard Development Company, L.P. Multi-chip socket
JP2014075531A (ja) * 2012-10-05 2014-04-24 Samsung Techwin Co Ltd 部品実装装置
DE102015013494B3 (de) * 2015-10-16 2017-04-06 Mühlbauer Gmbh & Co. Kg Bauteilhandhabungsvorrichtung und Verfahren zum Entnehmen von Bauteilen von einem strukturierten Bauteilvorrat und zum Ablegen an einer Empfangseinrichtung
DE102015013495B4 (de) * 2015-10-16 2018-04-26 Mühlbauer Gmbh & Co. Kg Empfangseinrichtung für Bauteile und Verfahren zum Entnehmen fehlerhafter Bauteile aus dieser
CN108092117A (zh) * 2016-03-01 2018-05-29 合肥图腾龙机械设计有限公司 一种滑轮式周期性电线打端子机
JP6312270B2 (ja) * 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
KR102417917B1 (ko) 2016-04-26 2022-07-07 삼성전자주식회사 공정 시스템 및 그 동작 방법
US10297110B2 (en) 2016-06-29 2019-05-21 Igt Gaming system and method for providing a central determination of game outcomes and progressive awards
CN107665828A (zh) * 2016-07-29 2018-02-06 上海微电子装备（集团）股份有限公司 一种自动键合装置及方法
AR118939A1 (es) * 2020-05-15 2021-11-10 Marisa Rosana Lattanzi Máquina combinada para elaborar separadores laminares de productos que se contienen en cajas y cajones
US20220059406A1 (en) * 2020-08-21 2022-02-24 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
CN112967991B (zh) * 2020-11-25 2022-10-21 重庆康佳光电技术研究院有限公司 转移装置、系统及方法
CN116072589A (zh) * 2023-03-07 2023-05-05 苏州易缆微光电技术有限公司 集成光模块封装设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4915565A (en) * 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
DE10214347A1 (de) * 2002-03-11 2003-09-25 Georg Rudolf Sillner Vorrichtung zum Ver- und/oder Bearbeiten von Halbleiterchips- oder Bauelementen sowie Transfer- und Wendemodul

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226833A (ja) * 1985-07-26 1987-02-04 Mitsubishi Electric Corp ダイボンデング装置
JPH0267739A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp ダイボンディング方法とその装置
JPH0821790B2 (ja) 1990-02-15 1996-03-04 松下電器産業株式会社 ロータリーヘッド式電子部品実装装置
US5362681A (en) * 1992-07-22 1994-11-08 Anaglog Devices, Inc. Method for separating circuit dies from a wafer
JP2536371B2 (ja) * 1992-09-10 1996-09-18 東芝精機株式会社 半導体ペレットボンディング方法
US5399505A (en) 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
JPH0774499A (ja) * 1993-09-03 1995-03-17 Toshiba Corp 部品実装装置
SE505133C2 (sv) * 1994-10-12 1997-06-30 Mydata Automation Ab Plockhuvud för komponentmonteringsmaskin
US5671530A (en) * 1995-10-30 1997-09-30 Delco Electronics Corporation Flip-chip mounting assembly and method with vertical wafer feeder
US5708419A (en) 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
JPH10145091A (ja) * 1996-11-08 1998-05-29 Matsushita Electric Ind Co Ltd 電子部品実装装置
DE59813989D1 (de) * 1997-12-07 2007-06-14 Oerlikon Assembly Equipment Ag Halbleiter-Montageeinrichtung mit einem hin und her geführten Chipgreifer
TW460906B (en) 1999-03-05 2001-10-21 Siemens Ag Equipment to insert a substrate with flip-chips
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
KR20050092765A (ko) 2003-01-16 2005-09-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 칩 반송 방법 및 장치
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
JP2005116553A (ja) * 2003-10-02 2005-04-28 Tokyo Electron Ltd 塗布膜形成装置及び塗布膜形成方法
US7155299B2 (en) * 2004-06-01 2006-12-26 Manufacturing Integration Technology Ltd Method and apparatus for precise marking and placement of an object
DK1674962T3 (da) * 2004-12-22 2009-12-14 Frama Ag Indretning til beskyttelse af data, der er lagret i en kredslöbsindretning, der består af elektroniske komponenter og en processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4915565A (en) * 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
DE10214347A1 (de) * 2002-03-11 2003-09-25 Georg Rudolf Sillner Vorrichtung zum Ver- und/oder Bearbeiten von Halbleiterchips- oder Bauelementen sowie Transfer- und Wendemodul

Also Published As

Publication number Publication date
JP2009516921A (ja) 2009-04-23
US20070114659A1 (en) 2007-05-24
CA2629773A1 (en) 2007-07-05
EP1964162A2 (en) 2008-09-03
WO2007076189A3 (en) 2007-12-21
CN101361165A (zh) 2009-02-04
ATE555495T1 (de) 2012-05-15
ES2384056T3 (es) 2012-06-28
WO2007076189A2 (en) 2007-07-05
US7820481B2 (en) 2010-10-26
AU2006330796B2 (en) 2012-03-15
US20090269882A1 (en) 2009-10-29
AU2006330796A1 (en) 2007-07-05
EP1964162B1 (en) 2012-04-25
US7569932B2 (en) 2009-08-04
CA2629773C (en) 2012-07-10

Similar Documents

Publication Publication Date Title
CN101361165B (zh) 用于附加芯片的方法和旋转设备
US5796264A (en) Apparatus for manufacturing known good semiconductor dice
EP0680803B1 (en) Bonding flip chips to a substrate
JP4875532B2 (ja) 切削加工装置
KR101788021B1 (ko) 열압착 본딩장치
JP5996983B2 (ja) 電子部品装着装置
CN106981444B (zh) 热压键合装置
CN110310903B (zh) 半导体制造方法、半导体制造装置以及半导体装置
CN110379732A (zh) 一种检测固晶一体化多头贴片机
JP2008010869A (ja) 半導体チップフリップアセンブリー及びこれを利用した半導体チップボンディング装置
CN206806294U (zh) 一种芯片键合装置
JPH1167794A (ja) 基板上への半導体チップ取付装置及びその方法
TW202030804A (zh) 半導體元件貼合設備
US8664039B2 (en) Methods and apparatus for alignment in flip chip bonding
CN114141669A (zh) 针刺式固晶机
CN112908899A (zh) 一种芯片转移方法、系统及设备
KR940002759B1 (ko) 이너리이드 본딩장치
JP4004513B2 (ja) 半導体集積回路装置の製造方法
JPH07307342A (ja) 半田ボールのボンディング装置
JPH118259A (ja) ピックアップ方法
JP3211523B2 (ja) チップの実装装置
KR100944470B1 (ko) 웨이퍼의 시작 칩 서치방법
JPS61163649A (ja) アウタ−リ−ドボンデイング装置
JP3702963B2 (ja) 半導体集積回路装置の製造方法
JPH07142535A (ja) チップの実装装置および実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20161117

CF01 Termination of patent right due to non-payment of annual fee