CN101359638B - 电子设备及其制造方法和半导体装置 - Google Patents

电子设备及其制造方法和半导体装置 Download PDF

Info

Publication number
CN101359638B
CN101359638B CN2008101301496A CN200810130149A CN101359638B CN 101359638 B CN101359638 B CN 101359638B CN 2008101301496 A CN2008101301496 A CN 2008101301496A CN 200810130149 A CN200810130149 A CN 200810130149A CN 101359638 B CN101359638 B CN 101359638B
Authority
CN
China
Prior art keywords
resin projection
wiring
mode
semiconductor device
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101301496A
Other languages
English (en)
Other versions
CN101359638A (zh
Inventor
田中秀一
伊东春树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101359638A publication Critical patent/CN101359638A/zh
Application granted granted Critical
Publication of CN101359638B publication Critical patent/CN101359638B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，目的在于即使在分别排列于1对区域的端子的数量不同的情况下，也能使树脂突起的变形量的差较小。半导体装置具有：按照从多个第1电极(14)上到第1树脂突起(20)上为止的方式形成的多个即n1个第1布线(28)；和按照从多个第2电极(16)上到第2树脂突起(22)上为止的方式形成的多个即n2(n2＜n1)个第2布线(30)。第1树脂突起(20)和第2树脂突起(22)由相同的材料构成，形成为以相同的宽度沿着长边方向延伸的形状。第1布线(28)按照和第1树脂突起(20)的长轴交叉的方式延伸，在第1树脂突起(20)上有第1宽度W1。第2布线(30)按照和第2树脂突起(22)的长轴交叉的方式延伸，在第2树脂突起(22)上有第2宽度W2(W1＜W2)。有W1×n1＝W2×n2的关系。

Description

电子设备及其制造方法和半导体装置
技术领域
本发明涉及电子设备及其制造方法和半导体装置。
背景技术
在日本特开平2-272737号公报公开了在半导体芯片的能动面(activesurface)设置树脂突起，从能动面的电极在树脂突起上设置布线，形成突起电极。据此，通过树脂突起可以缓和应力，并且，可以以和电极不同的间距(中心间距离)和排列来排列突起电极。在日本特许第2744476号公报公开了使用粘接剂在电路基板上安装具有突起电极的半导体装置。安装后，突起电极的树脂突起在半导体芯片和电路基板之间压缩，通过其弹性，将突起电极的布线压接于电路基板的布线。
将日本特开平2-272737号公报的技术应用于如液晶驱动器那样输入端子和输出端子的数量有较大不同的半导体装置，如日本特许第2744476号公报所示，考虑安装于液晶面板。但是，这种情况下，由于在输入侧和输出侧突起电极的数量有较大的不同，所以排列于数量较少侧的树脂突起较大程度地变形，排列于数量较多侧的树脂突起较难变形。因此，若按照数量较多侧的树脂突起发挥希望的弹性的方式进行设定，则存在数量较少侧的树脂突起过度地变形的问题。
发明内容
本发明目的在于在具有在树脂突起上形成有布线而构成的端子的半导体装置中，即使在分别排列于1对的区域上的端子的数量不同的情况下，也能使树脂突起的变形量的差较小。
(1)本发明所涉及的半导体装置具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2；
有W1×n1＝W2×n2的关系。根据本发明，虽然由第1树脂突起和多个第1布线构成的端子的数量(n1)多于由第2树脂突起和多个第2布线构成的端子的数量(n2)，但由于第1宽度W1比第2宽度W2小，有W1×n1＝W2×n2的关系，所以可以使第1和第2树脂突起的变形量的差较小。
(2)在该半导体装置中，也可以
所述多个第1布线空出彼此相邻的间隔，形成于所述第1树脂突起的朝向和所述半导体基板相反的上表面；
所述多个第2布线空出彼此相邻的间隔，形成于所述第2树脂突起的朝向和所述半导体基板相反的上表面；
所述第1树脂突起的所述上表面按照彼此相邻的所述第1布线间的区域比起所述第1布线的正下方的区域，更接近所述半导体基板的方式形成；
所述第2树脂突起的所述上表面按照彼此相邻的所述第2布线间的区域比起所述第2布线的正下方的区域，更接近所述半导体基板的方式形成。
(3)在该半导体装置中，也可以
所述第1树脂突起按照比起所述上表面，下表面较宽阔的方式形成；
所述第2树脂突起按照比起所述上表面，下表面较宽阔的方式形成。
(4)在该半导体装置中，也可以
所述半导体基板形成为矩形；
所述第1树脂突起配置于距所述矩形的所有边中第1边最近的位置；
所述第2树脂突起配置于距所述矩形的所有边中与所述第1边对置的第2边最近的位置。
(5)本发明所涉及的电子设备，具有半导体装置、电路基板和粘接剂，其中
所述半导体装置具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2，有W1×n1＝W2×n2的关系；
所述电路基板搭载所述半导体装置，形成有与所述多个第1布线和所述多个第2布线对置电连接的布线图案；
所述粘接剂介于所述半导体装置和所述电路基板之间。根据本发明，虽然由第1树脂突起和多个第1布线构成的端子的数量(n1)多于由第2树脂突起和多个第2布线构成的端子的数量(n2)，但由于第1宽度W1 比第2宽度W2小，有W1×n1＝W2×n2的关系，所以可以使第1和第2树脂突起的变形量的差较小。
(6)在该电子设备中，也可以
所述第1树脂突起和所述第2树脂突起在所述半导体装置和所述电路基板的对置方向被压缩的状态配置而构成。
(7)在该电子设备中，也可以
所述多个第1布线空出彼此相邻的间隔，形成于所述第1树脂突起的朝向和所述半导体基板相反的上表面；
所述多个第2布线空出彼此相邻的间隔，形成于所述第2树脂突起的朝向和所述半导体基板相反的上表面；
所述第1树脂突起的所述上表面按照彼此相邻的所述第1布线间的区域比起所述第1布线的正下方的区域，更接近所述半导体基板的方式形成；
所述第2树脂突起的所述上表面按照彼此相邻的所述第2布线间的区域比起所述第2布线的正下方的区域，更接近所述半导体基板的方式形成，
彼此相邻的所述第1布线间的所述区域和彼此相邻的所述第2布线间的所述区域不与所述电路基板接触。
(8)本发明所涉及的电子设备的制造方法，具有：
将半导体装置搭载于形成有布线图案的电路基板，使多个第1布线和多个第2布线与所述布线图案对置，并电连接的工序；和
将所述半导体装置和所述电路基板用粘接剂粘接的工序；
其中所述半导体装置具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个所述第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个所述第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2；
有W1×n1＝W2×n2的关系。根据本发明，虽然由第1树脂突起和多个第1布线构成的端子的数量(n1)多于由第2树脂突起和多个第2布线构成的端子的数量(n2)，但由于第1宽度W1比第2宽度W2小，有W1 ×n1＝W2×n2的关系，所以可以使第1和第2树脂突起的变形量的差较小。
(9)在该电子设备的制造方法中，也可以
在将所述半导体装置搭载于所述电路基板时，将所述第1树脂突起和所述第2树脂突起在所述半导体装置和所述电路基板的对置方向压缩；
在用所述粘接剂粘接的工序中，在所述第1树脂突起和所述第2树脂突起压缩的状态下来使所述粘接剂固化。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的平面图。
图2是图1所示的半导体装置的II-II线截面图。
图3是图1所示的半导体装置的III-III线截面图。
图4是图1所示的半导体装置的IV-IV线截面图。
图5(A)～图5(C)是说明本发明的实施方式所涉及的电子设备的制造方法的图。
图6(A)～图6(C)是说明本发明的实施方式所涉及的电子设备的图。
图7是表示本发明的实施方式2所涉及的半导体装置的平面图。
图8是说明使用本发明的实施方式所涉及的半导体装置的电子设备的图。
图9是说明使用本发明的实施方式所涉及的半导体装置的电子设备的 图。
图10是说明使用本发明的实施方式所涉及的半导体装置的电子设备的图。
符号的说明
10-半导体基板，12-集成电路，14-第1电极，16-第2电极，18-钝化膜，20-第1树脂突起，22-第2树脂突起，24-第1区域，26-第2区域，28-第1布线，30-第2布线，32-粘接剂，34-布线图案，36-电路基板，110-半导体基板，114-第1电极，120-第1树脂突起，124-第1区域，126-第2区域，128-第1布线，130-第2布线
具体实施方式
图1是表示本发明的实施方式1所涉及的半导体装置的平面图。图2是表示图1所示的半导体装置的II-II线截面图，图3是图1所示的半导体装置的III-III线截面图，图4是图1所示的半导体装置的IV-IV线截面图。
半导体装置具有半导体基板10。若半导体基板10是半导体芯片，则半导体基板10具有矩形的面，若半导体基板10是半导体晶片，则成为半导体芯片的各区域为矩形的面。在半导体基板10(1个半导体芯片或成为半导体芯片的各区域)形成有集成电路12(晶体管等)。在半导体基板10，按照与集成电路12电连接的方式，形成有多个第1电极14和多个第2电极16。多个第1电极14排列成1列或多列(平行的多列)。多个第2电极16排列成1列或多列(平行的多列)。多个第1电极14的列和多个第2电极16的列留出间隔，平行地排列。多个第1电极14沿着半导体基板10的矩形的面的第1边(平行地)排列，多个第2电极16沿着半导体基板10矩形面的第2边(与第1边对置的边或第1边的相反侧的边)(平行地)排列。第1和第2电极14、16通过内部布线(未图示)与集成电路12电连接。
在半导体基板10，按照第1和第2电极14、16的各自的至少一部分露出的方式，形成钝化膜18。钝化膜18例如也可以仅由SiO2或SiN等的无机材料形成。钝化膜18形成于集成电路12的上方。
在半导体基板10，设有至少1个第1树脂突起20，设有至少1个第2树脂突起22。至少1个第1树脂突起20配置于由穿过半导体基板10的面(矩形的面)的中心的直线L分割成2个区域即第1和第2区域24、26中的第1区域24。至少1个第2树脂突起22配置于第2区域26。另外，直线L平行于矩形的面的边(矩形为长方形的情况下为长边)。
第1树脂突起20和第2树脂突起22形成为以相同的宽度沿着长边方向延伸的形状。第1树脂突起20按照比起上表面，下表面较宽阔的方式，成为逐渐展开的形状。第2树脂突起22也按照比起上表面，下表面较宽阔的方式，成为逐渐展开的形状。第1树脂突起20配置于距矩形的面的所有边中的第1边(长边)最近的位置。第2树脂突起22配置于距矩形的面的所有边中的与第1边对置的第2边(长边)最近的位置。
第1树脂突起20和第2树脂突起22由相同的材料构成。作为该材料，也可以使用例如聚酰亚胺树脂、硅酮转性聚酰亚胺树脂、环氧树脂、硅酮转性环氧树脂、苯并环丁烯(BCB：benzocyclobute)、聚苯并恶唑(PBO：polybenzoxazole)、酚醛系树脂。
在半导体基板10，形成有多个即n1个第1布线28。多个第1布线28按照从多个第1电极14上到第1树脂突起20上为止的方式形成。多个第1布线28相邻彼此间留出间隔，形成于朝向第1树脂突起20的和半导体基板10相反的上表面。各个第1布线28按照和第1树脂突起20的长轴交叉的方式延伸，在第1树脂突起20上具有第1宽度W1。
在半导体基板10，形成有多个即n2个(n2＜n1)第2布线30。多个第2布线30按照从多个第2电极16上到第2树脂突起22上为止的方式形成。多个第2布线30相邻彼此留出间隔，形成于朝向第2树脂突起22的和半导体基板10相反的上表面。各个第2布线30按照和第2树脂突起22的长轴交叉的方式延伸，在第2树脂突起22上具有第2宽度W2(W1 ＜W2)。另外，W1×n1＝W2×n2的关系成立。
第1和第2布线28、30从第1或第2电极14、16上通过钝化膜18上，直到第1或第2树脂突起20、22。也可以第1和第2布线28、30和第1或第2电极14、16直接接触，在两者之间也可以隔着导电膜(未图示)。第1和第2布线28、30按照越过第1或第2树脂突起20、22的和 第1或第2电极14、16相反侧的端部，直到钝化膜18上为止的方式形成。
如图3所示，第1树脂突起20的上表面，彼此相邻的第1布线28之间的区域按照比第1布线28的正下方的区域更接近半导体基板10的方式形成。如图4所示，第2树脂突起22的上表面，彼此相邻的第2布线30之间的区域按照比第2布线30的正下方的区域更接近半导体基板10的方式形成。即第1和第2树脂突起20、22的上表面按照比起与第1和第2布线28、30交叠的区域，未与第1和第2布线28、30交叠的区域较低的方式形成。由此，使成为第1和第2布线28、30的外部端子的部分变高，可以更容易电连接。该形状是通过在第1和第2树脂突起20、22上形成第1和第2布线28、30后，蚀刻第1树脂突起20的相邻的第1布线28间的部分、蚀刻第2树脂突起22的相邻的第2布线30间的部分而获得。
图5(A)～图5(C)是说明本发明的实施方式所涉及的电子设备的制造方法的图。另外，图5(A)所示的半导体装置对应图1的II-II线截面(图2)，图5(B)所示的半导体装置对应图1的III-III线截面(图3)，图5(C)所示的半导体装置对应图1的IV-IV线截面(图4)。
在本实施方式中，通过热固化性的粘接剂32，将上述的半导体装置配置于具有布线图案34的电路基板36上。将半导体装置搭载于形成有布线图案34的电路基板36上。半导体装置按照第1和第2树脂突起20、22上的第1和第2布线28、30和布线图案34对置的方式配置。多个第1布线28、多个第2布线30与布线图案34电连接。电路基板36也可以是液晶面板或有机EL面板。支承布线图案34的基板也可以是玻璃或树脂的任意一个。粘接剂32也可以使用分散导电粒子而构成的各向异性导电材料。
在将半导体装置搭载于电路基板36时，将第1树脂突起20和第2树脂突起22在半导体装置和电路基板36的对置方向压缩。或在半导体装置和电路基板36之间施加按压力。所施加的压力限于如下所述的程度，即：虽然第1和第2树脂突起20、22上的第1和第2布线28、30与布线图案34电连接，但第1树脂突起20上的相邻的第1布线28间的部分(其表面)不和电路基板36接触，第2树脂突起22上的相邻的第2布线30间的部分(其表面)不和电路基板36接触。由此，虽然与第1和第2树脂突起20、22上的第1或第2布线28、30交叠的面(接触的面)受到抵抗力， 但是未与第1或第2布线28、30交叠的面(未接触的面)没有受到抵抗力。因此，由于受到抵抗力的面积变小，所以集成电路12的由于外力而受到的影响的区域变小。另外，在第1树脂突起20的相邻的第1布线28间的部分和第2树脂突起22的相邻的第2布线30间的部分上配置有粘接剂32。并且，通过热使粘接剂32固化收缩。用粘接剂32粘接半导体装置和电路基板36。直到粘接剂32固化为止，保持施加压力。粘接剂32固化后，解除压力。在用粘接剂32粘接的工序中，在第1树脂突起20和第2树脂突起22处于被压缩的状态下，使粘接剂32固化。这样，制造完成电子设备。
在本实施方式中，由第1树脂突起20和多个第1布线28构成的端子的数量(n1)比由第2树脂突起22和多个第2布线30构成的端子的数量(n2)多，但第1宽度W1比第2宽度W2小，由于存在W1×n1＝W2×n2 的关系，所以可以使第1和第2树脂突起20、22的变形量的差较小(计算上为0)。
图6(A)～图6(C)是说明本发明的实施方式所涉及的电子设备的图。另外，图6(A)所示的半导体装置对应图1的II-II线截面(图2)，图6(B)所示的半导体装置对应图1的III-III线截面(图3)，图6(C)所示的半导体装置对应图1的IV-IV线截面(图4)。
电子设备具有上述的半导体装置和上述的电路基板36。在半导体基板10和电路基板36之间，隔着固化的粘接剂32。第1树脂突起20和第2树脂突起22以在半导体装置和电路基板36的对置方向压缩的状态配置。粘接剂32包含由于固化时的收缩而产生的残留应力。彼此相邻的第1布线28间的区域和彼此相邻的第2布线30间的区域不与电路基板36接触。在第1树脂突起20上的相邻的第1布线28间的部分和电路基板36之间配置有粘接剂32的一部分，在第2树脂突起22上的相邻的第2布线30间的部分和电路基板36之间配置有粘接剂32的一部分。
图7是表示本发明的实施方式2所涉及的半导体装置的图。在该实施方式中，在半导体110的面(矩形的面)的由通过中心的直线L2分割成2个区域的第1区域和第2区域124、126中第1区域124，平行地配置有多个(在图7为2个)第1树脂突起120。另外，多个第1电极114以平行 的多个列(在图7为2列)排列。第1电极114不需要在第1区域124。第1树脂突起120的数量和第1电极114的列数可以如图7所示相同，也可以一方比另一方少。至少1列第1电极114位于彼此相邻的第1树脂突起120间。作为变形例，也可以避开彼此相邻的第1树脂突起120间来配置所有的第1电极114。至少1列第1电极114配置于第2区域126。多个的n1个第1布线128配置为多列(在图7为2列)。第1电极114的数量和第2布线128的数量可以如图7所示相同，也可以不同。对于第2区域126、第2电极116和第2布线130，也可以适用上述的第1区域124、第1电极114和第1布线128的说明。另外，其他的内容也符合上述的实施方式1的说明。1个第1布线128也可以按照从1个第1电极114到多个第1树脂突起120上为止的方式形成。这对第2布线130也能够适用。
电子设备也可以是显示设备(面板模块)。显示设备也可以是例如液晶显示设备或EL(Electrical Luminescence)显示设备。在图8，表示了作为显示设备而构成的电子设备1000。电子设备1000所使用的半导体装置1是控制显示设备的驱动IC。另外，作为具有电子设备1000的电子机器，分别在图9表示了笔记本型电脑2000，在图10表示了便携电话3000。
本发明不仅限于上述的实施方式，能够有各种的变形。例如，本发明包括和在实施方式说明的构成实质相同的构成(例如，功能、方法和结果相同的构成或目的和结果相同的构成)。另外，本发明包括置换了在实施方式说明的构成的非本质部分的构成。另外，本发明包括和在实施方式说明的构成起到相同效果的构成或可以达成相同目的的构成。例如，本发明包括在实施方式说明的构成加上公知技术的构成。例如，除了第1和第2布线28、30之外，也可以形成未与第1或第2电极14、16的任意一个连接的布线(未图示)。

Claims (9)

1.一种半导体装置，具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2；
有W1×n1＝W2×n2的关系。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个第1布线空出彼此相邻的间隔，形成于所述第1树脂突起的朝向和所述半导体基板相反的上表面；
所述多个第2布线空出彼此相邻的间隔，形成于所述第2树脂突起的朝向和所述半导体基板相反的上表面；
所述第1树脂突起的所述上表面按照彼此相邻的所述第1布线间的区域比起所述第1布线的正下方的区域，更接近所述半导体基板的方式形成；
所述第2树脂突起的所述上表面按照彼此相邻的所述第2布线间的区域比起所述第2布线的正下方的区域，更接近所述半导体基板的方式形成。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第1树脂突起按照比起所述上表面，下表面较宽阔的方式形成；
所述第2树脂突起按照比起所述上表面，下表面较宽阔的方式形成。
4.根据权利要求1到3任意一项所述的半导体装置，其特征在于，
所述半导体基板形成为矩形；
所述第1树脂突起配置于距所述矩形的所有边中第1边最近的位置；
所述第2树脂突起配置于距所述矩形的所有边中与所述第1边对置的第2边最近的位置。
5.一种电子设备，具有半导体装置、电路基板和粘接剂，其中
所述半导体装置具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2，有W1×n1＝W2×n2的关系；
所述电路基板搭载所述半导体装置，形成有与所述多个第1布线和所述多个第2布线对置电连接的布线图案；
所述粘接剂介于所述半导体装置和所述电路基板之间。
6.根据权利要求5所述的电子设备，其特征在于，
所述第1树脂突起和所述第2树脂突起在所述半导体装置和所述电路基板的对置方向被压缩的状态配置而构成。
7.根据所述权利要求5或6所述的电子设备，其特征在于，
所述多个第1布线空出彼此相邻的间隔，形成于所述第1树脂突起的朝向和所述半导体基板相反的上表面；
所述多个第2布线空出彼此相邻的间隔，形成于所述第2树脂突起的朝向和所述半导体基板相反的上表面；
所述第1树脂突起的所述上表面按照彼此相邻的所述第1布线间的区域比起所述第1布线的正下方的区域，更接近所述半导体基板的方式形成；
所述第2树脂突起的所述上表面按照彼此相邻的所述第2布线间的区域比起所述第2布线的正下方的区域，更接近所述半导体基板的方式形成，
彼此相邻的所述第1布线间的所述区域和彼此相邻的所述第2布线间的所述区域不与所述电路基板接触。
8.一种电子设备的制造方法，具有：
将半导体装置搭载于形成有布线图案的电路基板，使多个第1布线和多个第2布线与所述布线图案对置，并电连接的工序；和
将所述半导体装置和所述电路基板用粘接剂粘接的工序；
其中所述半导体装置具有：
形成有集成电路的半导体基板；
按照与所述集成电路电连接的方式形成于所述半导体基板上的多个第1电极和多个第2电极；
在所述半导体基板的面上由穿过中心的直线分割成2个区域的第1和第2区域中的所述第1区域配置的至少1个第1树脂突起；
配置于所述第2区域的至少1个第2树脂突起；
按照从所述多个第1电极上到所述第1树脂突起上为止的方式形成的多个即n1个所述第1布线，其中n1为大于1的整数；和
按照从所述多个第2电极上到所述第2树脂突起上为止的方式形成的多个即n2个所述第2布线，其中n2＜n1；
所述第1树脂突起和所述第2树脂突起由相同材料构成，形成为以相同的宽度沿着长边方向延伸的形状；
各个所述第1布线按照和所述第1树脂突起的长轴交叉的方式延伸，在所述第1树脂突起上有第1宽度W1；
各个所述第2布线按照和所述第2树脂突起的长轴交叉的方式延伸，在所述第2树脂突起上有第2宽度W2，其中W1＜W2；
有W1×n1＝W2×n2的关系。
9.根据权利要求8所述的电子设备的制造方法，其特征在于，
在将所述半导体装置搭载于所述电路基板时，将所述第1树脂突起和所述第2树脂突起在所述半导体装置和所述电路基板的对置方向压缩；
在用所述粘接剂粘接的工序中，在所述第1树脂突起和所述第2树脂突起压缩的状态下来使所述粘接剂固化。
CN2008101301496A 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置 Expired - Fee Related CN101359638B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-197174 2007-07-30
JP2007197174A JP4572376B2 (ja) 2007-07-30 2007-07-30 半導体装置の製造方法および電子デバイスの製造方法
JP2007197174 2007-07-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010105262820A Division CN102054791A (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置

Publications (2)

Publication Number Publication Date
CN101359638A CN101359638A (zh) 2009-02-04
CN101359638B true CN101359638B (zh) 2010-12-15

Family

ID=40332035

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101301496A Expired - Fee Related CN101359638B (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置
CN2010105262820A Pending CN102054791A (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105262820A Pending CN102054791A (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置

Country Status (3)

Country Link
US (2) US7830007B2 (zh)
JP (1) JP4572376B2 (zh)
CN (2) CN101359638B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5464338B2 (ja) * 2009-11-11 2014-04-09 セイコーエプソン株式会社 半導体装置、電子モジュール及びそれらの製造方法
JP6729188B2 (ja) 2016-08-31 2020-07-22 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、液体噴射装置、及び、接合構造体の製造方法
JP6805690B2 (ja) * 2016-09-30 2020-12-23 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、及び、ｍｅｍｓデバイスの製造方法
JP7077584B2 (ja) 2017-11-15 2022-05-31 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体吐出ヘッド、および液体吐出装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP2744476B2 (ja) 1989-07-31 1998-04-28 松下電器産業株式会社 半導体装置およびその製造方法
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JP3430916B2 (ja) 1998-04-17 2003-07-28 松下電器産業株式会社 半導体装置の製造方法
TW381309B (en) 1998-09-19 2000-02-01 United Microelectronics Corp Manufacturing method for gates
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP3760282B2 (ja) 2001-09-05 2006-03-29 株式会社日立製作所 液晶表示装置
US6888256B2 (en) * 2001-10-31 2005-05-03 Infineon Technologies Ag Compliant relief wafer level packaging
JP2003338524A (ja) * 2002-05-21 2003-11-28 Matsushita Electric Ind Co Ltd 電子部品および電子部品実装体
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP2006227323A (ja) 2005-02-17 2006-08-31 Sharp Corp 液晶表示装置及び液晶パネルの製造方法
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) * 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4419926B2 (ja) * 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4968424B2 (ja) 2005-08-03 2012-07-04 セイコーエプソン株式会社 半導体装置
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
JP2007187777A (ja) 2006-01-12 2007-07-26 Epson Imaging Devices Corp 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7753140B2 (en) * 2007-03-07 2010-07-13 Barbera James S Auger boring machine with included pilot tube steering mechanism and method of use
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20110018110A1 (en) 2011-01-27
US8183693B2 (en) 2012-05-22
CN101359638A (zh) 2009-02-04
CN102054791A (zh) 2011-05-11
JP4572376B2 (ja) 2010-11-04
JP2009033010A (ja) 2009-02-12
US20090032944A1 (en) 2009-02-05
US7830007B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
CN101359638B (zh) 电子设备及其制造方法和半导体装置
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
CN1901149B (zh) 半导体装置及其制造方法
JP5105103B2 (ja) 半導体装置
US7576424B2 (en) Semiconductor device
US20080224331A1 (en) Electronic device and method for manufacturing the same
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
US20040104113A1 (en) External electrode connector
TWI784661B (zh) 軟性電路板之佈線結構
US7042069B2 (en) Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument
JP5077540B2 (ja) 半導体装置の製造方法
JP4720992B2 (ja) 半導体装置
JP2009043830A (ja) 半導体装置
JP5217299B2 (ja) 半導体装置および電子デバイス
KR100755354B1 (ko) 반도체 장치
TW201330288A (zh) 一種接觸電路
CN102097394A (zh) 半导体器件及其制造方法
US20050127523A1 (en) Semiconductor device, method of manufacturing semiconductor device, semiconductor chip, electronic module and electronic equipment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215