CN101350353A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101350353A
CN101350353A CNA2008101358668A CN200810135866A CN101350353A CN 101350353 A CN101350353 A CN 101350353A CN A2008101358668 A CNA2008101358668 A CN A2008101358668A CN 200810135866 A CN200810135866 A CN 200810135866A CN 101350353 A CN101350353 A CN 101350353A
Authority
CN
China
Prior art keywords
dielectric film
film
forms
side wall
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101358668A
Other languages
English (en)
Inventor
山田隆顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101350353A publication Critical patent/CN101350353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置，其中，第一MIS晶体管具备：在第一活性区域中的第一侧壁衬垫的外侧方下形成的第一源极漏极区域(108a)；在第一源极漏极区域上形成的第一硅化物膜(112a)；和形成于半导体基板上、在第一活性区域中的栅极长度方向产生应力的应力绝缘膜(114)，第二MIS晶体管具备：在第二活性区域中的第二侧壁衬垫的外侧方下形成的第二源极漏极区域(108b)；形成于第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上，由第一保护绝缘膜(109b)和第二保护绝缘膜(110b)构成的第一保护膜(111b)；在第二源极漏极区域上形成的第二硅化物膜(112b)；和应力绝缘膜。从而，在源极漏极区域上具有硅化物膜的晶体管中，防止产生接合泄漏。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，尤其是涉及具备在源极漏极区域上具有硅化物膜的晶体管的半导体装置及其制造方法。
背景技术
在近年的半导体集成电路中，要求高速化和低功耗化并存，为了实现两者的并存，对晶体管要求提高驱动力和降低漏电流并存。
这里，为了提高晶体管的驱动力，实施在栅极电极及源极漏极区域上形成硅化物膜导致的寄生电阻减小、和对晶体管施加应力导致的沟道中的载流子移动率提高。作为对晶体管施加应力方法，提出去除侧壁衬垫后，覆盖栅极电极地形成应力绝缘膜的方法(例如参照专利文献1)。这里，在构成N型晶体管的栅极电极的情况下，形成在N型晶体管沟道中的栅极长度方向产生拉伸应力的应力绝缘膜。另外，在构成P型晶体管的栅极电极的情况下，形成在P型晶体管沟道中的栅极长度方向产生压缩应力的应力绝缘膜。
另外，在半导体集成电路中，除要求提高驱动力的晶体管之外，还必需搭载例如ESD保护元件等中使用的晶体管、及具有由与这些晶体管的栅极电极材料相同的材料构成的电阻体的电阻元件。
下面，参照图9(a)～(c)、图10(a)及(b)、图11(a)及(b)和图12(a)及(b)，说明具备要求提高驱动力的晶体管(下面称为第一MIS晶体管)、例如ESD保护元件等中使用的晶体管(下面称为第二MIS晶体管)及具有由与第一、第二MIS晶体管的栅极电极材料相同的材料构成的电阻体的电阻元件的半导体装置的制造方法。图9(a)～(c)、图10(a)及(b)、图11(a)及(b)和图12(a)及(b)是按工序顺序表示现有半导体装置的制造方法的主要部分工序截面图。另外，在图中，在左侧示出第一MIS晶体管形成区域A，在中央示出第二MIS晶体管形成区域B，在右侧示出电阻元件形成区域C。
首先，如图9(a)所示，利用嵌入元件分离(STI)法，在由硅构成的半导体基板400的上部，有选择地形成在沟槽内嵌入了氧化硅膜的元件分离区域401。由此，在第一MIS晶体管形成区域，形成由被元件分离区域401包围的半导体基板400构成的第一活性区域400a，在第二MIS晶体管形成区域，形成由被元件分离区域401包围的半导体基板400构成的第二活性区域400b。
接着，在第一、第二活性区域400a、400b上形成了由氧化硅膜(或氮化硅膜)构成的栅极绝缘膜形成膜之后，在半导体基板400上形成由硅膜构成的栅极电极形成膜。之后，构图(patterning)第一、第二活性区域400a、400b上的栅极电极形成膜及栅极绝缘膜形成膜，形成由栅极绝缘膜形成膜构成的第一、第二栅极绝缘膜402a、402b及由栅极电极形成膜构成的第一、第二栅极电极403a、403b，同时，构图电阻元件形成区域的元件分离区域401上的栅极电极形成膜，形成由栅极电极形成膜构成的电阻体403c。
这样，如图9(a)所示，在第一、第二活性区域400a、400b上，经由氧化硅膜(或氮化硅膜)构成的第一、第二栅极绝缘膜402a、402b，形成由硅膜构成的第一、第二栅极电极403a、403b，同时，在电阻元件形成区域的元件分离区域401上，形成由与第一、第二栅极电极403a、403b相同的材料构成的电阻体403c。
接着，如图9(b)所示，在第一、第二活性区域400a、400b上，通过使第一、第二栅极电极403a、403b成为掩膜，以2keV注入砷(As)，在第一、第二活性区域400a、400b中的第一、第二栅极电极403a、403b的外侧方下，自匹配地形成第一、第二扩展区域404a、404b。
接着，如图9(c)所示，在半导体基板400上的整个面上堆积了由膜厚为10nm的氧化硅膜构成的第一绝缘膜、和由膜厚为40nm的氮化硅膜构成的第二绝缘膜，以覆盖第一、第二栅极电极403a、403b及电阻体403c之后，对第一绝缘膜及第二绝缘膜进行各向异性干蚀刻。由此，在第一、第二栅极电极403a、403b的侧面上形成由截面形状为L字状的第一绝缘膜405a、405b和第二绝缘膜406a、406b构成的第一、第二侧壁衬垫407a、407b，同时，在电阻体403c的侧面上形成由截面形状为L字状的第一绝缘膜405c和第二绝缘膜406c构成的第三侧壁衬垫407c。
接着，如图10(a)所示，在第一、第二活性区域400a、400b上，通过使第一、第二栅极电极403a、403b及第一、第二侧壁衬垫407a、407b成为掩膜，以15keV注入砷(As)，在第一、第二活性区域400a、400b中的第一、第二侧壁衬垫407a、407b的外侧方下，自匹配地形成第一、第二源极漏极区域408a、408b。之后，通过1050℃的热处理，激活第一、第二源极漏极区域408a、408b中所包含的杂质。
接着，如图10(b)所示，通过CVD法，在半导体基板400上的整个面上，堆积由膜厚为30nm的氧化硅膜构成的保护膜409。
接着，如图11(a)所示，在保护膜409中形成于第二栅极电极403b、第二侧壁衬垫407b及第二源极漏极区域408b之一部分上的部分上形成抗蚀剂膜r3，同时，在保护膜409中形成于电阻体403c及第三侧壁衬垫407c上的部分上形成抗蚀剂膜r4。之后，使抗蚀剂膜r3、r4成为掩膜，通过基于氟化氢的湿蚀刻，去除在保护膜409中形成于抗蚀剂膜r3、r4下的部分以外的部分，在第二栅极电极403b、第二侧壁衬垫407b及第二源极漏极区域408b的一部分上形成由保护膜构成的第一保护膜409b，同时，在电阻体403c及第三侧壁衬垫407c上形成由保护膜构成的第二保护膜409c。这时，湿蚀刻的条件考虑保护膜409的膜厚偏差、及湿蚀刻的蚀刻速率偏差，设定成过蚀刻的条件。具体地，例如，在由氧化硅膜构成的保护膜409的膜厚为30nm时，设定湿蚀刻的条件，以去除36nm的氧化硅膜。
接着，如图11(b)所示，在去除抗蚀剂膜r3、r4之后，利用溅射法，在半导体基板400上的整个面上堆积了由10nm的Ni膜构成的金属膜(未图示)之后，通过热处理，使第一、第二源极漏极区域408a、408b及第一栅极电极403a中所包含的Si与金属膜中所包含的Ni反应。这样，使第一源极漏极区域408a的上部与金属膜反应，在第一源极漏极区域408a上的第一绝缘膜405a的外侧方下，形成由膜厚为20nm的NiSi膜构成的第一硅化物膜412a，同时，使第一电极403a的上部与金属膜反应，在第一栅极电极403a上形成由膜厚为20nm的NiSi膜构成的栅极上硅化物膜413a。另外，使第二源极漏极区域408b的上部与金属膜反应，在第二源极漏极区域408b上的第一保护膜409b的外侧方下，形成由膜厚为20nm的NiSi膜构成的第二硅化物膜412b。之后，通过蚀刻，去除残留在半导体基板400上的未反应的金属膜。
接着，如图12(a)所示，将第一、第二保护膜409b、409c及元件分离区域401、和第一、第二硅化物膜412a、412b及栅极上硅化物膜413a利用为掩膜，通过各向异性干蚀刻、或基于热磷酸的湿蚀刻，去除在第一侧壁衬垫407a中第二绝缘膜406a。
接着，如图12(b)所示，在半导体基板400上的整个面上，形成在第一活性区域400a中的栅极长度方向产生拉伸应力的应力绝缘膜414。
之后，与通常的具有MIS晶体管的半导体装置的制造方法相同，利用CVD法，在应力绝缘膜414上堆积了层间绝缘膜415之后，在应力绝缘膜414及层间绝缘膜415上，形成与第一、第二硅化物膜412a、412b连接的第一、第二接触芯棒(contact plug)416a、416b。之后，在层间绝缘膜415上形成了布线间绝缘膜417之后，在布线间绝缘膜417上形成与第一、第二接触芯棒416a、416b连接的第一、第二布线418a、418b。
如上所述，制造现有的半导体装置。
专利文献1：日本专利特开2007-49166号公报
可是，在现有的半导体装置的制造方法中，存在下面所示的问题。参照图13(a)及(b)说明该问题。图13(a)及(b)是就现有的半导体装置的问题示出的主要部分工序截面图，具体地，图13(a)及(b)各自与所述的图11(a)及图11(b)的各自对应。
在现有的半导体装置的制造方法中，由于在对保护膜(氧化硅膜)409进行基于氟化氢的湿蚀刻时，也对第一绝缘膜(氧化膜)405a及元件分离区域(氧化硅膜)401实施湿蚀刻，所以如图13(a)所示，去除露出表面的第一绝缘膜405a，第一绝缘膜405a的端部进入第二绝缘膜406a的侧面之内侧，形成沟De，同时，去除元件分离区域401，元件分离区域401的上面低于第一、第二源极漏极区域408a、408b的上面，形成沟Ds，露出第一、第二源极漏极区域408a、408b的角部。
因此，由于在下一工序的硅化物化工序时，在第一MIS晶体管中，在硅化物化用金属膜进入沟De内的状态下进行热处理，所以如图13(b)所示，第一硅化物膜412a的一端进入第二绝缘膜406a的下方形成(参照Se)。因此，由于第一扩展区域404a的底面与第一硅化物膜412a的距离短，所以在第一扩展区域404a中产生接合泄漏。另外，由于在硅化物化用金属膜与第一源极漏极区域408a的角部接触的状态下进行热处理，所以如图13(b)所示，第一硅化物膜412a的另一端向下方延伸形成(参照Ssa)。因此，由于第一源极漏极区域408a的底面与第一硅化物膜412a的距离短，所以在第一源极漏极区域408a中产生接合泄漏。
并且，由于在第二MIS晶体管中，在硅化物化用金属膜与第二源极漏极区域408b的角部接触的状态下进行热处理，所以如图13(b)所示，第二硅化物膜412b的元件分离区域401侧的端部向下方延伸形成(参照Ssb)。因此，由于第二源极漏极区域408b的底面与第二硅化物膜412b的距离短，所以在第二源极漏极区域408b中产生接合泄漏。
发明内容
鉴于上述，本发明目的在于，在具备在源极漏极区域上具有硅化物膜的晶体管的半导体装置中，防止产生接合泄漏。
为了实现上述目的，本发明的第一半导体装置是具备第一MIS晶体管和第二MIS晶体管的半导体装置，其特征在于，第一MIS晶体管具备：在半导体基板中的第一活性区域上形成的第一栅极绝缘膜；在第一栅极绝缘膜上形成的第一栅极电极；在第一栅极电极的侧面上形成的第一侧壁衬垫；在第一活性区域中的第一侧壁衬垫的外侧方下形成的第一源极漏极区域；在第一源极漏极区域上形成的第一硅化物膜；和形成于第一栅极电极、第一侧壁衬垫及第一硅化物膜上，在第一活性区域中的栅极长度方向产生应力的应力绝缘膜，第二MIS晶体管具备：在半导体基板中的第二活性区域上形成的第二栅极绝缘膜；在第二栅极绝缘膜上形成的第二栅极电极；在第二栅极电极的侧面上形成的第二侧壁衬垫；在第二活性区域中的第二侧壁衬垫的外侧方下形成的第二源极漏极区域；跨越形成在第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上，由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第一保护膜；在第二源极漏极区域上的第一保护膜的外侧方下形成的第二硅化物膜；和在第一保护膜及第二硅化物膜上形成的应力绝缘膜。
根据本发明的第一半导体装置，由于通过采用层叠了第一保护绝缘膜及第二保护绝缘膜的结构作为第一保持膜的结构，与第一源极漏极区域的底面隔开形成第一硅化物膜，所以可防止在第一源极漏极区域中产生接合泄漏。另外，由于与第二源极漏极区域的底面隔开形成第二硅化物膜，所以可防止在第二源极漏极区域中产生接合泄漏。因此，可降低搭载了第一MIS晶体管及第二MIS晶体管的半导体集成电路的功耗。
在本发明的第一半导体装置中，半导体装置还具备电阻元件，最好是电阻元件具备：在设置于半导体基板上的元件分离区域上形成的电阻体；在电阻体的侧面上形成的第三侧壁衬垫；形成于电阻体及第三侧壁衬垫上、由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第二保护膜；和在第二保护膜上形成的应力绝缘膜。
这样，可降低搭载了第一、第二MIS晶体管及电阻元件的半导体集成电路的功耗。
在本发明的第一半导体装置中，最好是第一侧壁衬垫由截面形成为L字状的第一绝缘膜构成，第二侧壁衬垫由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成，最好是第三侧壁衬垫由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成。
在本发明的第一半导体装置中，最好是第一绝缘膜是氧化硅膜，第二绝缘膜是氮化硅膜。
在本发明的第一半导体装置中，最好是与第一侧壁衬垫隔开形成第一硅化物膜。
在本发明的第一半导体装置中，最好是具备划分第一活性区域和第二活性区域的元件分离区域；和形成于第一活性区域与元件分离区域的交界区域上及第二活性区域与元件分离区域的交界区域上之中至少一个交界区域上，由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第三保护膜。
这样，可通过在元件分离区域中与第一活性区域及/或第二活性区域的交界区域上设置第三保护膜，防止由于在硅化物化用金属膜的堆积前实施的例如清洗等处理，在第一源极漏极区域及/或第二源极漏极区域中产生接合泄漏。
在本发明的第一半导体装置中，最好是具备形成在第二活性区域与划分该第二活性区域的元件分离区域的交界区域上，由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第三保护膜，第三保护膜最好与第二保护膜一体形成。
在本发明的第一半导体装置中，最好是在第二源极漏极区域上位于第二侧壁衬垫和第二硅化物膜之间的区域形成第一保护膜。
在本发明的第一半导体装置中，最好是在第一栅极电极上形成栅极上硅化物膜，在第二栅极电极上没有形成栅极上硅化物膜。
在本发明的第一半导体装置中，最好是在半导体基板中的第二源极漏极区域和第一保护绝缘膜之间形成基底绝缘膜。
这样，在第二MIS晶体管中，可抑制在第二源极漏极区域与第一保护绝缘膜的界面上产生界面能级(level)。
在本发明的第一半导体装置中，最好是基底绝缘膜是氧化硅膜。
在本发明的第一半导体装置中，最好是第一MIS晶体管和第二MIS晶体管是同一导电型的MIS晶体管。
为了实现上述目的，本发明的第二半导体装置是具备MIS晶体管和电阻元件的半导体装置，MIS晶体管具备：在半导体基板中的活性区域上形成的栅极绝缘膜；在栅极绝缘膜上形成的栅极电极；在栅极电极的侧面上形成的第一侧壁衬垫；在活性区域中的第一侧壁衬垫的外侧方下形成的源极漏极区域；在源极漏极区域上形成的硅化物膜；和形成于栅极电极、第一侧壁衬垫及硅化物膜上、在活性区域中的栅极长度方向产生应力的应力绝缘膜，电阻元件具备：在设置于半导体基板上的元件分离区域上形成的电阻体；在电阻体的侧面上形成的第二侧壁衬垫；形成于电阻体及第二侧壁衬垫上、由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第一保护膜；和在第一保护膜上形成的应力绝缘膜。
根据本发明的第二半导体装置，由于通过采用层叠了第一保护绝缘膜及第二保护绝缘膜的结构作为第一保护膜的结构，与源极漏极区域的底面隔开形成硅化物膜，所以可防止在源极漏极区域中产生接合泄漏。因此，可降低搭载了MIS晶体管及电阻元件的半导体集成电路的功耗。
在本发明的第二半导体装置中，最好是第一侧壁衬垫由截面形状为L字状的第一绝缘膜构成，第二侧壁衬垫由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成。
在本发明的第二半导体装置中，最好是第一绝缘膜是氧化硅膜，第二绝缘膜是氮化硅膜。
在本发明的第二半导体装置中，最好是与第一侧壁衬垫隔开形成硅化物膜。
在本发明的第二半导体装置中，最好是具备形成于活性区域与划分该活性区域的元件分离区域的交界区域上、由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第二保护膜。
这样，可通过在元件分离区域中与活性区域的交界区域上设置第二保护膜，防止由于硅化物化用金属膜堆积前实施的例如清洗等处理，在源极漏极区域中产生接合泄漏。
为了实现所述的目的，本发明的半导体装置的制造方法是具备设置于半导体基板的第一活性区域上的第一MIS晶体管和设置于半导体基板中的第二活性区域中的第二MIS晶体管的半导体装置的制造方法，其特征在于，包括：在半导体基板上形成划分第一活性区域和第二活性区域的元件分离区域的工序(a)；在第一活性区域上经第一栅极绝缘膜形成第一栅极电极，并且在第二活性区域上经第二栅极绝缘膜形成第二栅极电极的工序(b)；在第一栅极电极的侧面上形成第一侧壁衬垫，并且在第二栅极电极的侧面上形成第二侧壁衬垫的工序(c)；在第一活性区域中的第一侧壁衬垫的外侧方下形成第一源极漏极区域，并且在第二活性区域中的第二侧壁衬垫的外侧方下形成第二源极漏极区域的工序(d)；在工序(d)之后，在第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上，形成由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第一保护膜的工序(e)；在工序(e)之后，在第一源极漏极区域上的第一侧壁衬垫的侧方下形成第一硅化物膜的同时，在第二源极漏极区域上的第一保护膜的侧方下形成第二硅化物膜的工序(f)；和在工序(f)之后，在半导体基板上形成应力绝缘膜的工序(g)。
根据本发明的半导体装置的制造方法，可通过形成层叠了第一保护绝缘膜及第二保护绝缘膜的第一保护膜，在第一保护膜形成时，由于未如以前那样去除元件分离区域等，所以在第一、第二硅化物膜形成时，与第一、第二源极漏极区域的底面隔开形成第一、第二硅化物膜。因此，可在防止第一源极漏极区域中产生接合泄漏的同时，防止在第二源极漏极区域中产生接合泄漏。因此，可降低搭载了第一MIS晶体管及第二MIS晶体管的半导体集成电路的功耗。
在本发明的半导体装置的制造方法中，最好是工序(e)包括：在半导体基板上形成第一保护绝缘膜的工序(e1)；在工序(e1)之后，在第一保护绝缘膜上形成第二保护绝缘膜的工序(e2)；在工序(e2)之后，去除在第二保护绝缘膜中形成于第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上的部分以外的部分，使第二保护绝缘膜残留在第一保护绝缘膜上的工序(e3)；在工序(e3)之后，去除在第一保护绝缘膜中形成于第二保护绝缘膜下的部分以外的部分，使第一保护绝缘膜残留在第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上的工序(e4)。
这样，由于在去除第二保护绝缘膜中规定部分(另外，所谓规定部分，指形成于第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上的部分以外的部分)时，在第二保护绝缘膜下，形成对第二保护绝缘膜显示选择性的第一保护绝缘膜，所以有选择地去除第二保护绝缘膜，另一方面，不去除第一保护绝缘膜，可利用第一保护绝缘膜，防止去除第一保护绝缘膜下的元件分离区域等。因此，在第一、第二硅化物膜形成时，可与第一、第二源极漏极区域的底面隔开形成第一、第二硅化物膜。
在本发明的半导体装置的制造方法中，最好是工序(b)包括在元件分离区域上形成电阻体的工序，工序(c)包括在电阻体的侧面上形成第三侧壁衬垫的工序；工序(e)包括在电阻体及第三侧壁衬垫上形成由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第二保护膜的工序。
这样，可降低搭载了第一、第二MIS晶体管及电阻元件的半导体集成电路的功耗。
在本发明的半导体装置的制造方法中，最好是工序(c)包括形成由截面形成为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的第一侧壁衬垫及第二侧壁衬垫的工序，工序(e)包括在第一侧壁衬垫的侧面上形成由第一保护绝缘膜构成的保护边墙(sidewall)的工序，工序(f)包括在第一源极漏极区域上的保护边墙的侧方下形成第一硅化物膜的工序，在工序(f)之后且工序(g)之前，还具备去除在第一侧壁衬垫中第二绝缘膜，并且去除保护边墙的工序(h)。
这样，由于通过在第一硅化物膜形成前，在第一侧壁衬垫的侧面上形成、即在第一源极漏极区域上与第一侧壁衬垫相邻形成保护边墙，可防止在第一硅化物膜形成时，使第一源极漏极区域上之中保护边墙覆盖的区域硅化物化，所以可在第一源极漏极区域上保护边墙的侧方下形成、即与第一侧壁衬垫隔开形成第一硅化物膜。
并且，这样，由于在去除第二绝缘膜时，还可去除由第一保护绝缘膜构成的保护边墙，所以可抑制制造成本的增大。
在本发明的半导体装置的制造方法中，最好是工序(c)包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的第一侧壁衬垫及第二侧壁衬垫的工序，在工序(e)之后且工序(f)之前，还具备去除在第一侧壁衬垫中第二绝缘膜的工序(i)。
这样，由于在去除第二绝缘膜之后，可形成第一、第二硅化物膜，所以在去除第二绝缘膜时，不会去除第一、第二硅化物膜的表面，受到破坏，高精度地形成第一、第二硅化物膜。
在本发明的半导体装置的制造方法中，最好是工序(e)包括在第一活性区域与元件分离区域的交界区域上及第二活性区域与元件分离区域的交界区域上之中至少一个交界区域上，形成由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第三保护膜的工序。
这样，在第一、第二硅化物膜形成时，可防止因硅化物化用金属膜堆积前实施的例如清洗等处理，导致在元件分离区域中与第一活性区域及/或第二活性区域的交界区域被去除的情况，所以可防止由于清洗等处理，在第一、第二源极漏极区域中产生接合泄漏。
在本发明的半导体装置的制造方法中，最好是工序(f)包括在第一栅极电极上形成栅极上硅化物膜的工序。
在本发明的半导体装置的制造方法中，最好是工序(e)包括在第二源极漏极区域与第一保护绝缘膜之间形成基底绝缘膜的工序。
这样，在第二MIS晶体管中，可抑制在第二源极漏极区域与第一保护绝缘膜的界面上产生界面能级。
在本发明的半导体装置的制造方法中，最好是在工序(e1)之后且工序(e2)之前，还具备进行用于激活第一源极漏极区域及第二源极漏极区域中所包含的杂质的热处理的工序(j)。
这样，由于通过热处理，可增大第一保护绝缘膜(例如氮化硅膜)中的例如对氧化硅膜(第二保护绝缘膜)的选择比，所以在去除第二保护绝缘膜中规定部分时，可不去除第一保护绝缘膜，高精度地仅去除第二保护绝缘膜。之外，可利用激活第一、第二源极漏极区域中所包含的杂质用的热处理，增大第一保护绝缘膜中的对第二保护绝缘膜的选择比。
在本发明的半导体装置的制造方法中，最好是在工序(e2)之后且工序(e3)之前，还具备进行用于激活第一源极漏极区域及第二源极漏极区域中所包含的杂质的热处理的工序(j)。
在本发明的半导体装置的制造方法中，最好是工序(c)包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的第一侧壁衬垫、第二侧壁衬垫及第三侧壁衬垫的工序，工序(e)包括在第一侧壁衬垫的侧面上形成由第一保护绝缘膜构成的保护边墙的工序，工序(f)包括在第一源极漏极区域上的保护边墙的侧方下形成第一硅化物膜的工序，在工序(f)之后且工序(g)之前，还具备在去除第一侧壁衬垫中第二绝缘膜的同时，去除保护边墙的工序(h)。
在本发明的半导体装置的制造方法中，最好是工序(c)包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的第一侧壁衬垫、第二侧壁衬垫及第三侧壁衬垫的工序，在工序(e)之后且工序(f)之前，还具备去除在第一侧壁衬垫中第二绝缘膜的工序(i)。
发明效果
根据本发明的半导体装置及其制造方法，由于通过采用层叠了第一保护绝缘膜及第二保护绝缘膜的结构作为第一保护膜的结构，与第一源极漏极区域的底面隔开形成第一硅化物膜，所以可防止在第一源极漏极区域中产生接合泄漏。之外，由于与第二源极漏极区域的底面隔开形成第二硅化物膜，所以可防止在第二源极漏极区域中产生接合泄漏。
附图说明
图1(a)～(c)是按工序顺序表示本发明实施方式1的半导体装置的制造方法的主要部分工序截面图。
图2(a)～(c)是按工序顺序表示本发明实施方式1的半导体装置的制造方法的主要部分工序截面图。
图3(a)及(b)是按工序顺序表示本发明实施方式1的半导体装置的制造方法的主要部分工序截面图。
图4(a)及(b)是按工序顺序表示本发明实施方式1的半导体装置的制造方法的主要部分工序截面图。
图5是表示本发明实施方式1的半导体装置的结构的截面图。
图6(a)及(b)是表示本发明变形例1的半导体装置的制造方法的主要部分工序截面图。
图7(a)及(b)是按工序顺序表示本发明实施方式2的半导体装置的制造方法的主要部分工序截面图。
图8(a)及(b)是按工序顺序表示本发明实施方式2的半导体装置的制造方法的主要部分工序截面图。
图9(a)～(c)是按工序顺序表示现有的半导体装置的制造方法的主要部分工序截面图。
图10(a)及(b)是按工序顺序表示现有的半导体装置的制造方法的主要部分工序截面图。
图11(a)及(b)是按工序顺序表示现有的半导体装置的制造方法的主要部分工序截面图。
图12(a)及(b)是按工序顺序表示现有的半导体装置的制造方法的主要部分工序截面图。
图13(a)及(b)是就现有的半导体装置的问题示出的主要部分工序截面图。
符号说明
100-半导体基板；101-元件分离区域；102a-第一栅极绝缘膜；102b-第二栅极绝缘膜；103a-第一栅极电极；103b-第二栅极电极；103c-电阻体；104a-第一扩展区域；104b-第二扩展区域；105a、105b、105c-第一绝缘膜；106a、106b、106c-第二绝缘膜；107a-第一侧壁衬垫；107b-第二侧壁衬垫；107c-第三侧壁衬垫；108a-第一源极漏极区域；108b-第二源极漏极区域；109、109b、109c-第一保护绝缘膜；110、110b、110c-第二保护绝缘膜；111b-第一保护膜；111c-第二保护膜；112a-第一硅化物膜；112b-第二硅化物膜；113a-栅极上硅化物膜；114-应力绝缘膜；115-层间绝缘膜；116a-第一接触芯棒；116b-第二接触芯棒；117-布线间绝缘膜；118a-第一布线；118b-第二布线；209d-第一保护绝缘膜；210d-第二保护绝缘膜；211d-第三保护膜；312a-第一硅化物膜；312b-第二硅化物膜；313a-栅极上硅化物膜
具体实施方式
下面，参照附图说明本发明的各实施方式。
(实施方式1)
下面，参照图1(a)～(c)、图2(a)～(c)、图3(a)及(b)、和图4(a)及(b)，说明本发明实施方式1的半导体装置的制造方法。图1(a)～(c)、图2(a)～(c)、图3(a)及(b)、和图4(a)及(b)是按工序顺序表示本发明实施方式1的半导体装置的制造方法的主要部分工序截面图。另外，在图中，在左侧表示第一MIS晶体管形成区域A，在中央表示第二MIS晶体管形成区域B，在右侧表示电阻元件形成区域C。这里，所谓第一MIS晶体管，是要求提高驱动力的晶体管，所谓第二MIS晶体管，是例如ESD保护元件等中使用的晶体管，所谓电阻元件，是具有由与第一、第二MIS晶体管的栅极电极材料相同的材料构成的电阻体的电阻元件。
首先，如图1(a)所示，利用嵌入元件分离(STI)法，在由硅构成的半导体基板100的上部，有选择地形成在沟槽内嵌入例如由氧化硅膜构成的绝缘膜的元件分离区域101。由此，在第一MIS晶体管形成区域，形成由被元件分离区域101包围的半导体基板100构成的第一活性区域100a，同时，在第二MIS晶体管形成区域，形成由被元件分离区域101包围的半导体基板100构成的第二活性区域100b。
接着，在第一、第二活性区域100a、100b上形成了例如由氧化硅膜(或氮化硅膜)构成的栅极绝缘膜形成膜之后，在半导体基板100上，形成例如由硅膜构成的栅极电极形成膜。之后，构图第一、第二活性区域100a、100b上的栅极电极形成膜及栅极绝缘膜形成膜，形成由栅极绝缘膜形成膜构成的第一、第二栅极绝缘膜102a、102b及由栅极电极形成膜构成的第一、第二栅极电极103a、103b，同时，构图电阻元件形成区域的元件分离区域101上的栅极电极形成膜，形成由栅极电极形成膜构成的电阻体103c。
这样，如图1(a)所示，在第一、第二活性区域100a、100b上，经由氧化硅膜(或氮化硅膜)构成的第一、第二栅极绝缘膜102a、102b，形成由硅膜构成的第一、第二栅极电极103a、103b，同时，在电阻元件形成区域的元件分离区域101上，形成由与第一、第二栅极电极103a、103b相同的材料构成的电阻体103c。
接着，如图1(b)所示，在第一、第二活性区域100a、100b上，通过使第一、第二栅极电极103a、103b成为掩膜，以2keV注入例如As等N型杂质，在第一、第二活性区域100a、100b中的第一、第二栅极电极103a、103b的外侧方下，自匹配地形成第一、第二扩展区域104a、104b。
接着，如图1(c)所示，在半导体基板100上的整个面上，覆盖第一、第二栅极电极103a、103b地依次堆积了例如由膜厚为10nm的氧化硅膜构成的第一绝缘膜、例如由膜厚为40nm的氮化硅膜构成的第二绝缘膜之后，对第一绝缘膜及第二绝缘膜进行各向异性干蚀刻。由此，在第一、第二栅极电极103a、103b的侧面上，形成由截面形状为L字状的氧化硅膜构成的第一绝缘膜105a、105b和由氮化硅膜构成的第二绝缘膜106a、106b构成的第一、第二侧壁衬垫107a、107b，同时，在电阻体103c的侧面上，形成由截面形状为L字状的氧化硅膜构成的第一绝缘膜105c和由氮化硅膜构成的第二绝缘膜106c构成的第三侧壁衬垫107c。
接着，如图2(a)所示，在第一、第二活性区域100a、100b中，通过使第一、第二栅极电极103a、103b及第一、第二侧壁衬垫107a、107b成为掩膜，以15keV注入例如As等N型杂质，在第一、第二活性区域100a、100b中的第一、第二侧壁衬垫107a、107b的外侧方下，自匹配地形成具有比第一、第二扩展区域104a、104b的接合深度还深的接合深度的第一、第二源极漏极区域108a、108b。之后，通过例如1050℃的热处理，激活第一、第二源极漏极区域108a、108b中所包含的杂质。
接着，如图2(b)所示，利用CVD法，在半导体基板100的整个面上，依次堆积例如由膜厚为5nm的氮化硅膜构成的第一保护绝缘膜109、及例如由膜厚为30nm的氧化硅膜构成的第二保护绝缘膜110。
接着，如图2(c)所示，利用平板印刷术法，在第二保护绝缘膜110中形成于第二栅极电极103b、第二侧壁衬垫107b及第二源极漏极区域108b的一部分上的部分上，形成抗蚀剂膜r1，同时，在第二保护绝缘膜110中形成于电阻体103c及第三侧壁衬垫107c之上的部分上，形成抗蚀剂膜r2。
接着，使抗蚀剂膜r1、r2成为掩膜，通过基于氟化氢的湿蚀刻，去除在第二保护绝缘膜中形成于抗蚀剂膜r1、r2下的部分以外的部分，使第二保护绝缘膜110b、110c残留在第一保护绝缘膜109上。这时，湿蚀刻的条件考虑第二保护绝缘膜110的膜厚偏差、及湿蚀刻的蚀刻速率偏差，设定成过蚀刻的条件。具体地，例如，在第二保护绝缘膜(氧化硅膜)110的膜厚为30nm时，设定湿蚀刻的条件，以去除36nm的氧化硅膜。
接着，如图3(a)所示，在去除了抗蚀剂r1、r2以后，使第二保护绝缘膜110b、110c成为掩膜，对第一保护绝缘膜109进行各向异性干蚀刻。由此，在使第一保护绝缘膜109b、109c残留在第二保护绝缘膜110b、110c下的同时，使第一保护绝缘膜109a残留在第一侧壁衬垫107a的侧面上。
这样，在第二栅极电极103b、第二侧壁衬垫107b及第二源极漏极区域108b的一部分上，形成由膜厚为5nm的氮化硅膜构成的第一保护绝缘膜109b和在第一保护绝缘膜109b上形成的、膜厚为30nm的氧化硅膜构成的第二保护绝缘膜110b构成的第一保护膜111b，同时，在电阻体103c及第三侧壁衬垫107c上，形成由膜厚为5nm的氮化硅膜构成的第一保护绝缘膜109c和在第一保护绝缘膜109c上形成的、膜厚为30nm的氧化硅膜构成的第二保护绝缘膜110c构成的第二保护膜111c。与此同时，在第一侧壁衬垫107a的侧面上，形成由氮化硅膜构成的第一保护绝缘膜109a构成的保护边墙P。
这样，通过在第二源极漏极区域108b的一部分上形成第一保护膜111b，可在下一工序的硅化物化工序中，仅在第二源极漏极区域108b上之中规定区域(即，第一保护膜111b的形成区域以外的区域)，形成第二硅化物膜(参照后述的图3(b)：112b)。这里，规定的区域包含第二源极漏极区域108b上之中至少第二接触芯棒(参照后述的图4(b)：116b)下的区域。
接着，如图3(b)所示，利用溅射法，在堆积了例如由膜厚为10nm的Ni膜构成的金属膜(未图示)之后，通过热处理，使第一、第二源极漏极区域108a、108b及第一栅极电极103a中所包含的Si、与金属膜中所包含的Ni反应。这样，使第一源极漏极区域108a的上部与金属膜反应，在第一源极漏极区域108a上的保护边墙P的外侧方下，形成例如由膜厚为20nm的NiSi膜构成的第一硅化物膜112a，同时，使第一栅极电极103a的上部与金属膜反应，在第一栅极电极103a上，形成例如由膜厚为20nm的NiSi膜构成的栅极上硅化物膜113a。另外，使第二源极漏极区域108b的上部与金属膜反应，在第二源极漏极区域108b上的第一保护膜111b的外侧方下，形成例如由膜厚为20nm的NiSi膜构成的第二硅化物膜112b。之后，通过湿蚀刻，去除残留在半导体基板100上的未反应的金属膜。
接着，如图4(a)所示，通过干蚀刻、或基于热磷酸的湿蚀刻，对表面露出的氧化硅膜(第一、第二保护绝缘膜110b、110c及元件分离区域101)及NiSi膜(第一、第二硅化物膜112a、112b及栅极上硅化物膜113a)，有选择地去除第一侧壁衬垫107a中由氮化硅膜构成的第二绝缘膜106a、和由氮化硅膜构成的保护边墙P。
接着，如图4(b)所示，在半导体基板100上的整个面上，形成例如由SiN膜构成的应力绝缘膜114。这里，应力绝缘膜114是在第一活性区域100a中的栅极长度方向产生拉伸应力的绝缘膜。
之后，与通常的具有MIS晶体管的半导体装置的制造方法相同，利用CVD法，在应力绝缘膜114上堆积了层间绝缘膜115之后，在应力绝缘膜114及层间绝缘膜115上，形成与第一、第二硅化物膜112a、112b连接的第一、第二接触芯棒116a、116b。之后，在层间绝缘膜115上形成了布线间绝缘膜117之后，在布线间绝缘膜117上形成与第一、第二接触芯棒116a、116b连接的第一、第二布线118a、118b。
如上所述，可制造本实施方式的半导体装置。
下面，参照图5说明本发明实施方式1的半导体装置的结构。图5是表示本发明实施方式1的半导体装置的结构的截面图。另外，在图中，在左侧表示第一MIS晶体管形成区域A，在中央表示第二MIS晶体管形成区域B，在右侧表示电阻元件形成区域C。
如图5所示，在半导体基板100上的上部，形成在沟槽内嵌入了绝缘膜的元件分离区域101，以划分第一活性区域100a和第二活性区域100b。而且，半导体装置具备：设置在第一活性区域100a上的第一MIS晶体管Tr1、设置在第二活性区域100b上的第二MIS晶体管Tr2、和电阻元件Re。
这里，第一MIS晶体管Tr1如图5所示，具备：在第一活性区域100a上形成的第一栅极绝缘膜102a；在第一栅极绝缘膜102a上形成的第一栅极电极103a；形成于第一栅极电极103a的侧面上、由截面形状为L字状的第一绝缘膜构成的第一侧壁衬垫(换言之，去除了第二绝缘膜106a的第一侧壁衬垫)107a；在第一活性区域100a中的第一栅极电极103a的外侧方下形成的第一扩展区域104a；在第一活性区域100a中的第一侧壁衬垫107a的外侧方下形成的第一源极·栅极区域108a；在第一源极漏极区域108a上与第一侧壁衬垫107a隔开形成的第一硅化物膜112a；在第一栅极电极103a上形成的栅极上硅化物膜113a；和形成于第一栅极电极103a、第一侧壁衬垫107a及第一硅化物膜112a上，在第一活性区域100a中的栅极长度方向产生应力的应力绝缘膜114。
另外，第二MIS晶体管Tr2如图5所示，具备：在第二活性区域100b上形成的第二栅极绝缘膜102b；在第二栅极绝缘膜102b上形成的第二栅极电极103b；形成于第二栅极电极103b的侧面上，由截面形状为L字状的第一绝缘膜105b和在该第一绝缘膜105b上形成的第二绝缘膜106b构成的第二侧壁衬垫107b；在第二活性区域100b中的第二栅极电极103b的外侧方下形成的第二扩展区域104b；在第二活性区域100b中的第二侧壁衬垫107b的外侧方下形成的第二源极漏极区域108b；跨越形成在第二栅极电极103b、第二侧壁衬垫107b及第二源极漏极区域108b的一部分上，由第一保护绝缘膜109b和在第一保护绝缘膜109b上形成的第二保护绝缘膜110b构成的第一保护膜111b；在第二源极漏极区域108b上的第一保护膜111b的外侧方下形成的第二硅化物膜112b；和在第一保护膜111b及第二硅化物膜112b上形成的应力绝缘膜114。
另外，电阻元件Re如图5所示，具备：在元件分离区域101上形成的电阻体103c；形成于电阻体103c的侧面上，由截面形状为L字状的第一绝缘膜105c和在该第一绝缘膜105c上形成的第二绝缘膜106c构成的第三侧壁衬垫107c；形成于电阻体103c及第三侧壁衬垫107c上，由第一保护绝缘膜109c和在该第一保护绝缘膜109c上形成的第二保护绝缘膜110c构成的第二保护膜111c；在第二保护膜111c上形成的应力绝缘膜114。
在应力绝缘膜114上形成层间绝缘膜115，在应力绝缘膜114及层间绝缘膜115中，经第一、第二硅化物膜112a、112b，形成与第一、第二源极漏极区域108a、108b电连接的第一、第二接触芯棒116a、116b。在层间绝缘膜115上形成布线间绝缘膜117，在布线间绝缘膜117中，形成与第一、第二接触芯棒116a、116b电连接的第一、第二布线118a、118b。
根据实施方式1，由于在去除第二保护绝缘膜110中规定的部分(即，在抗蚀剂膜r1、r2下形成的部分以外的部分)(参照图2(c))时，在第二保护绝缘膜(氧化硅膜)110下形成选择比相对氧化硅膜大的氮化硅膜(第一保护绝缘膜)109，所以仅有选择地去除第二保护绝缘膜110，另一方面，不去除第一保护绝缘膜109，可利用第一保护绝缘膜109，防止去除第一保护绝缘膜109下的第一绝缘膜105a及元件分离区域101等。
即，不象以前那样，在去除保护膜409中规定的部分(即，在抗蚀剂膜r3、r4下形成的部分以外的部分)(参照所述的图11(a))时，去除第一绝缘膜(氧化硅膜)405a及元件分离区域(氧化硅膜)401，形成沟(参照所述的图13(a)：De、Ds)。
因此，不象以前那样，在硅化物化工序(参照所述的图11(b))时，第一硅化物膜412a的一端进入第二绝缘膜406a的下方形成(参照所述的图13(b)：Se)时，同时，其另一端向下方延伸形成(参照所述的图13(b)：Ssa)。之外，第二硅化物膜412b的元件分离区域401侧的端部不向下方延伸形成(参照所述的图13(b)：Ssb)。
因此，由于可与第一扩展区域104a的底面及第一源极漏极区域108a的底面隔开形成第一硅化物膜112a，所以可防止在第一扩展区域104a及第一源极漏极区域108a中产生接合泄漏。之外，由于可与第二源极漏极区域108b的底面隔开形成第二硅化物膜112b，所以可防止在第二源极漏极区域108b中产生接合泄漏。因此，可降低搭载了第一MIS晶体管、第二MIS晶体管及电阻元件的半导体集成电路的功耗。
另外，根据实施方式1，通过在采用氮化硅膜作为第一保护绝缘膜109的同时，采用氧化硅膜作为第二保护绝缘膜110，由于通常因湿蚀刻中氮化硅膜和氧化硅膜的选择性高，所以通过仅在膜厚为30nm的第二保护绝缘膜的110下设置膜厚为5nm的第一保护绝缘膜109，通过湿蚀刻去除第二保护绝缘膜110中规定的部分(参照图2(c))时，可不去除而残留第一保护绝缘膜109，所以可将第一保护绝缘膜109的膜厚设定得薄。
之外，根据实施方式1，由于在图3(b)示出的硅化物化工序前，如图3(a)所示，通过在第一源极漏极区域108a上设置与第一侧壁衬垫107a相邻的保护边墙P，可在硅化物化工序时，防止硅化物化第一源极漏极区域108a上之中保护边墙P覆盖的区域，所以第一硅化物膜112a如图3(b)所示，在第一源极漏极区域108a上的保护边墙P的外侧方下形成，在保护边墙P下没有形成。因此，由于可进一步与第一扩展区域104a的底面隔开形成第一硅化物膜112a，所以可进一步防止在第一扩展区域104a中产生接合泄漏。
并且，根据实施方式1，由于通过采用与第二绝缘膜106a的材料相同的材料作为第一保护绝缘膜109的材料(例如氮化硅膜)，在图4(a)中示出的第二绝缘膜106a的去除时，还去除由第一保护绝缘膜109a构成的保护边墙P，所以可抑制制造成本的增大。
并且，根据实施方式1，在图4(b)中示出的应力绝缘膜114形成之前，如图4(a)所示，通过去除第二绝缘膜106a及保护边墙P，如图4(b)所示，可在第一栅极电极103a、第一侧壁衬垫(详细地，去除第二绝缘膜106a后的第一侧壁衬垫)107a、及第一硅化物膜112a上形成应力绝缘膜114，可在对应于第二绝缘膜106a及保护边墙P的去除量增厚形成应力绝缘膜114的同时，缩短应力绝缘膜114与第一MIS晶体管的沟道的距离。因此，可利用应力绝缘膜114，在第一MIS晶体管沟道中的栅极长度方向有效施加拉伸应力，有效提高沟道中的载流子移动率，有效提高第一MIS晶体管的驱动力。
另外，在实施方式1中，以有效得到基于应力绝缘膜114的驱动力提高效果为目的，在硅化物化工序(参照图3(b))和应力绝缘膜114的形成工序(参照图4(b))之间，如图4(a)所示，举具体例说明了去除第二绝缘膜106a及保护边墙P的情况，但本发明不限于此。
例如，也可在形成第二硅化物膜112a、112b及栅极上硅化物膜113a之后，不去除第二绝缘膜106a及保护边墙P，形成应力绝缘膜。这时，应力绝缘膜形成在由第一栅极电极103a、第一绝缘膜105a和第二绝缘膜106a构成的第一侧壁衬垫107a、保护边墙P及第一硅化物膜112a上。即，应力绝缘膜在第一栅极电极103a、第一绝缘膜105a及第一硅化物膜112a上，经第二绝缘膜106a及保护边墙P形成。因此，尽管基于应力绝缘膜的驱动力提高效果与实施方式1相比较低，但可充分得到该效果，可提高第一MIS晶体管的驱动力。
另外，在实施方式1中，举具体例说明了在形成第一、第二源极漏极区域108a、108b(参照图2(a))后，在进行用于激活第一、第二源极漏极区域108a、108b中所包含的杂质的热处理之后，依次形成第一保护绝缘膜109及形成第二保护绝缘膜110(参照图2(b))的情况，但本发明不限于此。
例如，也可在第一、第二源极漏极区域形成后形成第一保护绝缘膜，之后，在进行用于激活第一、第二源极漏极区域中所包含的杂质的热处理之后，形成第二保护绝缘膜。这时，由于通过热处理，可增大第一保护绝缘膜(氮化硅膜)中的对氧化硅膜的选择比，所以在通过湿蚀刻去除第二保护绝缘膜中规定的部分(参照图2(c))时，可不去除第一保护绝缘膜，高精度地仅去除氧化硅膜(第二保护绝缘膜)。
并且，例如也可在形成第一、第二源极漏极区域后，在依次形成第一保护绝缘膜及形成第二保护绝缘膜之后，进行用于激活第一、第二源极漏极区域中所包含的杂质的热处理。这时，由于通过热处理，可增大第二保护绝缘膜(氧化硅膜)中的对氮化硅膜的选择比，所以在采用湿蚀刻而非各向异性干蚀刻，去除第二绝缘膜及保护边墙时(参照图4(a))，可不去除第二保护绝缘膜，高精度地仅去除氮化硅膜(第二绝缘膜及保护边墙)。
另外，在实施方式1中，举具体例说明了以抑制制造成本的增大为目的，采用与第二绝缘膜106a的材料相同的材料作为第一保护绝缘膜109的材料的情况，但本发明不限于此，如在图4(a)中示出的去除第二绝缘膜106a时还去除第一保护绝缘膜109a那样，只要采用第一保护绝缘膜109的材料、即采用显示与第二绝缘膜106a的材料相同的蚀刻特性的材料作为第一保护绝缘膜109的材料即可。
并且，在实施方式1中，如图4(a)所示，举具体例说明了完全去除第二绝缘膜106a、及保护边墙P的情况，但本发明不限于此。
<变形例1>
下面，参照图6(a)说明本发明变形例1的半导体装置的制造方法。图6(a)是表示本发明变形例1的半导体装置的制造方法的主要部分工序截面图。另外，在图6(a)中，就与所述实施方式1的半导体装置相同的构成要素而言，附以相同的符号。因此，在本实施例中，不重复与实施方式1相同的说明。
在本实施例中，在依次经过与所述图1(a)～(c)和图2(a)及(b)示出的工序相同的工序后，去除在第二保护绝缘膜110中规定的区域，与实施方式1相同，除残留第二保护绝缘膜110b、110c(参照所述图2(c))之外，还使第二保护绝缘膜残留在第一活性区域100a与元件分离区域101的交界区域上、及第二活性区域100b与元件分离区域101的交界区域上(参照后述的图6(a)：210d)。
接着，如图6(a)所示，去除第一保护绝缘膜109中规定的区域，与实施方式1相同，除残留第一保护绝缘膜109a、109b、109c(参照所述图3(a))之外，还使第一保护绝缘膜209d残留在第二保护绝缘膜210d下。
这样，如图6(a)所示，与实施方式1相同，除形成由第一保护绝缘膜109a构成的保护边墙P、由第一保护绝缘膜109b和第二保护绝缘膜110b构成的第一保护膜111b、及由第一保护绝缘膜109c和第二保护绝缘膜110c构成的第二保护膜111c(参照所述图3(a))之外，还在第一活性区域100a与元件分离区域101的交界区域上、及第二活性区域100b与元件分离区域101的交界区域上，形成由第一保护绝缘膜209d和第二保护绝缘膜210d构成的第三保护膜211d。
接着，可通过依次经与所述图3(b)和图4(a)及(b)示出的工序相同的工序，制造本变形例的半导体装置。
这样，本变形例的半导体装置除与实施方式1相同的结构之外，还具备形成于第一活性区域100a与元件分离区域性101的交界区域上、及第二活性区域性100b与元件分离区域101的交界区域上，由第一保护绝缘膜209d和在第一保护绝缘膜209d上形成的第二保护绝缘膜210d构成的第三保护膜211d(参照图6(a))。
这里，在实施方式1中，担心在硅化物化工序(参照所述图3(b))时，因硅化物化用金属膜堆积前实施的例如清洗等处理，导致元件分离区域101被去除，元件分离区域101的上面低于第一、第二源极漏极区域108a、108b的上面，露出第一、第二源极漏极区域108a、108b的角部。
这样，由于在露出第一、第二源极漏极区域108a、108b的角部的情况下，硅化物用金属膜在与第一、第二源极漏极区域108a、108b的角部接触的状态下进行热处理，所以第一、第二硅化物膜112a、112b的元件分离区域101侧的端部向下方延伸形成，在第一、第二源极漏极区域108a、108b中产生接合泄漏。
因此，在本变形例中，如图6(a)所示，在元件分离区域101中与第一、第二活性区域100a、100b的交界区域上，设置第三保护膜211d。由此，可防止在下一工序的硅化物化工序时，因硅化物化用金属膜堆积前实施的例如清洗等处理，导致元件分离区域101中与第一、第二活性区域100a、100b的交界区域被去除。因此，由于不会发生该交界区域的上面低于第一、第二源极漏极区域108a、108b的上面，而露出第一、第二源极漏极区域108a、108b的角部的情况，所以可防止由于硅化物化用金属膜堆积前实施的例如清洗等处理，在第一、第二源极漏极区域108a、108b中产生接合泄漏。
另外，在本变形例中，可得到与实施方式1相同的效果。
另外，在本变形例中，举具体例说明了在第二活性区域100b和元件分离区域101的交界区域上形成的第三保护膜如图6(a)所示，与第二保护膜111c分离形成的情况，但本发明不限于此，如图6(b)所示，也可与第二保护膜111c一体形成。在这种情况下，也可得到与本变形例同样的效果。
另外，在本变形例中，举具体例说明了在第一活性区域100a与元件分离区域101的交界区域、及第二活性区域100b与元件分离区域101的交界区域两者上设置第三保护膜211d的情况，但本发明不限于此。
例如仅在第一活性区域100a与元件分离区域101的交界区域上设置第三保护膜时，可利用该第三保护膜，防止在第一源极漏极区域108a中产生接合泄漏。另外，仅在第二活性区域100b与元件分离区域101的交界区域上设置第三保护膜时，可利用该第三保护膜，防止在第二源极漏极区域108b中产生接合泄漏。
(实施方式2)
下面，参照图7(a)及(b)和图8(a)及(b)说明本发明实施方式2的半导体装置的制造方法。图7(a)及(b)和图8(a)及(b)是按工序顺序表示本发明实施方式2的半导体装置的制造方法的主要部分工序截面图。另外，在图7(a)及(b)和图8(a)及(b)中，就与所述实施方式1的半导体装置相同的构成要素而言，附以相同的符号。因此，在本实施方式中，不重复与实施方式1相同的说明。
首先，依次进行与所述图1(a)～(c)和图2(a)及(b)示出的工序相同的工序。
接着，如图7(a)所示，与所述图2(c)示出的工序相同，利用平版印刷术法，在第二保护绝缘膜中形成于第二栅极电极103b、第二侧壁衬垫107b及第二源极漏极区域108b的一部分上的部分上形成抗蚀剂膜r1，同时，在第二保护绝缘膜中形成于电阻体103c及第三侧壁衬垫107c上的部分上形成抗蚀剂膜r2。
接着，使抗蚀剂膜r1、r2成为掩膜，通过基于氟化氢的湿蚀刻，去除在第二保护绝缘膜中形成于抗蚀剂膜r1、r2下的部分以外的部分，使第二保护绝缘膜110b、110c残留在第一保护绝缘膜109上。这时，湿蚀刻的条件考虑第二保护绝缘膜的膜厚偏差、及湿蚀刻的蚀刻速率偏差，设定为过蚀刻的条件。
接着，如图7(b)所示，使第二保护绝缘膜110b、110c成为掩膜，通过各向异性干蚀刻或基于热磷酸的湿蚀刻，去除在第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分，使第一保护绝缘膜109b、109c残留在第二保护绝缘膜110b、110c下。
接着，通过干蚀刻或基于热磷酸的湿蚀刻，去除第一侧壁衬垫107a中第二绝缘膜106a。
这样，在第二栅极电极103b、第二侧壁衬垫107b及第二源极漏极区域108b的一部分上，形成由膜厚为5nm的氮化硅膜构成的第一保护绝缘膜109b和形成于第一保护绝缘膜109b上、由膜厚为30nm的氧化硅膜构成的第二保护绝缘膜110b构成的第一保护膜111b，同时，在电阻体103c及第三侧壁衬垫107c上，形成由膜厚为5nm的氮化硅膜构成的第一保护绝缘膜109c和形成于第一保护绝缘膜109c上、由膜厚为30nm的氧化硅膜构成的第二保护绝缘膜110c构成的第二保护膜111c。
接着，如图8(a)所示，在利用溅射法堆积了例如由膜厚为10nm的Ni膜构成的金属膜(未图示)后，通过热处理，使第一、第二源极漏极区域108a、108b及第一栅极电极103a中所包含的Si与金属膜中所包含的Ni反应。这样，使第一源极漏极区域108a的上部与金属膜反应，在第一源极漏极区域108a上的第一侧壁衬垫(详细地，去除了第二绝缘膜106a的第一侧壁衬垫)107a的外侧方下，形成例如由膜厚为20nm的NiSi膜构成的第一硅化物膜312a，同时，使第一栅极电极103a的上部与金属膜反应，在第一栅极电极103a上，形成例如由膜厚为20nm的NiSi膜构成的栅极上硅化物膜313a。另外，使第二源极漏极区域108b的上部与金属膜反应，在第二源极漏极区域108b上的第一保护膜111b的外侧方下，形成例如由膜厚为20nm的NiSi膜构成的第二硅化物膜312b。之后，通过湿蚀刻，去除残留在半导体基板100上的未反应的金属膜。
接着，如图8(b)所示，与所述图4(b)示出的工序相同，在半导体基板100上的整个面上，形成例如由SiN膜构成的应力绝缘膜114。这里，应力绝缘膜114是在第一活性区域100a的栅极长度方向产生拉伸应力的绝缘膜。
之后，与通常具有MIS晶体管的半导体装置的制造方法相同，利用CVD法，在应力绝缘膜114上堆积了层间绝缘膜115后，在应力绝缘膜114及层间绝缘膜115上形成与第一、第二硅化物膜312a、312b连接的第一、第二接触芯棒116a、116b。之后，在层间绝缘膜115上形成布线间绝缘膜117后，在布线间绝缘膜117上形成与第一、第二接触芯棒116a、116b连接的第一、第二布线118a、118b。
如上述所述，可制造实施方式2的半导体装置。
这里，实施方式1与实施方式2在制造方法上的不同点为以下示出的方面。
在实施方式1中，在残留第二保护绝缘膜110b、110c(参照所述图2(c))后，通过对第一保护绝缘膜109进行各向异性干蚀刻，使第一保护绝缘膜109b、109c残留在第二保护绝缘膜110b、110c下，同时，使由第一保护绝缘膜109a构成的保护边墙P残留在第一侧壁衬垫107a的侧面上(参照所述图3(a))。之后，进行硅化物化工序(参照所述图3(b))，通过干蚀刻或湿蚀刻，去除第二绝缘膜106a及保护边墙P(参照所述图4(a))。
相反，在实施方式2中，与实施方式1相同，在残留第二保护绝缘膜110b、110c(参照图7(a))后，通过各向异性干蚀刻或湿蚀刻，去除在第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分，残留第一保护绝缘膜109b、109c，接着，通过干蚀刻或湿蚀刻，去除第二绝缘膜106a(参照图7(b))。之后，进行硅化物化工序(参照图8(a))。
这样，在实施方式1中，在硅化物化工序后去除第二绝缘膜106a，而在实施方式2中，在去除第二绝缘膜106a后进行硅化物工序。
下面，参照图8(b)说明本发明实施方式2的半导体装置的结构。另外，在下面的说明中，仅说明与实施方式1的不同点，不重复与实施方式1相同的说明。
这里，下面示出实施方式1与实施方式2在结构上的不同点为以下示出的方面。
在实施方式1中，第一硅化物膜112a在第一源极漏极区域108a上与第一侧壁衬垫107a隔开形成，而在实施方式2中，第一硅化物膜312a在第一源极漏极区域108上的第一侧壁衬垫107a的外侧方下形成，在第一源极漏极区域108a上与第一侧壁衬垫107a相邻形成。
根据实施方式2，由于与实施方式1相同，去除在第二保护绝缘膜中规定的部分(参照图7(a))时，在第二保护绝缘膜(氧化硅膜)下，形成由相对氧化硅膜选择比大的氮化硅膜构成的第一保护绝缘膜109，所以与实施方式1相同，可防止在第一扩展区域104a及第一源极漏极区域108a中产生接合泄漏，同时，防止在第二源极漏极区域108b中产生接合泄漏。
另外，根据实施方式2，由于通过采用与第二绝缘膜106a的材料相同的材料(例如氮化硅膜)作为第一保护绝缘膜109的材料，如图7(b)所示，可在同一工序中，去除在第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分、和去除第二绝缘膜106a，所以可谋求制造成本的降低。
并且，根据实施方式2，由于可在去除第二绝缘膜106a(参照图7(b))后，形成第一、第二硅化物膜312a、312b及栅极上硅化物膜313a(参照图8(a))，所以如实施方式1那样，可防止在去除第二绝缘膜106a(及保护边墙P)(参照所述图4(a))时，去除第一、第二硅化物膜112a、112b及栅极上硅化物膜113a的表面，受到破坏。因此，与实施方式1相比，可高精度地形成第一、第二硅化物膜312a、312b及栅极上硅化物膜313a。
并且，根据实施方式2，在图8(b)示出的应力绝缘膜114的形成工序之前，如图7(b)所示，通过去除第二绝缘膜106a，如图8(b)所示，可对应于第二绝缘膜106a的去除量，增厚形成应力绝缘膜114，同时，缩短应力绝缘膜114与第一MIS晶体管的沟道的距离。因此，与实施方式1相同，可有效提高第一MIS晶体管的驱动力。
并且，在实施方式2中，以有效地得到基于应力绝缘膜114的驱动力提高的效果为目的，如图7(b)所示，举例说明了去除在第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分后，接着去除第二绝缘膜106a，之后，依次进行硅化物化工序(参照图8(a))和应力绝缘膜114的形成工序(参照图8(b))的情况，但本发明不限于此。
例如，也可去除在第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分后，不去除第二绝缘膜106a，依次进行硅化物化工序和应力绝缘膜的形成工序。这时，应力绝缘膜在第一栅极电极103a、第一绝缘膜105a及第一硅化物膜312a上，经第二绝缘膜106a形成。因此，尽管基于应力绝缘膜的驱动力提高效果与实施方式2相比较低，但可充分得到该效果，可提高第一MIS晶体管的驱动力。
另外，在实施方式2中，举具体例说明了具备图8(b)中示出的结构的半导体装置，但本发明不限于此。
例如，与所述变形例1相同，也可还具备形成于第一活性区域100a与元件分离区域101的交界区域上、及第二活性区域100b与元件分离区域101的交界区域上，由第一保护绝缘膜(参照所述图6(a)：209d)和第二保护绝缘膜(参照所述图6(a)：210d)构成的第三保护膜(参照所述图6(a)：211d)。即便在这种情况下，也与变形例1相同，可防止由于硅化物化用金属膜堆积前实施的例如清洗等处理，在第一、第二源极漏极区域108a、108b中产生接合泄漏。
并且，在第二活性区域100b与元件分离区域101的交界区域上形成的第三保护膜如所述图6(b)所示，与第二保护膜111c一体形成。
另外，在实施方式2中，举具体例说明了在第一、第二源极漏极区域形成(参照图2(a))后，在进行用于激活第一、第二源极漏极区域中所包含的杂质的热处理后，依次形成第一保护绝缘膜及形成第二保护绝缘膜(参照图2(b))的情况，但本发明不限于此。
例如，也可在第一、第二源极漏极区域形成后形成第一保护绝缘膜，之后，在进行用于激活第一、第二源极漏极区域中所包含的杂质的热处理后，形成第二保护绝缘膜。这时，由于可通过热处理，增大第一保护绝缘膜(氮化硅膜)中的对氧化硅膜的选择比，所以可通过湿蚀刻，在去除第二保护绝缘膜中规定的部分(参照图7(a))时，不去除第一保护绝缘膜，高精度地仅去除氧化硅膜(第二保护绝缘膜)。
并且，例如也可在第一、第二源极漏极区域形成后，在依次形成第一保护绝缘膜、及形成第二保护绝缘膜后，进行用于激活第一、第二源极漏极区域中所包含的杂质的热处理。这时，由于可通过热处理，增大第二保护绝缘膜(氧化硅膜)中的对氮化硅膜的选择比，所以可在采用湿蚀刻而非各向异性干蚀刻，去除在第一保护绝缘膜中形成于第二保护绝缘110b、110c下的部分以外的部分及第二绝缘膜(参照图7(b))时，不去除第二保护绝缘膜，高精度地仅去除氮化硅膜(第一保护绝缘膜中规定的部分及第二绝缘膜)。
另外，在实施方式2中，举具体例说明了以谋求降低制造成本为目的，采用与第二绝缘膜106a的材料相同的材料作为第一保护绝缘膜109的材料的情况，但本发明不限于此，如图7(b)所示，只要采用第一保护绝缘膜109的材料、即采用显示与第二绝缘膜106a的材料相同的蚀刻特性的材料作为第一保护绝缘膜109的材料，以便在同一工序中去除第一保护绝缘膜中规定的部分(详细地，第一保护绝缘膜109中形成于第二保护绝缘膜110b、110c下的部分以外的部分)和去除第二绝缘膜106a即可。
并且，在实施方式2中，如图7(b)所示，举具体例说明了完全去除第二绝缘膜106a的情况，但本发明不限于此。
并且，在实施方式1及2中，举具体例说明了在第一、第二源极漏极区域108a、108b形成(参照图2(a))后，如图2(b)所示，在半导体基板100上的整个面上依次形成第一保护绝缘膜109及第二保护绝缘膜110的情况，但本发明不限于此。
例如，也可在第一、第二源极漏极区域108a、108b形成后，通过例如抛光(ashing)、等离子氧化或热氧化，在半导体基板100的表面上形成例如由膜厚为1nm的氧化硅膜构成的基底绝缘膜后，与图2(b)示出的工序一样，在半导体基板100上的整个面上依次形成第一保护绝缘膜109及第二保护绝缘膜110。这时，由于可使基底绝缘膜(氧化硅膜)介于第二源极漏极区域108b和第一保护绝缘膜(氮化硅膜)109b之间，所以在第二MIS晶体管中，可抑制在第二源极漏极区域108b与第一保护绝缘膜109b的界面上产生界面能级。
这样，在实施方式1及2中，使用层叠了第一保护绝缘膜109b、109c及第二保护绝缘膜110b、110c的2层的结构作为第一、第二保护膜111b、111c的结构，但本发明不限于此，也可使用层叠了3层以上的层的结构作为第一、第二保护膜的结构。
另外，在实施方式1及2中，举具体例说明了使用N型MIS晶体管作为第一、第二MIS晶体管的情况，但本发明不限于此，既便在使用P型MIS晶体管的情况下，也可得到与本实施方式同样的效果。但是，这时，必需使用在第一活性区域100a中的栅极长度方向产生压缩应力的应力绝缘膜，来替代在第一活性区域100a的栅极长度方向产生拉伸应力的应力绝缘膜114。
并且，在实施方式1及2中，举具体例说明了第一、第二栅极电极103a、103b由硅膜构成的情况，但本发明不限于此，例如既便在第一、第二栅极电极由金属膜和形成于该金属膜上的硅膜构成时，也可得到与第一、实施方式2同样的效果。
并且，在实施方式1及2中，举具体例说明了使用氧化硅膜(或氮化硅膜)作为第一、第二栅极绝缘膜102a、102b的情况，但本发明不限于此，既便在使用高电介质膜的情况下，也可得到与实施方式1、2同样的效果。但是，这时，例如利用CVD法在半导体基板上的整个面上形成由高电介质膜构成的栅极绝缘膜形成膜，来替代在第一、第二活性区域100a、100b上形成实施方式1、2中的由氧化硅膜(或氮化硅膜)构成的栅极绝缘膜形成膜之后，与实施方式1、2相同，在半导体基板上的整个面上形成栅极电极形成膜，之后，为了构图栅极绝缘膜形成膜及栅极电极形成膜，在电阻元件形成区域的元件分离区域和电阻体之间，形成由高电介质膜构成的栅极绝缘膜。
另外，在实施方式1及2中，举例说明了在第一保护绝缘膜109b、109c上的整个面上形成第二保护绝缘膜110b、110c的情况，但本发明不限定此。尤其是如实施方式1、2那样第二保护绝缘膜110b、110c由氧化膜硅构成的情况，氧化硅膜(第二保护绝缘膜)110b、110c在硅化物化工序(参照图3(b)、图8(a))时，有可能因硅化物化用金属膜堆积前实施的例如清洗等处理，导致其角部或端部被去除，在第一保护绝缘膜109b、109c上的整个面上不残留第二保护绝缘膜110b、110c。
产业上的可利用性
如上所述，本发明由于可防止在源极漏极区域中产生接合泄漏，所以适于具备在源极漏极区域上具有硅化物膜的晶体管的半导体装置及其制造方法。

Claims (30)

1、一种半导体装置，其具备第一MIS晶体管和第二MIS晶体管，
所述第一MIS晶体管具备：
在半导体基板中的第一活性区域上形成的第一栅极绝缘膜；
在所述第一栅极绝缘膜上形成的第一栅极电极；
在所述第一栅极电极的侧面上形成的第一侧壁衬垫；
在所述第一活性区域中的所述第一侧壁衬垫的外侧方下形成的第一源极漏极区域；
在所述第一源极漏极区域上形成的第一硅化物膜；和
形成于所述第一栅极电极、所述第一侧壁衬垫及所述第一硅化物膜上，在所述第一活性区域中的栅极长度方向产生应力的应力绝缘膜，
所述第二MIS晶体管具备：
在所述半导体基板中的第二活性区域上形成的第二栅极绝缘膜；
在所述第二栅极绝缘膜上形成的第二栅极电极；
在所述第二栅极电极的侧面上形成的第二侧壁衬垫；
在所述第二活性区域中的所述第二侧壁衬垫的外侧方下形成的第二源极漏极区域；
跨越形成在所述第二栅极电极、所述第二侧壁衬垫及所述第二源极漏极区域的一部分上，由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第一保护膜；
在所述第二源极漏极区域上的所述第一保护膜的外侧方下形成的第二硅化物膜；和
在所述第一保护膜及所述第二硅化物膜上形成的所述应力绝缘膜。
2、根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备电阻元件，
所述电阻元件具备：
在设置于所述半导体基板的元件分离区域上形成的电阻体；
在所述电阻体的侧面上形成的第三侧壁衬垫；
形成于所述电阻体及所述第三侧壁衬垫上，由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成的第二保护膜；和
在所述第二保护膜上形成的所述应力绝缘膜。
3、根据权利要求1所述的半导体装置，其特征在于，
所述第一侧壁衬垫由截面形成为L字状的第一绝缘膜构成，
所述第二侧壁衬垫由截面形状为L字状的所述第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成。
4、根据权利要求2所述的半导体装置，其特征在于，
所述第一侧壁衬垫由截面形状为L字状的第一绝缘膜构成，
所述第二侧壁衬垫及所述第三侧壁衬垫由截面形状为L字状的所述第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成。
5、根据权利要求3所述的半导体装置，其特征在于，
所述第一绝缘膜是氧化硅膜，
所述第二绝缘膜是氮化硅膜。
6、根据权利要求1所述的半导体装置，其特征在于，
与所述第一侧壁衬垫隔开形成所述第一硅化物膜。
7、根据权利要求1所述的半导体装置，其特征在于，
具备：
划分所述第一活性区域和所述第二活性区域的元件分离区域；和
形成于所述第一活性区域与所述元件分离区域的交界区域上及所述第二活性区域与所述元件分离区域的交界区域上之中至少一个交界区域上，由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成的第三保护膜。
8、根据权利要求2所述的半导体装置，其特征在于，
具备第三保护膜，其形成在所述第二活性区域与划分该第二活性区域的元件分离区域的交界区域上，由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成，
所述第三保护膜与所述第二保护膜一体形成。
9、根据权利要求1所述的半导体装置，其特征在于，
在所述第二源极漏极区域上位于所述第二侧壁衬垫与所述第二硅化物膜之间的区域，形成所述第一保护膜。
10、根据权利要求1所述的半导体装置，其特征在于，
在所述第一栅极电极上形成栅极上硅化物膜，
在所述第二栅极电极上没有形成所述栅极上硅化物膜。
11、根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板中的所述第二源极漏极区域与所述第一保护绝缘膜之间形成基底绝缘膜。
12、根据权利要求11所述的半导体装置，其特征在于，
所述基底绝缘膜是氧化硅膜。
13、根据权利要求1所述的半导体装置，其特征在于，
所述第一MIS晶体管和所述第二MIS晶体管是同一导电型的MIS晶体管。
14、一种半导体装置，其具备MIS晶体管和电阻元件，
所述MIS晶体管具备：
在半导体基板中的活性区域上形成的栅极绝缘膜；
在所述栅极绝缘膜上形成的栅极电极；
在所述栅极电极的侧面上形成的第一侧壁衬垫；
在所述活性区域中的所述第一侧壁衬垫的外侧方下形成的源极漏极区域；
在所述源极漏极区域上形成的硅化物膜；和
形成于所述栅极电极、所述第一侧壁衬垫及所述硅化物膜上，在所述活性区域中的栅极长度方向产生应力的应力绝缘膜，
所述电阻元件具备：
在设置于所述半导体基板的元件分离区域上形成的电阻体；
在所述电阻体的侧面上形成的第二侧壁衬垫；
形成于所述电阻体及所述第二侧壁衬垫上，由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成的第一保护膜；和
在所述第一保护膜上形成的所述应力绝缘膜。
15、根据权利要求14所述的半导体装置，其特征在于，
所述第一侧壁衬垫由截面形状为L字状的第一绝缘膜构成，
所述第二侧壁衬垫由截面形状为L字状的所述第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成。
16、根据权利要求15所述的半导体装置，其特征在于，
所述第一绝缘膜是氧化硅膜，
所述第二绝缘膜是氮化硅膜。
17、根据权利要求14所述的半导体装置，其特征在于，
与所述第一侧壁衬垫隔开形成所述硅化物膜。
18、根据权利要求14所述的半导体装置，其特征在于，
具备第二保护膜，其形成于所述活性区域与划分该活性区域的所述元件分离区域的交界区域上，由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成。
19、一种半导体装置的制造方法，所述半导体装置具备设置于半导体基板的第一活性区域上的第一MIS晶体管和设置于所述半导体基板的第二活性区域上的第二MIS晶体管，
所述半导体装置的制造方法包括：
在所述半导体基板形成用于划分所述第一活性区域和所述第二活性区域的元件分离区域的工序a；
在所述第一活性区域上经第一栅极绝缘膜形成第一栅极电极，并且在所述第二活性区域上经第二栅极绝缘膜形成第二栅极电极的工序b；
在所述第一栅极电极的侧面上形成第一侧壁衬垫，并且在所述第二栅极电极的侧面上形成第二侧壁衬垫的工序c；
在所述第一活性区域中的所述第一侧壁衬垫的外侧方下形成第一源极漏极区域，并且在所述第二活性区域中的所述第二侧壁衬垫的外侧方下形成第二源极漏极区域的工序d；
在所述工序d之后，在所述第二栅极电极、所述第二侧壁衬垫及所述第二源极漏极区域的一部分上，形成由第一保护绝缘膜和在该第一保护绝缘膜上形成的第二保护绝缘膜构成的第一保护膜的工序e；
在所述工序e之后，在所述第一源极漏极区域上的所述第一侧壁衬垫的侧方下形成第一硅化物膜，并且在所述第二源极漏极区域上的所述第一保护膜的侧方下形成第二硅化物膜的工序f；和
在所述工序f之后，在所述半导体基板上形成应力绝缘膜的工序g。
20、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序e包括：
在所述半导体基板上形成所述第一保护绝缘膜的工序e1；
在所述工序e1之后，在所述第一保护绝缘膜上形成所述第二保护绝缘膜的工序e2；
在所述工序e2之后，去除在所述第二保护绝缘膜中形成于所述第二栅极电极、所述第二侧壁衬垫及所述第二源极漏极区域的一部分上的部分以外的部分，使所述第二保护绝缘膜残留在所述第一保护绝缘膜上的工序e3；和
在所述工序e3之后，去除在所述第一保护绝缘膜中形成于所述第二保护绝缘膜下的部分以外的部分，使所述第一保护绝缘膜残留在所述第二栅极电极、所述第二侧壁衬垫及所述第二源极漏极区域的一部分上的工序e4。
21、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序b包括在所述元件分离区域上形成电阻体的工序，
所述工序c包括在所述电阻体的侧面上形成第三侧壁衬垫的工序；
所述工序e包括在所述电阻体及所述第三侧壁衬垫上形成由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成的第二保护膜的工序。
22、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序c包括形成由截面形成为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的所述第一侧壁衬垫及所述第二侧壁衬垫的工序，
所述工序e包括在所述第一侧壁衬垫的侧面上形成由所述第一保护绝缘膜构成的保护边墙的工序，
所述工序f包括在所述第一源极漏极区域上的所述保护边墙的侧方下形成所述第一硅化物膜的工序，
在所述工序f之后且所述工序g之前，还具备去除在所述第一侧壁衬垫中所述第二绝缘膜，并且去除保护边墙的工序h。
23、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序c包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的所述第一侧壁衬垫及所述第二侧壁衬垫的工序，
在所述工序e之后且所述工序f之前，还具备去除在所述第一侧壁衬垫中所述第二绝缘膜的工序i。
24、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序e包括在所述第一活性区域与所述元件分离区域的交界区域上及所述第二活性区域与所述元件分离区域的交界区域上之中至少一个交界区域上，形成由所述第一保护绝缘膜和在该第一保护绝缘膜上形成的所述第二保护绝缘膜构成的第三保护膜的工序。
25、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序f包括在所述第一栅极电极上形成栅极上硅化物膜的工序。
26、根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述工序e包括在所述第二源极漏极区域与所述第一保护绝缘膜之间形成基底绝缘膜的工序。
27、根据权利要求20所述的半导体装置的制造方法，其特征在于，
在所述工序e1之后且所述工序e2之前，还具备进行用于激活所述第一源极漏极区域及所述第二源极漏极区域中所包含的杂质的热处理的工序j。
28、根据权利要求20所述的半导体装置的制造方法，其特征在于，
在所述工序e2之后且所述工序e3之前，还具备进行用于激活所述第一源极漏极区域及所述第二源极漏极区域中所包含的杂质的热处理的工序j。
29、根据权利要求21所述的半导体装置的制造方法，其特征在于，
所述工序c包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的所述第一侧壁衬垫、所述第二侧壁衬垫及所述第三侧壁衬垫的工序，
所述工序e包括在所述第一侧壁衬垫的侧面上形成由所述第一保护绝缘膜构成的保护边墙的工序，
所述工序f包括在所述第一源极漏极区域上的所述保护边墙的侧方下形成所述第一硅化物膜的工序，
在所述工序f之后且所述工序g之前，还具备去除在所述第一侧壁衬垫中所述第二绝缘膜，并且去除所述保护边墙的工序h。
30、根据权利要求21所述的半导体装置的制造方法，其特征在于，
所述工序c包括形成由截面形状为L字状的第一绝缘膜和在该第一绝缘膜上形成的第二绝缘膜构成的所述第一侧壁衬垫、所述第二侧壁衬垫及所述第三侧壁衬垫的工序，
在所述工序e之后且所述工序f之前，还具备去除在所述第一侧壁衬垫中所述第二绝缘膜的工序i。
CNA2008101358668A 2007-07-19 2008-07-17 半导体装置及其制造方法 Pending CN101350353A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007188510A JP2009026955A (ja) 2007-07-19 2007-07-19 半導体装置及びその製造方法
JP2007188510 2007-07-19

Publications (1)

Publication Number Publication Date
CN101350353A true CN101350353A (zh) 2009-01-21

Family

ID=40264141

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101358668A Pending CN101350353A (zh) 2007-07-19 2008-07-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20090020828A1 (zh)
JP (1) JP2009026955A (zh)
CN (1) CN101350353A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709250A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法
CN102709249A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009021485B4 (de) 2009-05-15 2017-10-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
JP2011023498A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 半導体装置及びその製造方法
JP5159828B2 (ja) 2010-05-21 2013-03-13 パナソニック株式会社 半導体装置
US8835246B2 (en) * 2011-02-25 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with resistors and methods of forming the same
KR102304724B1 (ko) * 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법
KR102505880B1 (ko) * 2017-09-06 2023-03-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치
US10685840B2 (en) * 2018-11-16 2020-06-16 Globalfoundries Inc. Gate structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7064396B2 (en) * 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
US20070023845A1 (en) * 2005-07-26 2007-02-01 Fujitsu Limited Semiconductor device and method for fabricating the same
US7569888B2 (en) * 2005-08-10 2009-08-04 Toshiba America Electronic Components, Inc. Semiconductor device with close stress liner film and method of manufacturing the same
US7687861B2 (en) * 2005-10-12 2010-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided regions for NMOS and PMOS devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709250A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法
CN102709249A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法
CN102709249B (zh) * 2012-06-21 2014-06-04 上海华力微电子有限公司 使用应力记忆技术的半导体器件制造方法

Also Published As

Publication number Publication date
JP2009026955A (ja) 2009-02-05
US20090020828A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
CN101350353A (zh) 半导体装置及其制造方法
US8536653B2 (en) Metal oxide semiconductor transistor
US7687387B2 (en) Semiconductor device and method of manufacturing the same
US8502316B2 (en) Self-aligned two-step STI formation through dummy poly removal
US7323392B2 (en) High performance transistor with a highly stressed channel
US8178929B2 (en) Semiconductor device and method for fabricating the same
CN107039463B (zh) 一种半导体器件及其制造方法
US9012999B2 (en) Semiconductor device with an inclined source/drain and associated methods
WO2011083523A1 (ja) 半導体装置及びその製造方法
US7981784B2 (en) Methods of manufacturing a semiconductor device
US7772095B2 (en) Integrated circuit having localized embedded SiGe and method of manufacturing
WO2024082538A1 (zh) 一种半导体结构及其制造方法
JP2009206467A (ja) 二重ｃｅｓｌプロセス
JP2009033173A (ja) 半導体素子およびその製造方法
US7812374B2 (en) Semiconductor device and fabrication method thereof
US9281246B2 (en) Strain adjustment in the formation of MOS devices
US7067366B2 (en) Method of making field effect transistors having self-aligned source and drain regions using independently controlled spacer widths
CN114121629A (zh) 一种半导体器件及其制造方法
JP5181459B2 (ja) 半導体装置およびその製造方法
JP2010141102A (ja) 半導体装置およびその製造方法
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
JP2006310524A (ja) 半導体装置およびその製造方法
WO2011158400A1 (ja) 半導体装置及びその製造方法
JP2005197756A (ja) 半導体装置及びその製造方法
CN118248632A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090121

C20 Patent right or utility model deemed to be abandoned or is abandoned