CN101345198A - 半导体装置及其制法 - Google Patents

半导体装置及其制法 Download PDF

Info

Publication number
CN101345198A
CN101345198A CNA2007101362480A CN200710136248A CN101345198A CN 101345198 A CN101345198 A CN 101345198A CN A2007101362480 A CNA2007101362480 A CN A2007101362480A CN 200710136248 A CN200710136248 A CN 200710136248A CN 101345198 A CN101345198 A CN 101345198A
Authority
CN
China
Prior art keywords
layer
chip
carrier plate
heat radiating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101362480A
Other languages
English (en)
Inventor
赖正渊
黄建屏
柯俊吉
王愉博
颜家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2007101362480A priority Critical patent/CN101345198A/zh
Publication of CN101345198A publication Critical patent/CN101345198A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本发明公开了一种半导体装置及其制法，是提供一具有相对第一及第二表面的软质载板，且于该第一表面上形成有金属引线层及第一散热金属层，而该第二表面上形成有一第二散热金属层，另提供具有相对主动面及非主动面的芯片，于该主动面上设有多个焊垫，且各该焊垫上形成有对应该金属引线层的金属凸块，并于该些金属凸块间形成有对应该第一散热金属层的散热凸块，以供芯片接置于该软质载板上时，令该芯片的金属凸块与散热凸块对应电性连接至该软质载板的金属引线层及第一散热金属层，同时供芯片运行时所产生的热量得以通过该散热凸块、第一及第二散热金属层向外逸散。

Description

半导体装置及其制法
技术领域
本发明涉及一种半导体装置及其制法，特别是涉及一种覆晶薄膜(COF)的半导体装置及其制法。
背景技术
目前运用软质承载板作为封装芯片载体以将芯片与软性基板电性连接的现有技术中，其可大体上分为卷带式自动封装(Tape CarrierBonding，TCP)以及覆晶薄膜(Chip on Film，COF)等技术。其中，为改善卷带式自动封装(TCP)的散热问题，如美国专利第6,297,074、5,414,299、4,849,857、5,095,404号等专利揭示于芯片的主动面或非主动面上贴附导热件，以通过该导热件逸散芯片运行时所产生的热量。
然而，由于传统的卷带式自动封装(TCP)技术中，其最小引线间距(lead pitch)仅于35微米(μm)，无法满足业界对于更小间距的需求，为此，业界遂开发一种可提供更小引线间距的覆晶薄膜(COF)技术，依目前业界的覆晶薄膜(COF)能力，其最小引线间距可至20微米，相关技术内容可参阅美国专利第6,710,458、6,559,524、6,864,119号等专利。
请参阅图4A至图4J，为现有覆晶薄膜(COF)半导体装置的制法示意图。首先，如图4A至图4D所示，提供具有设有多个焊垫401的芯片400，该芯片400上覆盖有一绝缘层410，且该绝缘层410中形成有开孔411，以外露出该些焊垫401，藉以于该绝缘层410及其开孔411表面以如溅镀(sputtering)的技术形成如钛化钨(Ti/W)的第一导电层420及金(Au)的第二导电层430。
接着，于该第二导电层430上覆盖一阻层440，并形成有多个开口441以外露出该第二导电层430，以于该些阻层开口441中以如电镀的方式形成如金(Au)的金属凸块(Au bump)450，之后移除该阻层440及其覆盖的第一及第二导电层420，430。
如图4E至图4I所示，提供软质载板500，并于该载板500的表面上以如溅镀的方式形成如铜(Cu)的导电层510，再于该导电层510上形成阻层520，并于该阻层520中形成多个对应该芯片400的金属凸块450的开口521，接着，于该阻层开口521中以如电镀的方式形成如铜/锡(Cu/Sn)或铜/锡/金(Cu/Sn/Au)的金属引线层530，以制得细间距的引线(fine pitch lead)，接着再移除该阻层520及其覆盖的导电层510，再将防焊层550覆盖于该载板500上且外露出该金属引线层530。
如图4J所示，将该芯片400与该载板500通过热压(thermalcompression)方式相接合，亦即将该芯片的金属凸块(Au bump)450与该载板的金属引线层(Sn)530形成共金结构而相互电性连接，之后再利用覆晶底部填胶材料(underfill)600填充该芯片400及载板500间隙，以形成覆晶薄膜(COF)半导体装置。
此方法虽可较前述卷带式自动封装(TCP)技术提供更细的引线间距，但是其结构上的变化而导致现有导热方式无法应用于覆晶薄膜(COF)半导体装置上，因此将造成散热性不佳的问题。更甚者，由于该覆晶薄膜(COF)半导体装置是以卷带式(reel to reel)方式来生产，如利用外加的散热件黏附于芯片上，将造成无法卷带，或于卷带上造成散热件的损坏。
因此，鉴于上述问题，如何提供覆晶薄膜(COF)的半导体装置良好散热效果，实已成为目前业界亟欲解决的问题。
发明内容
鉴于前述现有技术的缺陷，本发明的一目的是提供一种半导体装置及其制法，可供覆晶薄膜(COF)的半导体装置有效逸散芯片运件时产生的热量。
本发明的另一目的是提供一种半导体装置及其制法，以供覆晶薄膜(COF)半导体装置良好散热效果，同时避免以卷带式(reel to reel)方式生产时，因使用外加散热件造成无法卷带或于卷带上发生散热件损坏问题。
为达到上述及其它目的，本发明提供一种半导体装置的制法，包括：提供具有相对主动面及非主动面的芯片与具有相对第一表面及第二表面的软质载板，该芯片主动面上设有多个焊垫，且各该焊垫上形成有金属凸块，并于该些金属凸块间形成有散热凸块，该软质载板第一表面形成有相对应该金属凸块的金属引线层及对应该散热凸块的第一散热金属层，并于该第二表面上形成有第二散热金属层；将该芯片的主动面接置于该软质载板的第一表面，且使该芯片主动面上的金属凸块与散热凸块电性连接至对应该金属引线层及第一散热金属层；以及于该芯片与软质载板间隙填充绝缘胶。
该芯片的金属凸块及散热凸块的制法包括：提供表面覆盖有绝缘层的芯片，且该绝缘层形成有多个开孔以外露出芯片焊垫；于该绝缘层及其开孔表面形成导电层；于该导电层上覆盖阻层，并于该阻层中形成多个对应该焊垫位置的第一开口，及于该些第一开口间形成第二开口，以外露出该导电层；以及于该第一及第二开口中电镀形成金属凸块及散热凸块，并移除该阻层及其覆盖的导电层。
该软质载板的金属引线层、第一及第二散热金属层的制法包括：提供具有相对第一及第二表面的软质载板，于该软质载板第一及第二表面形成导电层；于该导电层上覆盖阻层，并令该阻层于软质载板第一表面形成有对应芯片金属凸块及散热凸块的第三及第四开口，以及于第二表面形成有第五开口；于该第三及第四开口中电镀形成金属引线层及第一散热金属层，并于该第五开口中电镀形成第二散热金属层；以及移除该阻层及其覆盖的导电层。
另外，于该软质载板中复可形成电性连接第一散热金属层及第二散热金属层的导电结构，如此即可供芯片运件时所产生的热量迅速经由其散热凸块及软质载板的第一及第二散热金属层向外逸散。
本发明还提供一半导体装置，包括：载板，具有相对的第一表面及第二表面，该第一表面形成有金属引线层及第一散热金属层，并于该第二表面形成有第二散热金属层；芯片，具有相对的主动面及非主动面，该主动面上设有多个焊垫，各该焊垫上具有对应该金属引线层的金属凸块，且该些金属凸块间形成有对应该第一散热金属层的散热凸块，以供该芯片间隔该金属凸块及散热凸块接置于该软质载板的金属引线层及第一散热金属层上；以及绝缘胶，填充于该芯片与软质载板间的间隙。
另外于该软质载板第一表面复形成有防焊层，其中该防焊层是外露出该第一散热金属层及用以连接芯片金属凸块的金属引线层端部，从而与该芯片电性耦合。
因此，本发明的半导体装置及其制法主要是提供一具有第一表面及第二表面的软质载板，且于该第一表面上形成金属引线层及第一散热金属层，而该第二表面上形成有第二散热金属层，另提供具有相对主动面及非主动面的芯片，于该主动面上设有多个焊垫，且各该焊垫上形成有对应该金属引线层的金属凸块，并于该些金属凸块间形成有对应该第一散热金属层的散热凸块，以供芯片接置于该软质载板上时，令该芯片金属凸块对应电性连接至该软质载板的金属引线层，以作信号传递，同时供芯片运行时所产生的热量得以通过该芯片的散热凸块连接至软质载板的第一散热金属层，并经由软质载板第二表面的第二散热金属层向外逸散，进而提高芯片散热性。如此当半导体装置以卷带式(reel to reel)方式生产时，即可避免现有技术因使用外加散热件造成无法卷带或于卷带上发生散热件损坏问题。
附图说明
图1A至图1I为本发明的半导体装置及其制法第一实施例的示意图；
图2A至图2E为本发明的半导体装置及其制法第二实施例的示意图；
图3为本发明的半导体装置第三实施例的示意图；以及
图4A至图4J为现有技术的覆晶薄膜(COF)半导体装置的制法的实施例的示意图。元件符号说明
100芯片        101主动面
102非主动面    103焊垫
110绝缘层      111开孔
120第一导电层  130第二导电层
140阻层        141第一开口
142第二开口    151金属凸块
152散热凸块        200软质载板
201第一表面        202第二表面
203穿孔            220导电层
230阻层            231第三开口
232第四开口        233第五开口
241金属引线层      242第一散热金属层
243第二散热金属层  244导电结构
250防焊层          300绝缘胶
400芯片            401焊垫
410绝缘层          411开孔
420第一导电层      430第二导电层
440阻层            441开口
450金属凸块        500软质载板
510导电层          520阻层
521开口            530金属引线层
550防焊层          600覆晶底部填胶材料
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
第一实施例
请参阅图1A至图1I，为本发明的半导体装置及其制法第一实施例的示意图。
如图1A所示，提供具有相对的主动面101及非主动面102的芯片100，该芯片100主动面101上设有多个焊垫103，且该芯片100主动面101覆盖有绝缘层110，并于该绝缘层110中形成有多个开孔111，以外露出该焊垫103。
如图1B所示，于该绝缘层110及其开孔111表面以如溅镀(sputtering)的方式形成材料为钛化钨(TiW)的第一导电层120，及材料为金(Au)的第二导电层130。
如图1C及图1D所示，于该第二导电层130上形成阻层140，该阻层140中形成有多个对应芯片焊垫103位置的第一开口141，并于该些第一开口141间形成第二开口142，以使第二导电层130外露出该些第一开口141及第二开口142，再于该些第一开口141及该第二开口142中电镀形成材料为金(Au)的金属凸块151及散热凸块152，并移除该阻层140及其覆盖的第一及第二导电层120、130，其中该金属凸块15是形成于该焊垫103上。
该金属凸块151是与芯片焊垫103连接，可供芯片100与外界电性耦合，且位于该金属凸块151与芯片焊垫103间的第一及第二导电层120、130即为凸块底部金属层(UBM)；再者，该散热凸块152是形成于该芯片100的主动面上，但是未与该芯片焊垫103连接，而为伪凸块(dummy bump)。
如图1E所示，另提供例如为聚酰亚胺(PI)胶片(tape)的软质载板200，并以卷带式(reel to reel)方式进行制程。该软质载板200具有相对的第一表面201及第二表面202，且于该软质载板第一及第二表面201、202以如溅镀(sputtering)的方式形成有如铜(Cu)的导电层220。
如图1F所示，于该导电层220上覆盖阻层230，并令该阻层230于软质载板第一表面201形成有对应芯片金属凸块151及散热凸块152的第三开口231及第四开口232，以及于第二表面202形成有第五开口233。
如图1G所示，该第三及第四开口231、232中以电镀方式形成金属引线层241及第一散热金属层242，并于该第五开口233中电镀形成第二散热金属层243。该金属引线层241、第一散热金属层242及第二散热金属层243例如为厚约6-15微米的铜/锡(Cu/Sn)层。
如图1H所示，移除该阻层230及其覆盖的导电层220，并于该软质载板第一表面201上覆一防焊层250，且令该防焊层250外露出该第一散热金属层242及用以连接芯片金属凸块151的金属引线层241端部，从而与该芯片电性耦合。
如图1I所示，将该芯片100的主动面101与该软质载板200的第一表面201连接，亦即通过热压方式将该芯片主动面101上的金属凸块151及散热凸块152与该软质载板第一表面201上的金属引线层241及第一散热金属层242相互对应压合形成共金结构，以供该芯片100得以通过该金属凸块151与载板金属引线层241相互电性耦合而作信号传递，同时供该芯片100通过其散热凸块(伪凸块)152与载板第一表面201的第一散热金属层242连接，再通过形成于载板第二表面202的第二散热金属层243而得有效传递芯片100运行时所产生的热量。
之后再于该芯片100与软质载板200间的间隙填充如覆晶底部填胶材料(underfill)的绝缘胶300，以制得本发明的覆晶薄膜(COF)半导体装置。
因此，通过前述制法，本发明亦提供一半导体装置，包括：软质载板200，具有相对的第一表面201及第二表面202，该第一表面201形成有金属引线层241，且于该些金属引线层241间形成有第一散热金属层242，并于该第二表面202形成有第二散热金属层243；芯片100，具有相对的主动面101及非主动面102，该主动面101上设有多个焊垫103，且各该焊垫103上形成有对应该软质载板金属引线层241位置的金属凸块151，该些金属凸块151间形成有对应该软质载板第一散热金属层242的散热凸块152，以供该芯片100间隔该金属凸块151及散热凸块152接置于该软质载板金属引线层241及第一散热金属层242上；以及绝缘胶300，填充于该芯片100与软质载板200间的间隙。
另外，于该软质载板200的第一表面201上复形成有外露出该金属引线层241及第一散热金属层242的防焊层250；于该芯片100的主动面101上则形成有外露出该焊垫103的绝缘层110，且该芯片焊垫103与金属凸块151间及芯片主动面101与散热凸块152间为间隔有导电层120、130。
因此，本发明的半导体装置及其制法主要是提供一具有相对第一表面及第二表面的软质载板，且于该第一表面上形成有金属引线层及第一散热金属层，而该第二表面上形成有第二散热金属层，另提供具有相对主动面及非主动面的芯片，于该主动面上设有多个焊垫，且各该焊垫上形成有对应该金属引线层的金属凸块，并于该些金属凸块间形成有对应该第一散热金属层的散热凸块，以供芯片接置于该软质载板上时，令该芯片金属凸块对应电性连接至该软质载板金属引线层，以作信号传递，同时供芯片运行时所产生的热量得以通过该芯片的散热凸块连接至软质载板第一散热金属层，并经由软质载板第二表面的第二散热金属层向外逸散，进而提高芯片散热性。
第二实施例
复请参阅图2A至图2E，为本发明的半导体装置及其制法第二实施例的示意图。同时为简化本图示，本实施例中对应前述相同或相似的元件采用相同标号表示。
本实施例的半导体装置及其制法与前述实施例大致相同，主要差异在于请参阅图2A，是于具相对第一表面201及第二表面202的软质载板200中形成穿孔203，并使该软质载板200第一及二表面201，202及穿孔203表面以如溅镀的方式覆盖一如铜(Cu)的导电层220。
如图2B所示，于该导电层220上覆盖一阻层230，且令该阻层230于软质载板第一表面201形成有对应芯片金属凸块及散热凸块的第三开口231及第四开口232，及于第二表面202形成有第五开口233，其中，该第四及第五开口232、233连通至该穿孔203。
如图2C所示，于该第三开口231、第四开口232及第五开口233中以电镀方式形成金属引线层241、第一散热金属层242及第二散热金属层243，并于该穿孔203中电镀形成导电结构244，藉以电性连接软质载板第一表面201的第一散热金属层242及第二表面202的第二散热金属层243。
如图2D所示，移除该阻层230及其覆盖的导电层220，并将防焊层250覆盖于该软质载板200第一表面201，且令该第一散热金属层242及金属引线层241端部外露出该防焊层250。
如图2E所示，将主动面101形成有金属凸块151及散热凸块152的芯片100与该软质载板200连接，亦即通过热压方式将该芯片主动面101上的金属凸块151及散热凸块152与该软质载板第一表面201的金属引线层241及第一散热金属层242相互对应压合形成共金结构，以供该芯片100得以通过该金属凸块151与软质载板金属引线层241相互电性耦合而作信号传递，同时供该芯片100通过其散热凸块(伪凸块)152与软质载板第一表面201的第一散热金属层242连接，再通过形成于软质载板200中的导电结构244及其第二表面202的第二散热金属层243而得有效传递芯片100运行时所产生的热量。
之后再于该芯片100与软质载板200间的间隙填充如覆晶底部填胶材料(underfill)的绝缘胶300，以制得本发明的半导体装置。
第三实施例
复请参阅图3，为本发明的半导体装置第三实施例的示意图。同时为简化本图示，本实施例中对应前述相同或相似的元件采用相同标号表示。
本实施例的半导体装置与前述实施例大致相同，主要差异是在软质载板200的第二表面202上，另形成有一遮覆第二散热金属层243的覆盖层260，该覆盖260层例如为拒焊层。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神与范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (25)

1.一种半导体装置的制法，包括：
提供具有相对主动面及非主动面的芯片与具有相对第一表面及第二表面的软质载板，该芯片主动面上设有多个焊垫，且各该焊垫上形成有金属凸块，并于该些金属凸块间形成有散热凸块，该软质载板第一表面形成有相对应该金属凸块的金属引线层及对应该散热凸块的第一散热金属层，并于该第二表面上形成有第二散热金属层；
将该芯片的主动面接置于该软质载板的第一表面，且使该芯片主动面上的金属凸块与散热凸块电性连接至对应该金属引线层及第一散热金属层；以及
于该芯片与软质载板间隙填充绝缘胶。
2.根据权利要求1所述的半导体装置的制法，其中，该芯片的金属凸块及散热凸块的制法包括：
提供表面覆盖有绝缘层的芯片，且该绝缘层形成有多个开孔以外露出芯片焊垫；
于该绝缘层及其开孔表面形成导电层；
于该导电层上覆盖阻层，并于该阻层中形成多个对应该焊垫位置的第一开口，及于该些第一开口间形成第二开口，以外露出该导电层；以及
于该第一及第二开口中电镀形成金属凸块及散热凸块，并移除该阻层及其覆盖的导电层。
3.根据权利要求2所述的半导体装置的制法，其中，该导电层包括钛化钨(TiW)及金(Au)，该金属凸块及散热凸块材料为金(Au)，且该金属凸块形成于该焊垫上。
4.根据权利要求1所述的半导体装置的制法，其中，该软质载板的金属引线层、第一及第二散热金属层的制法包括：
提供具有相对第一及第二表面的软质载板，于该软质载板第一及第二表面形成导电层；
于该导电层上覆盖阻层，并令该阻层于软质载板第一表面形成有对应芯片金属凸块及散热凸块的第三及第四开口，以及于第二表面形成有第五开口；
于该第三及第四开口中电镀形成金属引线层及第一散热金属层，并于该第五开口中电镀形成第二散热金属层；以及
移除该阻层及其覆盖的导电层。
5.根据权利要求1所述的半导体装置的制法，其中，该软质载板的金属引线层、第一散热金属层及第二散热金属层的制法包括：
于具相对第一表面及第二表面的软质载板中形成穿孔，并于该软质载板第一及二表面及穿孔表面覆盖导电层；
于该导电层上覆盖一阻层，且令该阻层于软质载板第一表面形成有对应芯片金属凸块及散热凸块的第三开口及第四开口，及于第二表面形成有第五开口，其中，该第四及第五开口连通至该穿孔；
于该第三开口、第四开口及第五开口中以电镀方式形成金属引线层、第一散热金属层及第二散热金属层，并于该穿孔中电镀形成导电结构，藉以电性连接软质载板第一表面的第一散热金属层及第二表面的第二散热金属层；以及
移除该阻层及其覆盖的导电层。
6.根据权利要求1所述的半导体装置的制法，其中，该金属凸块与芯片焊垫连接，以供芯片与外界电性耦合，该散热凸块形成于该芯片的主动面上，并未与该芯片焊垫连接，而为伪凸块(dummy bump)。
7.根据权利要求1所述的半导体装置的制法，其中，该软质载板为聚酰亚胺(PI)胶片(tape)，并以卷带式(reel to reel)方式进行制程。
8.根据权利要求1所述的半导体装置的制法，其中，该金属引线层、第一散热金属层及第二散热金属层的材料为铜/锡(Cu/Sn)，厚度为6至15微米。
9.根据权利要求1所述的半导体装置的制法，其中，该芯片主动面上的金属凸块及散热凸块是通过热压方式与该软质载板第一表面上的金属引线层及第一散热金属层相互对应压合形成共金结构。
10.根据权利要求1所述的半导体装置的制法，其中，该芯片通过该金属凸块与载板金属引线层相互电性耦合而作信号传递，该芯片通过散热凸块与载板第一表面的第一散热金属层连接，再通过形成于载板第二表面的第二散热金属层而传递芯片运行时所产生的热量。
11.根据权利要求1所述的半导体装置的制法，其中，该软质载板第一表面覆盖有防焊层，且外露出该金属引线层端部及第一散热金属层。
12.根据权利要求1所述的半导体装置的制法，其中，该软质载板第二表面，形成有一遮覆第二散热金属层的覆盖层。
13.根据权利要求12所述的半导体装置的制法，其中，该覆盖层为拒焊层。
14.一种半导体装置，包括：
软质载板，具有相对的第一表面及第二表面，该第一表面形成有金属引线层，且于该些金属引线层间形成有第一散热金属层，并于该第二表面形成有第二散热金属层；
芯片，具有相对的主动面及非主动面，该主动面上设有多个焊垫，且各该焊垫上形成有对应该软质载板金属引线层位置的金属凸块，该些金属凸块间形成有对应该软质载板第一散热金属层的散热凸块，以供该芯片间隔该金属凸块及散热凸块接置于该软质载板金属引线层及第一散热金属层上；以及
绝缘胶，填充于该芯片与软质载板间的间隙。
15.根据权利要求14所述的半导体装置，其中，该芯片主动面上形成有外露出该焊垫的绝缘层，且该芯片焊垫与金属凸块间及芯片主动面与散热凸块间为间隔有导电层。
16.根据权利要求15所述的半导体装置，其中，该导电层为凸块底部金属层(UBM)，其包括有钛化钨(TiW)及金(Au)。
17.根据权利要求14所述的半导体装置，其中，该软质载板中形成有电性连接第一散热金属层及第二散热金属层的导电结构。
18.根据权利要求14所述的半导体装置，其中，该金属凸块与芯片焊垫连接，以供芯片与外界电性耦合，该散热凸块形成于该芯片的主动面上，并未与该芯片焊垫连接，而为伪凸块(dummy bump)。
19.根据权利要求14所述的半导体装置，其中，该软质载板为聚酰亚胺(PI)胶片(tape)。
20.根据权利要求14所述的半导体装置，其中，该金属引线层、第一散热金属层及第二散热金属层的材料为铜/锡(Cu/Sn)，厚度为6至15微米，该金属凸块及散热凸块材料为金(Au)。
21.根据权利要求14所述的半导体装置，其中，该芯片主动面上的金属凸块及散热凸块与该软质载板第一表面上的金属引线层及第一散热金属层相互形成共金结构。
22.根据权利要求14所述的半导体装置，其中，该芯片通过该金属凸块与软质载板金属引线层相互电性耦合而作信号传递，该芯片通过散热凸块与载板第一表面的第一散热金属层连接，再通过形成于载板第二表面的第二散热金属层而传递芯片运行时所产生的热量。
23.根据权利要求14所述的半导体装置，复包括有防焊层，覆盖于该软质载板第一表面，且外露出该金属引线层端部及第一散热金属层。
24.根据权利要求14所述的半导体装置，复包括有覆盖层，形成于该软质载板第二表面，且遮覆第二散热金属层。
25.根据权利要求24所述的半导体装置，其中，该覆盖层为拒焊层。
CNA2007101362480A 2007-07-12 2007-07-12 半导体装置及其制法 Pending CN101345198A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101362480A CN101345198A (zh) 2007-07-12 2007-07-12 半导体装置及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101362480A CN101345198A (zh) 2007-07-12 2007-07-12 半导体装置及其制法

Publications (1)

Publication Number Publication Date
CN101345198A true CN101345198A (zh) 2009-01-14

Family

ID=40247157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101362480A Pending CN101345198A (zh) 2007-07-12 2007-07-12 半导体装置及其制法

Country Status (1)

Country Link
CN (1) CN101345198A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903691A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 半导体器件、封装方法和结构
CN103545268A (zh) * 2012-07-09 2014-01-29 万国半导体股份有限公司 底部源极的功率器件及制备方法
CN103872000A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 用于半导体封装件的凸块结构
US9343419B2 (en) 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903691A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 半导体器件、封装方法和结构
CN102903691B (zh) * 2011-07-29 2015-12-09 台湾积体电路制造股份有限公司 半导体器件、封装方法和结构
CN103545268A (zh) * 2012-07-09 2014-01-29 万国半导体股份有限公司 底部源极的功率器件及制备方法
CN103545268B (zh) * 2012-07-09 2016-04-13 万国半导体股份有限公司 底部源极的功率器件及制备方法
CN103872000A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 用于半导体封装件的凸块结构
US9343419B2 (en) 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
CN110071089A (zh) * 2012-12-14 2019-07-30 台湾积体电路制造股份有限公司 用于半导体封装件的凸块结构及其制造方法

Similar Documents

Publication Publication Date Title
CN101379602B (zh) 高电流半导体装置中低电阻低电感互连的制造方法
CN100495694C (zh) 半导体器件
US8067823B2 (en) Chip scale package having flip chip interconnect on die paddle
US6121682A (en) Multi-chip package
TWI453877B (zh) 內埋晶片封裝的結構及製程
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
CN101110401B (zh) 半导体装置及半导体封装结构
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
TWI508255B (zh) 散熱型覆晶封裝構造
CN101789380B (zh) 内埋芯片封装的结构及工艺
US8723313B2 (en) Semiconductor package structure and method for manufacturing the same
US11587905B2 (en) Multi-chip package and manufacturing method thereof
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
CN101345198A (zh) 半导体装置及其制法
TWI703689B (zh) 具有調節件及防裂結構之導線架基板及其覆晶組體
CN101908510B (zh) 具有散热封装结构的半导体装置及其制作方法
US20100148367A1 (en) Semiconductor device and method for fabricating the same
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP4986523B2 (ja) 半導体装置およびその製造方法
EP2615638A2 (en) Semiconductor Package Structure and Method for Manufacturing The Same
TW200826261A (en) Thermally enhanced BGA package apparatus & method
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN101221932A (zh) 半导体装置及其制造方法以及半导体装置的安装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090114