CN101345191A - 光致抗蚀剂层的重工方法与图案化工艺 - Google Patents
光致抗蚀剂层的重工方法与图案化工艺 Download PDFInfo
- Publication number
- CN101345191A CN101345191A CNA2007101283830A CN200710128383A CN101345191A CN 101345191 A CN101345191 A CN 101345191A CN A2007101283830 A CNA2007101283830 A CN A2007101283830A CN 200710128383 A CN200710128383 A CN 200710128383A CN 101345191 A CN101345191 A CN 101345191A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- photoresist layer
- mask layer
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 83
- 238000000059 patterning Methods 0.000 title claims description 62
- 239000000463 material Substances 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 301
- 239000011241 protective layer Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000003672 processing method Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000012940 design transfer Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种光致抗蚀剂层的重工方法。首先，提供材料层。之后，在材料层上依序形成保护层、第一硬掩模层与第一图案化光致抗蚀剂层，其中保护层与第一硬掩模层具有不同的蚀刻选择性。接着，移除第一图案化光致抗蚀剂层。然后，移除第一硬掩模层至暴露出保护层。随之，在材料层上依序形成第二硬掩模层与第二图案化光致抗蚀剂层。本发明还公开了一种图案化工艺。
Description
技术领域
本发明有关于一种半导体工艺，且特别是有关于一种光致抗蚀剂层的重工方法与图案化工艺。
背景技术
随着集成电路的集成度要求愈来愈高，整个半导体元件大小的设计也被迫往尺寸不停缩小的方向前进。一般来说，在进行蚀刻工艺之前，会先利用具有高解析度的光刻工艺来达成图案转移。也就是说，关键尺寸(criticaldimension，CD)是通过经过曝光步骤及显影步骤的图案化光致抗蚀剂层来决定。
现今技术已经发展到使用波长为193nm的ArF激光作为光刻工艺的主要曝光光源。通常决定光刻工艺成败的因素，除了控制关键尺寸之外，就属对准精确度最为重要。由于193nm光刻工艺的技术尚未完全成熟，使得利用193nm光刻工艺所形成的图案化光致抗蚀剂层常常需要进行多次的重工(rework)步骤。当晶片在进行光致抗蚀剂层重工时，必须先去除原先不正确的图案化光致抗蚀剂层。但是移除不正确的图案化光致抗蚀剂层之后，会对被广泛作为193nm光刻工艺中硬掩模层的非晶碳(amorphous carbon)材料造成损伤，而导致成品率降低或报废，增加工艺成本。
图1A至图1B为已知的一种光致抗蚀剂层重工的流程剖面示意图。首先，请参照图1A，在基底100上依序形成有介电层102、非晶碳层104、多层反射层106与图案化光致抗蚀剂层108。其中，介电层102中已形成有对准标记(overlay mark)110。
请参照图1B，当进行光致抗蚀剂层的重工时，会先利用灰化(ashing)将图案化光致抗蚀剂层108移除。之后，再进行湿式蚀刻工艺去除多层反射层106。然而，在进行上述湿式蚀刻工艺时，蚀刻液容易侵入到非晶碳层104中，而造成位于对准标记110两旁以及对准标记110角落中的非晶碳层104产生孔洞112，暴露出部分介电层102，导致后续工艺受影响。
图1C为已知的光致抗蚀剂层重工所造成的另一种损坏示意图，其中图1C是接续图1A之后进行。请参照图1C，在移除图案化光致抗蚀剂层108之后。接着，会进行干式蚀刻工艺来移除多层反射层106以及非晶碳层104。然而，由于对准标记110的宽度较大，在移除对准标记110中的多层反射层106与非晶碳层104的同时，容易于对准标记110周围的介电层102造成损伤，而破坏对准标记110的结构。
发明内容
有鉴于此，本发明提供一种光致抗蚀剂层的重工方法，能够避免硬掩模层与材料层受到损伤，而影响后续工艺。
本发明另提供一种图案化工艺，可以提高工艺成品率。
本发明提出一种光致抗蚀剂层的重工方法。首先，提供材料层。之后，在材料层上依序形成保护层、第一硬掩模层与第一图案化光致抗蚀剂层，其中保护层与第一硬掩模层具有不同的蚀刻选择性。接着，移除第一图案化光致抗蚀剂层。然后，移除第一硬掩模层至暴露出保护层。随之，在材料层上依序形成第二硬掩模层与第二图案化光致抗蚀剂层。
在本发明的一实施例中，上述的保护层例如是氮化硅层。
在本发明的一实施例中，上述的保护层的厚度例如是介于50至100
在本发明的一实施例中，上述的第一硬掩模层的形成方法例如是先于材料层上形成非晶碳层。之后，再于材料层上形成多层反射层。
在本发明的一实施例中，上述的多层反射层例如是由氮氧化硅/氧化硅所组成的复合层。
在本发明的一实施例中，上述的第一硬掩模层的移除方法例如是进行干式蚀刻工艺，以移除非晶碳层与多层反射层。
在本发明的一实施例中，上述的干式蚀刻工艺所使用的气体源例如是四氟化碳(CF4)。
在本发明的一实施例中，上述的第一硬掩模层的移除方法例如是进行湿式蚀刻工艺，以移除多层反射层。
在本发明的一实施例中，还包括在第一硬掩模层形成之后及第一图案化光致抗蚀剂层形成之前，在材料层上形成抗反射层。
在本发明的一实施例中，上述的材料层包括氧化硅层。
本发明另提出一种图案化工艺。首先，提供已形成有对准标记的材料层。然后，在材料层上依序形成保护层、第一硬掩模层与第一图案化光致抗蚀剂层，其中保护层与第一硬掩模层具有不同的蚀刻选择性。之后，进行显影后检视步骤。继之，移除第一图案化光致抗蚀剂层。接着，移除第一硬掩模层至暴露出该保护层。然后，在材料层上依序形成第二硬掩模层与第二图案化光致抗蚀剂层。随之，图案化第二硬掩模层。之后，移除第二图案化光致抗蚀剂层。接着，以第二硬掩模层为掩模，移除部份材料层，以形成开口。
在本发明的一实施例中，上述的保护层与材料层例如是具有不同的蚀刻选择性。
在本发明的一实施例中，上述的保护层例如是氮化硅层。
在本发明的一实施例中，上述的保护层的厚度例如是介于50
至100
在本发明的一实施例中，上述的第一硬掩模层的材料例如是非晶碳、氮氧化硅或氧化硅。
在本发明的一实施例中，还包括在形成开口之后，移除保护层。
在本发明的一实施例中，还包括在第一硬掩模层形成之后及第一图案化光致抗蚀剂层形成之前，在材料层上形成抗反射层。
在本发明的一实施例中，上述的材料层例如是硅基底、介电层或导体层。
本发明的光致抗蚀剂层的重工方法在第一硬掩模层形成之前，先于材料层上形成保护层。由于保护层与第一硬掩模层具有不同的蚀刻选择性，因此，在进行重工时，可以避免于第一硬掩模层中产生孔洞或造成材料层的损伤。
另一方面，本发明的图案化工艺通过在材料层上方先形成与第一硬掩模层具有不同蚀刻选择性的保护层，再依序形成第一硬掩模层及第一图案化光致抗蚀剂层。当进行显影后检视步骤判断需要进行重工时，则移除第一图案化光致抗蚀剂层第一硬掩模层，以便能重新形成第二硬掩模层与第二图案化光致抗蚀剂层。由于材料层配置于保护层下方，因此在移除第一硬掩模层时，不会使材料层发生损伤，而影响工艺成品率。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1B为已知的一种光致抗蚀剂层重工的流程剖面示意图。
图1C为已知的光致抗蚀剂层重工所造成的另一种损坏示意图。
图2A至图2H为依照本发明的一实施例的图案化工艺的流程剖面示意图。
【主要元件符号说明】
100、200：基底
102、203：材料层
104、212a、212b：非晶碳层
106、214a、214b：多层反射层
108、218a、218b：图案化光致抗蚀剂层
110、204：对准标记
112：孔洞
202：绝缘层
206：插塞
208：保护层
210a、210b：硬掩模层
216a、216b：抗反射层
220：开口
具体实施方式
图2A至图2H为依照本发明的一实施例的图案化工艺的流程剖面示意图。
请参照图2A，提供基底200，基底200中例如已形成有导线(未绘示)、导电区(未绘示)或一般熟知的半导体元件(未绘示)。在基底200上依序形成绝缘层202与材料层203。材料层203中例如形成有对准标记204与插塞206。基底200可以是硅基底、介电层或导体层。材料层203例如是介电层或是导体层。在本实施例中，基底200与材料层205皆为内层介电层，其材料例如是氧化硅或是其他合适的介电材料，而形成方法例如是化学气相沉积法。绝缘层202的材料例如是氮化硅，其形成方法例如是化学气相沉积法。插塞206的材料例如是多晶硅，其形成方法例如是化学气相沉积法。插塞206例如是穿过绝缘层202，而与绝缘层202下方的半导体元件(未绘示)连接。而对准标记204例如是用来检测叠合误差的工具。利用对准标记204可以用来判断以光刻工艺所图案化的光致抗蚀剂层图案与晶片上之前一膜层图案之间是否有精确的对准。
接着，请参照图2B，在材料层203上形成保护层208，保护层208顺应性地覆盖于材料层203上。保护层208的材料例如是氮化硅，其形成方法例如是化学气相沉积法。保护层208的厚度例如是介于50
至100
当然，保护层208的材料也可以是其他材料，只要使保护层208与材料层203之间具有不同的蚀刻选择性即可。
请参照图2C，在保护层208上形成硬掩模层210a。硬掩模层210a的材料例如是氧化硅、氮氧化硅、碳化硅、氮碳化硅或其他合适的介电材料，其形成方法例如是化学气相沉积法。硬掩模层210a还可以是由多层硬掩模材料层所组合而成的复合层。此外，硬掩模层210a与保护层208例如是具有不同的蚀刻选择性。在本实施例中，硬掩模层210a例如是由非晶碳层212a与多层反射层214a所组成，其中多层反射层214a例如是氮氧化硅/氧化硅(SiON/SiO2)层。
请继续参照图2C，在硬掩模层210a上形成图案化光致抗蚀剂层218a。图案化光致抗蚀剂层218a的形成方法例如是先于硬掩模层210a上形成光致抗蚀剂材料层(未绘示)，然后，再以具有图案的光掩模对光致抗蚀剂材料层进行光刻工艺。一般来说，在形成硬掩模层210a之后以及形成图案化光致抗蚀剂层218a之前，还可以于硬掩模层210a上形成一层抗反射层216a。抗反射层216a的材料例如是氮化钛、钛钨合金、非晶硅或液态有机化合物，前三者的形成方法例如是化学气相沉积法，后者的形成方法例如是旋转涂覆法(spin coating)。抗反射层216a可以防止硬掩模层210a表面的反光，而增加形成的图案化光致抗蚀剂层218a的精准度。
承上述，在图案化光致抗蚀剂层218a形成之后，在进行下一个工艺步骤之前，通常会先进行一个显影后检视(after develop inspection，ADI)步骤来确保光刻工艺的准确性。显影后检视步骤例如是通过对准标记204的比对来判断图案化光致抗蚀剂层218a与下层的插塞206叠合是否有产生偏移，或是利用扫描式电子显微镜来观察图案化光致抗蚀剂层218a上的图案。
请参照图2D，当发现光刻工艺有缺陷，或是图案化光致抗蚀剂层218a的图案发生对准误差、关键尺寸不符合等问题时，即需要执行重工步骤来补救，避免影响后续工艺而产生永久性伤害。在进行重工步骤时，必须先移除原先的图案化光致抗蚀剂层218a与抗反射层216a。移除图案化光致抗蚀剂层218a与抗反射层216a的方法例如是进行灰化步骤。
之后，请参照图2E，移除硬掩模层210a至暴露出保护层208。移除硬掩模层210a的方法例如是先移除多层反射层214a，之后再移除非晶碳层212a。移除多层反射层214a的方法例如是进行湿式蚀刻工艺。移除非晶碳层212a的方法例如是进行干式蚀刻工艺或湿式蚀刻工艺。
值得注意的是，在本实施例中，进行上述湿式蚀刻工艺时，蚀刻液例如是会侵入非晶碳层212a中，而使非晶碳层212a中有孔洞(未绘示)产生。由于在非晶碳层212a与材料层203之间具有保护层208，且保护层208与非晶碳层212a之间具有不同的蚀刻选择性，因此保护层208可作为移除非晶碳层212a的蚀刻中止层。通过保护层208隔绝材料层203与非晶碳层212a，先前于非晶碳层212a中形成的孔洞，不会使下方的材料层203暴露出来，而在工艺中受到损伤。
此外，请继续参照图2E，在另一实施例中，在移除图案化光致抗蚀剂层218a与抗反射层216a之后，移除硬掩模层210a的方法亦可以是直接将硬掩模层210a完全移除。也就是同时移除多层反射层214a与非晶碳层212a。移除硬掩模层210a的方法例如是进行干式蚀刻工艺，其例如是以四氟化碳作为等离子体的气体源。
特别说明的是，已知在进行重工时，随着重工次数的增加，会使得材料层203也跟着硬掩模层210a的多次移除而受到损伤。然而，本发明的图案化工艺在材料层203上方先形成的保护层208，由于保护层208与材料层203具有不同的蚀刻选择性，在移除硬掩模层210a时，可以有效地改善材料层203受到损伤的情况。
之后，请参照图2F，在保护层208上形成非晶碳层212b，其形成方法例如是化学气相沉积法。接着，在于非晶碳层212b上形成多层反射层214b。多层反射层214b例如是氮氧化硅/氧化硅层，其形成方法例如是化学气相沉积法。而非晶碳层212b与多层反射层214b则构成硬掩模层210b。之后，在硬掩模层210b上形成一层抗反射层216b，其形成方法例如是化学气相沉积法或是旋转涂覆法。接着，再于抗反射层216b上形成图案化光致抗蚀剂层218b。图案化光致抗蚀剂层218b的形成方法例如是先于硬掩模层210b上形成光致抗蚀剂材料层(未绘示)，然后，对光致抗蚀剂材料层进行光刻工艺。
承上述，通过移除原本的图案化光致抗蚀剂层218a与硬掩模层210a，再重新形成新的图案化光致抗蚀剂层218b与新的硬掩模层210b，使得图案化光致抗蚀剂层218b的精确度可以符合工艺需求。当然，当图案化光致抗蚀剂层218b仍有缺陷或是发生对准误差等问题时，可以再次执行重工步骤，将图案化光致抗蚀剂层218b与硬掩模层210b移除，重新形成新的图案化光致抗蚀剂层(未绘示)与硬掩模层(未绘示)。如此，重复地移除错误的图案化光致抗蚀剂层与硬掩模层，再形成新的图案化光致抗蚀剂层与硬掩模层，直到图案化光致抗蚀剂层的精确度符合工艺需求，本领域的普通技术人员当可视其需求进行调整。
接着，请参照图2G，以图案化光致抗蚀剂层218b为掩模，移除暴露出的硬掩模层210b，将图案转移至硬掩模层210b上。移除暴露出的硬掩模层210b的方法例如是进行干式蚀刻工艺。然后，移除图案化光致抗蚀剂层218b与抗反射层206b。移除图案化光致抗蚀剂层218b抗反射层216b的方法例如是进行灰化步骤。
请参照图2H，以图案化的硬掩模层210b为掩模，移除暴露出的保护层208。之后，同样地再以图案化后的硬掩模层210b为掩模，移除部份材料层203，而于材料层203中形成开口220。开口220例如是形成于绝缘层202之上方。移除部份材料层203的方法例如是进行干式蚀刻工艺，并以绝缘层202做为蚀刻终止层。之后，移除硬掩模层210b。随之，全面性地移除保护层208。移除硬掩模层210b及移除保护层208的方法例如是进行干式蚀刻工艺或是湿式蚀刻工艺。之后，还可于开口220中形成插塞(未绘示)或是其他的半导体元件(未绘示)，后续的工艺细节为此领域中普通技术人员所熟知，故于此不再赘述。
综上所述，本发明于材料层上先形成与材料层具有不同蚀刻选择性的保护层，且此保护层亦与后续形成的硬掩模层具有不同蚀刻选择性。当需要进行重工时，随着移除原本的图案化光致抗蚀剂层，再重新形成新的图案化光致抗蚀剂层的次数增加，移除硬掩模层的次数也随之增加。由于材料层上已形成有保护层，因此，在移除硬掩模层时，不会使材料层受到损伤，而影响工艺成品率。
虽然本发明已以优选实施例披露如上，但是其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (18)
1.一种光致抗蚀剂层的重工方法，包括：
提供材料层；
于该材料层上依序形成保护层、第一硬掩模层与第一图案化光致抗蚀剂层，其中该保护层与该第一硬掩模层具有不同的蚀刻选择性；
移除该第一图案化光致抗蚀剂层；
移除该第一硬掩模层至暴露出该保护层；以及
于该材料层上依序形成第二硬掩模层与第二图案化光致抗蚀剂层。
2.如权利要求1所述的光致抗蚀剂层的重工方法，其中该保护层包括氮化硅层。
3.如权利要求1所述的光致抗蚀剂层的重工方法，其中该保护层的厚度介于
至
4.如权利要求1所述的光致抗蚀剂层的重工方法，其中该第一硬掩模层的形成方法包括：
于该材料层上形成非晶碳层；以及
于该材料层上形成多层反射层。
5.如权利要求4所述的光致抗蚀剂层的重工方法，其中该多层反射层包括氮氧化硅/氧化硅所组成的复合层。
6.如权利要求4所述的光致抗蚀剂层的重工方法，其中该第一硬掩模层的移除方法包括进行干式蚀刻工艺，以移除该非晶碳层与该多层反射层。
7.如权利要求6所述的光致抗蚀剂层的重工方法，其中该干式蚀刻工艺所使用的气体源包括四氟化碳。
8.如权利要求4所述的光致抗蚀剂层的重工方法，其中该第一硬掩模层的移除方法包括进行湿式蚀刻工艺，以移除该多层反射层。
9.如权利要求1所述的光致抗蚀剂层的重工方法，还包括在该第一硬掩模层形成之后及该第一图案化光致抗蚀剂层形成之前，在该材料层上形成抗反射层。
10.如权利要求1所述的光致抗蚀剂层的重工方法，其中该材料层包括氧化硅层。
11.一种图案化工艺，包括：
提供材料层，该材料层中已形成有对准标记；
于该材料层上依序形成保护层、第一硬掩模层与第一图案化光致抗蚀剂层，该保护层与该第一硬掩模层具有不同的蚀刻选择性；
进行显影后检视步骤；
移除该第一图案化光致抗蚀剂层；
移除该第一硬掩模层至暴露出该保护层；
于该材料层上依序形成第二硬掩模层与第二图案化光致抗蚀剂层；
图案化该第二硬掩模层；
移除该第二图案化光致抗蚀剂层；以及
以该第二硬掩模层为掩模，移除部份该材料层，以形成开口。
12.如权利要求11所述的图案化工艺，其中该保护层与该材料层具有不同的蚀刻选择性。
13.如权利要求12所述的图案化工艺，其中该保护层包括氮化硅层。
14.如权利要求13所述的图案化工艺，其中该保护层的厚度介于
至
15.如权利要求13所述的图案化工艺，其中该第一硬掩模层的材料包括非晶碳、氮氧化硅及氧化硅。
16.如权利要求11所述的图案化工艺，还包括在形成该开口之后，移除该保护层。
17.如权利要求11所述的图案化工艺，还包括在该第一硬掩模层形成之后及该第一图案化光致抗蚀剂层形成之前，在该材料层上形成抗反射层。
18.如权利要求11所述的图案化工艺，其中该材料层包括硅基底、介电层及导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101283830A CN101345191A (zh) | 2007-07-10 | 2007-07-10 | 光致抗蚀剂层的重工方法与图案化工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101283830A CN101345191A (zh) | 2007-07-10 | 2007-07-10 | 光致抗蚀剂层的重工方法与图案化工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101345191A true CN101345191A (zh) | 2009-01-14 |
Family
ID=40247152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101283830A Pending CN101345191A (zh) | 2007-07-10 | 2007-07-10 | 光致抗蚀剂层的重工方法与图案化工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101345191A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437106A (zh) * | 2011-11-29 | 2012-05-02 | 上海华力微电子有限公司 | 一种提高接触孔/通孔多次光刻重复性的方法 |
| CN102445838A (zh) * | 2010-09-30 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 重新形成光刻胶图形的方法 |
| CN102446808A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种提高浅沟隔离多次曝光稳定性的方法 |
| CN102446732A (zh) * | 2011-11-29 | 2012-05-09 | 上海华力微电子有限公司 | 提高多次曝光稳定性的栅极返工工艺 |
| CN103151300A (zh) * | 2013-02-20 | 2013-06-12 | 上海华力微电子有限公司 | 一种去除硬质掩膜结构中缺陷的方法 |
| CN104018215A (zh) * | 2014-06-12 | 2014-09-03 | 中山大学 | 一种选择区域外延生长界面保护方法 |
| CN110335847A (zh) * | 2019-07-11 | 2019-10-15 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN111501013A (zh) * | 2013-11-07 | 2020-08-07 | 诺发系统公司 | 用于先进图案化的软着陆纳米层压层 |
-
2007
- 2007-07-10 CN CNA2007101283830A patent/CN101345191A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102445838A (zh) * | 2010-09-30 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 重新形成光刻胶图形的方法 |
| CN102445838B (zh) * | 2010-09-30 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 重新形成光刻胶图形的方法 |
| CN102446808A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种提高浅沟隔离多次曝光稳定性的方法 |
| CN102437106A (zh) * | 2011-11-29 | 2012-05-02 | 上海华力微电子有限公司 | 一种提高接触孔/通孔多次光刻重复性的方法 |
| CN102446732A (zh) * | 2011-11-29 | 2012-05-09 | 上海华力微电子有限公司 | 提高多次曝光稳定性的栅极返工工艺 |
| CN103151300A (zh) * | 2013-02-20 | 2013-06-12 | 上海华力微电子有限公司 | 一种去除硬质掩膜结构中缺陷的方法 |
| CN111501013A (zh) * | 2013-11-07 | 2020-08-07 | 诺发系统公司 | 用于先进图案化的软着陆纳米层压层 |
| CN104018215A (zh) * | 2014-06-12 | 2014-09-03 | 中山大学 | 一种选择区域外延生长界面保护方法 |
| CN110335847A (zh) * | 2019-07-11 | 2019-10-15 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN110335847B (zh) * | 2019-07-11 | 2021-09-10 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101345191A (zh) | 光致抗蚀剂层的重工方法与图案化工艺 | |
| US7678516B2 (en) | Test structures and methods for monitoring or controlling a semiconductor fabrication process | |
| US20150076613A1 (en) | Overlay mark | |
| US6251745B1 (en) | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits | |
| JP2003282550A (ja) | 半導体素子の製造方法 | |
| US7952213B2 (en) | Overlay mark arrangement for reducing overlay shift | |
| JP2007324384A (ja) | 半導体装置の製造方法 | |
| JP2009116124A (ja) | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
| US20110076832A1 (en) | Dual etch method of defining active area in semiconductor device | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| JP2003297813A (ja) | ＡｒＦレーザ光を用いるパターン形成方法 | |
| JP2003303824A (ja) | 半導体装置の製造方法 | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| JP2007110069A (ja) | コンタクトホール形成方法 | |
| JP2007095837A (ja) | 半導体装置の製造方法 | |
| CN117916672A (zh) | Euv抗蚀剂的混合显影 | |
| KR100648634B1 (ko) | 반도체 장치의 제조 방법 | |
| US7427457B1 (en) | Methods for designing grating structures for use in situ scatterometry to detect photoresist defects | |
| US8642479B2 (en) | Method for forming openings in semiconductor device | |
| US20090115068A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| KR20100089503A (ko) | 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법 | |
| CN108227390B (zh) | 一种光刻机的像质检测方法 | |
| US6838217B1 (en) | Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition | |
| JP2002075961A (ja) | 半導体装置の製造方法 | |
| JP3788422B2 (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090114 |