CN101339957B - 使用合并金属层的具有低导通电阻的功率fet - Google Patents

使用合并金属层的具有低导通电阻的功率fet Download PDF

Info

Publication number
CN101339957B
CN101339957B CN200810085944.8A CN200810085944A CN101339957B CN 101339957 B CN101339957 B CN 101339957B CN 200810085944 A CN200810085944 A CN 200810085944A CN 101339957 B CN101339957 B CN 101339957B
Authority
CN
China
Prior art keywords
metal
bar
metal level
effect transistor
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810085944.8A
Other languages
English (en)
Other versions
CN101339957A (zh
Inventor
马丁·奥特尔
里夏德·多兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Micrel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micrel Inc filed Critical Micrel Inc
Publication of CN101339957A publication Critical patent/CN101339957A/zh
Application granted granted Critical
Publication of CN101339957B publication Critical patent/CN101339957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及使用合并金属层的具有低导通电阻的功率FET。在本发明的一个实施例中，形成上覆在高功率FET上的相对较薄但较宽的金属总线条，以将电流传导到源极和漏极窄金属条。在所述FET的表面上形成钝化层，且对所述钝化层进行蚀刻以暴露所述总线条的几乎整个上表面。接着，在晶片的表面上形成铜种子层，且形成掩模以只暴露所述总线条上的所述种子层。接着对所述总线条上的所述种子层进行铜或金电镀，以沉积非常厚的金属层，所述金属层有效地与下伏金属层合并，以减小导通电阻。电镀金属由于其厚度和较宽的线/间隔的缘故而不需要被钝化。其它技术也可用于将厚金属沉积在暴露的总线条上。

Description

使用合并金属层的具有低导通电阻的功率FET
技术领域
本发明涉及高功率场效应晶体管(FET)，且具体地说，涉及一种用于使用额外金属层来减小此类FET的导通电阻的技术。
背景技术
一种类型的常规高功率FET是通过以下方式形成的：形成长的交替的源极区和漏极区的行，所述源极区和漏极区由沟道区隔开。栅极上覆在沟道区上。栅极宽度因此非常大，以形成高电流FET。源极区和漏极区是同一导电类型，且栅极上的阈值电压在源极与漏极之间形成导电沟道以传导电流。此晶体管是横向FET。窄金属条接触并互连源极区，且其它金属条接触并互连漏极区。
另一类型的高功率横向FET形成由沟道隔开的源极和漏极区单元，其中栅极上覆在所述沟道上。每个邻近单元对形成单个晶体管，且所述单元全部通过窄金属条并联连接，以传导高电流。
高功率FET还可以是使用双扩散的垂直晶体管，其中形成于硅表面中的掺杂区都是源极区和沟道区，且栅极上的电压使沟道区反转。电流路径于是是垂直的，其中漏极是硅衬底的下表面。金属层接触所有源极区。另一类型的垂直FET使用垂直栅极。
第5,355,008号美国专利中描述了各种类型的高功率FET，所述专利同样由本发明人发明，且以引用的方式并入本文中。
在非常高功率的FET(例如传导一安培或更高的FET)中，由于金属层的固有电阻率的缘故，高电流在上覆在掺杂区上并与掺杂区接触的金属上形成相当大的电压降。尽管可通过使金属更厚来降低导通电阻，但问题出现在对此厚金属进行掩蔽、蚀刻和钝化中。另外，可对同一金属层进行图案化，以使形成于同一芯片上的低功率电路的组件互连以作为高功率FET，且厚金属层将不合需要地增加最小可能线宽度。
一种用于降低导通电阻的解决方案是在第一层金属条(由第一金属层形成)上形成绝缘层，以及在第一层金属条的多个部分上的绝缘层中形成通孔(小孔)。接着在绝缘层上且在通孔中形成垂直于窄源极金属条的宽金属源极总线条(由第二金属层形成)，以提供耦合到每个第一层源极金属条的低电阻。可形成类似的宽漏极金属总线条以接触第一层漏极金属条。
尽管宽总线条减小了导通电阻，但使总线条较厚的过程中存在显著缺点。首先，对较厚的金属进行沉积、掩蔽和蚀刻是耗时的。其次，可对第二金属层进行图案化以互连其它电路，且厚金属层增加了最小可能线宽度。第三，由于高步长的缘故，难以使厚金属层完全钝化。
形成以穿过绝缘层的通孔连接到下伏金属的额外上覆金属层以进一步减小导通电阻类似地需要相当多的时间来对金属进行沉积、掩蔽和蚀刻。另外，较小的通孔由于其较小的横截面面积而引起某一电压降。
需要一种简单的技术来形成上覆在高功率FET上的厚金属导体以传导源极或漏极电流。
发明内容
在一个实施例中，形成上覆在高功率FET上的相对较薄但较宽的金属总线条，以将电流传导到源极和漏极窄金属条。在FET的表面上形成钝化层，且对钝化层进行蚀刻以暴露总线条的几乎整个上表面。接着用非常薄的合适种子层(例如在铜电镀情况下为铜)来涂覆暴露的总线条。在单个掩蔽步骤之后，接着将非常厚的金属(例如，铜)层镀在暴露的总线条上。将薄金属总线与厚金属镀层视为被合并。如果只在钝化层中形成通孔，那么此电镀工艺将不会充分减小导通电阻，因为细总线将只在点处接触，且因此仍携带晶体管电流。
电镀金属不需要被钝化，因为下伏结构已经受钝化保护，所述金属非常宽，且相邻金属部分之间的间距也非常宽。
在将芯片切成小块之前，对晶片级(wafer scale)执行电镀工艺。可同时电镀多个晶片。
此技术的额外益处是可在输送晶片期间不对晶片造成任何污染的情况下，由外部卖主来执行电镀工艺，因为晶片已经被钝化，且不需要回到构造所述晶片的工厂中。
其它技术也可用于将厚金属沉积在暴露的总线条上，例如溅镀、急骤蒸发(flashevaporation)或其它众所周知的技术。此沉积通过较宽的线和间隔(例如，对准或空隙没有问题)以及此最后一个金属层不需要被钝化而大大简化。
除金属总线之外，此技术还可应用于传导FET电流的金属层。此技术可用于在任何类型的FET中形成厚顶部金属。
附图说明
图1是根据本发明一个实施例而形成的横向高功率FET的简化正视图。
图2是沿线2-2的图1的FET的局部横截面图。
图3示意性地说明用以在源极金属总线和漏极金属总线上形成厚金属层以减小导通电阻的晶片级电镀。
图4是FET上的合并厚金属层的金属图案的另一实施例的正视图。
图5是说明本发明一个实施例中的某些步骤的流程图。
各个图中以同一标号标记的元件可以是相同的。
具体实施方式
图1说明简化的高功率横向FET 10。在实际横向FET中，将存在更多行交替源极条和漏极条。图2是沿图1中的线2-2的局部横截面。本发明可应用于任何类型的FET，且不希望n沟道横向FET的特定实例是限制性的。举例来说，本发明可应用于N沟道或P沟道蜂窝式FET和垂直FET，例如第5,355,008号美国专利中所描述，所述专利转让给本受让人，且以引用的方式并入本文中。
在硅衬底的p型层16(或p型桶)中形成n型源极区12(图2)和n型漏极区14。对于p沟道FET，各种导电类型可反向。在沟道区上生长栅极氧化物，且形成掺杂多晶硅栅极18。栅极18连接到电压源(未图示)以接通和断开晶体管。
接着，在表面上形成第一绝缘层20(例如BPSG)，且在绝缘层20中蚀刻接触孔22。
第一金属层(金属1)沉积在表面上，且经蚀刻以形成源极金属24和漏极金属26。第一金属层还填充接触孔22，以接触源极区12和漏极区14的区域。薄势垒金属(例如钨合金)可首先形成于暴露的硅上，作为第一金属层(例如，AlSiCu)与硅之间的势垒层。
金属层1较薄(例如，小于1.0微米)，以简化加工步骤，例如对金属进行沉积、细线掩蔽和蚀刻，以及允许在所述结构上形成质量绝缘层。金属层1还可经图案化以在同一芯片上的低功率电路27中使用，且增加的厚度减小了可能的最小线宽度。在无任何额外金属层的情况下，长、窄且薄的源极金属24和漏极金属26的固有电阻率将在高电流下形成相当大的电压降，因为源极金属条和漏极金属条只在一端电接触。
氧化物的第二绝缘层28沉积在所述表面上，且经蚀刻以在沿源极金属24和漏极金属26的各个点上形成通孔30。在图1中，为了简单起见，对于每个源极金属条和漏极金属条只展示一个通孔30。
接下来，沉积并蚀刻第二金属层(金属2)，以形成垂直于源极金属24和漏极金属26的相对较宽的源极总线32和漏极总线34(图2是沿源极总线32切割的)。金属2还填充通孔30，以使源极金属24与漏极金属26接触。由于其宽度的缘故，总线提供到达源极金属24和漏极金属26的相对较低电阻的电流路径。第二金属层32必须仍相对较薄(例如，小于3.0微米)以简化加工步骤(例如对金属进行沉积、掩蔽和蚀刻)，且允许在所述结构上形成质量绝缘层。还可对金属层2进行图案化以在同一芯片上的低功率电路中使用，且增加的厚度减小了可在数字/模拟区域中使用的最小线/宽度。
使用以下发明性工艺来减小总线32和34的导通电阻。在整个FET(和其它电路，如果有的话)的表面上形成第三绝缘层38(例如氮化物(保护性钝化层))，且通过对第三绝缘层38进行蚀刻来暴露总线32和34中的每一者上的较大区域。接着，将较厚的第三金属40(例如，AlCu或AlSiCu)沉积在暴露的总线32和34上，以甚至在FET的最高电流下也形成非常低电阻的导体。第三金属40的厚度可显著大于3.0微米而不具有任何缺点，因为第三金属层不用于芯片上的任何其它电路。如果第三金属40是基于铜的，则其电阻率比用于下伏金属层的基于Al的金属小得多。第三金属40的厚度与材料的组合大大减小了FET的电压降。
由于第三金属40较厚且较宽，且由于导体之间存在较大间隔，所以第三金属40不需要钝化，且钝化是可选的。图1以虚线展示金属40，其大体上对应于氮化物钝化层38(图2)中的开口。
可通过电镀、溅镀、急骤蒸发或任何其它沉积技术来形成第三金属40。金也可以是合适的金属40。
接着，如果有必要的话，在金属40上形成合适的接合垫42，以用于线接合。线接合可以在沿厚金属40的长度的任何地方。如果希望厚金属40上不具有线接合垫，则用于界定金属40的掩模可覆盖下伏金属层(例如，铝)的将放置所述垫的区域。在对总线进行铜镀之后，垫区域接着被暴露，且金线接着可容易接合到铝。此工艺是有利的，因为将金线接合到铜较困难，且需要执行额外工艺来在铜上形成Au/Ni或Pd/Ni接合垫。通过不电镀铝总线的区域且稍后将那些区域用作接合垫，来避免若干加工步骤。
在一个实施例中，制造芯片的制造设施是无尘室。所述设施在总线32和34上形成较宽开口，且在常规铜溅镀工艺中，将薄铜层毯覆式沉积在暴露的总线32和24上以及晶片上的其它地方。此薄铜层在随后的电镀步骤中充当种子层。接着可将晶片从无尘室中取出，并输送给外部卖主以执行单个掩蔽步骤来仅使总线32和24的顶部上的薄铜层暴露，且接着在暴露的铜层上电镀非常厚的铜层(例如，2.5微米到40微米)。接着以常规工艺移除不在总线32和24上的掩模和薄铜。
在另一实施例中，不执行电镀之前的掩蔽步骤，且将晶片的整个表面电镀在种子层上。接着，晶片经受化学-机械平坦化(CMP)步骤，其移除总线32和34上除形成于第三绝缘层38中的沟槽内的铜之外的所有铜。在此情况下，必须使第三绝缘层38较厚。当使用此CMP方法时，优选的是在将第二绝缘层28形成于总线32和34上之后，也使晶片表面平坦化。
用于对集成电路进行铜电镀的方法是众所周知的。第6,432,753号、第6,610,600号和第6,037,258号美国专利中描述了某些铜电镀方法，所述专利以引用的方式并入本文中。种子和电镀金属还可以是Au。
图3说明用于形成金属40的简化电镀工艺。
将晶片46以及其它类似晶片放置在电解质溶液50中。将铜电极52放置在所述溶液中，且对铜电极52加偏压，使得铜原子穿过溶液而行进且对暴露的晶片表面进行电镀。铜电镀的细节是众所周知的，且不需要详细描述。
在形成金属40并形成线接合垫(如果有必要的话)之后，分离电路小片，且封装芯片(例如，安装在引线框上的芯片和接合到垫42和封装引线的线等)。不需要进一步的钝化，因为金属40非常坚固。
图4说明与图1中所示的简单水平条不同的金属40与总线的图案。图4是使用本发明形成的高功率FET芯片58的自顶向下视图。厚金属40在上，其中垫42用于线接合到封装端子(为了简化，未展示栅极垫)。源极金属24条和漏极金属26条(图1)在垂直方向上位于图4中的金属40下方。由具有上覆厚金属40的蜿蜒源极总线和漏极总线组成的蜿蜒合并金属图案在所述条的两个区域处与大多数源极金属条和漏极金属条电接触，以减小导通电阻。在一个实施例中，图4中的芯片可约为30×30密耳。
在一个实施例中，接合垫42是形成于金属40(例如，铜)上的Au/Ni或Pd/Ni垫。在另一实施例中，垫42是尚未电镀有金属40的铝总线的端部。
对于不同类型的FET(例如，蜂窝式、横向、垂直等)，最佳金属40图案可以是不同的。在垂直FET中，较厚的合并金属40将只接触芯片的上表面上的源极区。垂直FET中的栅极可以是垂直的或横向的。
在优选实施例中，厚金属40与下伏金属(例如，总线32和34)的上表面面积的至少百分之25合并，由绝缘层中暴露下伏金属的至少百分之25的较大连续开口确定。在更优选的实施例中，下伏金属的至少百分之50由厚金属40覆盖。在另一实施例中，下伏金属的至少百分之75由厚金属40覆盖。金属40的厚度(相对于下伏金属的厚度)导致金属40携带大部分FET电流以减小导通电阻。在一个实施例中，金属40的厚度至少是下伏金属层(例如，总线32)的厚度的两倍。
图5是在步骤61到68中总结本文所描述的工艺的自阐释性流程图。
已经详细描述了本发明，所属领域的技术人员将了解，在给定本揭示内容的情况下，可在不脱离本文所描述的精神和发明性概念的情况下，对本发明作出修改。因此，不希望本发明的范围限于所说明和描述的特定实施例。

Claims (10)

1.一种高功率场效应晶体管，其包括：
形成于半导体衬底中的掺杂区(12，14)，其形成源极与漏极的任一组合，所述掺杂区包括形成为条状的源极区(12)和在源极区条间形成为条状的漏极区(14)；
第一金属层(24，26)，其经图案化以电接触所述掺杂区中的至少一些，所述第一金属层携带场效应晶体管电流，所述第一金属层包括上覆于所述源极区条之上并与所述源极区条接触的第一组条(24)，及包括上覆于所述漏极区条之上并与所述漏极区条接触的第二组条(26)，所述第一组条与所述第二组条绝缘，
所述第一金属层还包括在第一端与所述第一组条中每一者接触的第一金属层源极总线条(24)，
所述第一金属层还包括在第二端与所述第二组条中每一者接触的第一金属层漏极总线条(26)，所述第二端与所述第一端相对；
第一绝缘层(28)，其具有第一接触孔，所述第一绝缘层上覆在所述场效应晶体管的表面上，包含上覆在所述第一金属层(24，26)上；
第二金属层(32，34)，其上覆在所述第一绝缘层上，且经图案化以通过所述第一接触孔而电接触所述第一金属层(24，26)，所述第二金属层携带场效应晶体管电流，所述第二金属层形成至少一垂直于所述第一组条(24)的第一源极总线条(32)，并通过部分所述第一接触孔与所述第一组条接触，所述第二金属层还形成至少一垂直于所述第二组条(26)的第一漏极总线条(34)，并通过其他所述第一接触孔与所述第二组条接触，所述第一源极总线条与所述第一漏极总线条绝缘；
第二绝缘层(38)，其在所述第二金属层形成之后上覆在所述场效应晶体管的所述表面上而形成，所述第二绝缘层中的至少一个开口暴露至少为携带场效应晶体管电流的所述第二金属层的上表面面积的百分之25的连续部分；以及
第三金属层(40)，其比所述第二金属层厚，所述第三金属层形成于所述第二绝缘层中的至少一个开口中，以在所述第二金属层的所述上表面面积的至少百分之25上物理上接触所述第二金属层，所述第三金属层通过相对于所述第二金属层所携带的电流传导大部分场效应晶体管电流，来减小所述场效应晶体管的导通电阻，所述第三金属层形成至少一垂直于所述第一组条(24)的第二源极总线条(40)，并通过所述第一源极总线条(32)与所述第一组条接触，所述第三金属层还形成至少一垂直于所述第二组条(26)的第二漏极总线条(40)，并通过所述第一漏极总线条(34)与所述第二组条接触，所述第二源极总线条与所述第二漏极总线条绝缘，其中，所述第二源极总线条横向地位于所述第一金属层漏极总线条与所述第二漏极总线条之间，且其中所述第二漏极总线条横向地位于所述第一金属层源极总线条与所述第二源极总线条之间。
2.根据权利要求1所述的场效应晶体管，其中所述第三金属层是电镀层。
3.根据权利要求1所述的场效应晶体管，其中所述第三金属层的厚度大于2.0微米。
4.根据权利要求1所述的场效应晶体管，其中所述第三金属层与所述第二金属层的所述上表面面积的至少百分之50合并。
5.根据权利要求1所述的场效应晶体管，其中所述第三金属层不通过任何蚀刻步骤而图案化。
6.根据权利要求1所述的场效应晶体管，其进一步包括位于所述第三金属层上的接合垫，用于线接合。
7.根据权利要求1所述的场效应晶体管，其中所述第二绝缘层是氮化物钝化层。
8.根据权利要求1所述的场效应晶体管，其中所述第一金属层和第二金属层主要是铝，且所述第三金属层主要是铜。
9.根据权利要求1所述的场效应晶体管，其进一步包括位于所述第二金属层上但不位于所述第三金属层上的接合垫。
10.根据权利要求1所述的场效应晶体管，其中所述第三金属层包括主要为第一元素金属的种子层，以及主要为所述第一元素金属的电镀层。
CN200810085944.8A 2007-06-06 2008-06-06 使用合并金属层的具有低导通电阻的功率fet Expired - Fee Related CN101339957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/758,967 2007-06-06
US11/758,967 US7586132B2 (en) 2007-06-06 2007-06-06 Power FET with low on-resistance using merged metal layers

Publications (2)

Publication Number Publication Date
CN101339957A CN101339957A (zh) 2009-01-07
CN101339957B true CN101339957B (zh) 2011-04-20

Family

ID=39712022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810085944.8A Expired - Fee Related CN101339957B (zh) 2007-06-06 2008-06-06 使用合并金属层的具有低导通电阻的功率fet

Country Status (4)

Country Link
US (1) US7586132B2 (zh)
EP (1) EP2001049A1 (zh)
JP (1) JP5040035B2 (zh)
CN (1) CN101339957B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256710B2 (ja) * 2007-11-28 2013-08-07 ソニー株式会社 Ｅｌ表示パネル
US9583478B1 (en) 2010-04-16 2017-02-28 Silego Technology, Inc. Lateral power MOSFET
CN102543717B (zh) * 2012-01-13 2014-03-12 矽力杰半导体技术(杭州)有限公司 一种半导体器件
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9312382B2 (en) 2014-07-22 2016-04-12 Empire Technology Development Llc High voltage transistor device with reduced characteristic on resistance
JP7387567B2 (ja) * 2020-09-24 2023-11-28 株式会社東芝 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
US6150722A (en) 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
US6051441A (en) * 1998-05-12 2000-04-18 Plumeria Investments, Inc. High-efficiency miniature magnetic integrated circuit structures
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
US6037258A (en) 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure
JP2000332104A (ja) * 1999-05-17 2000-11-30 Nec Corp 半導体装置およびその製造方法
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
US6432753B1 (en) 2001-04-23 2002-08-13 Texas Instruments Incorporated Method of minimizing package-shift effects in integrated circuits by using a thick metallic overcoat
JP4353393B2 (ja) * 2001-06-05 2009-10-28 株式会社ルネサステクノロジ 半導体集積回路装置
KR100420122B1 (ko) * 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6610600B2 (en) 2002-01-29 2003-08-26 Tsung-Kuang Yeh Damascene copper electroplating process with low-pressure pre-processing
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
US7081647B2 (en) * 2003-09-29 2006-07-25 Matsushita Electric Industrial Co., Ltd. Microelectromechanical system and method for fabricating the same
US7038280B2 (en) * 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
KR100702012B1 (ko) * 2005-03-22 2007-03-30 삼성전자주식회사 매립막 패턴들을 갖는 에스. 램들 및 그 형성방법들
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007042804A (ja) * 2005-08-02 2007-02-15 Renesas Technology Corp 半導体装置およびその製造方法
KR100796642B1 (ko) * 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP5040035B2 (ja) 2012-10-03
US7586132B2 (en) 2009-09-08
JP2008306196A (ja) 2008-12-18
CN101339957A (zh) 2009-01-07
EP2001049A1 (en) 2008-12-10
US20080303097A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN101339957B (zh) 使用合并金属层的具有低导通电阻的功率fet
US5859456A (en) Multiple transistor integrated circuit with thick copper interconnect
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
JP2860258B2 (ja) 相互接続配線の形成方法
US7566975B2 (en) Semiconductor device and method for manufacturing the same
US8154129B2 (en) Electrode structure and semiconductor device
EP0714128B1 (en) Improvements in or relating to integrated circuits
CN1574335B (zh) 具有金刚石形金属互连配置的半导体功率器件
US7062850B2 (en) Method of forming electrical interconnects having electromigration-inhibiting segments to a critical length
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
TW200805563A (en) Process for producing semiconductor integrated circuit device
JPH07183302A (ja) 金属層の形成及びボンディング方法
US20180005967A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US8324097B2 (en) Method of forming a copper topped interconnect structure that has thin and thick copper traces
US8053894B2 (en) Surface treatment of metal interconnect lines
US20040173803A1 (en) Interconnect structure having improved stress migration reliability
JP2000031145A (ja) 半導体装置の製造方法
US6835605B2 (en) Method for providing and utilizing rerouting resources
US20050269711A1 (en) Semiconductor device
US6476498B1 (en) Elimination of flux divergence in integrated circuit interconnects
JP2998454B2 (ja) 半導体装置の製造方法
KR100190074B1 (ko) 금속배선층 구조 및 그 형성방법
KR100190078B1 (ko) 금속배선층 구조 및 그 형성방법
KR100835422B1 (ko) 반도체 소자의 금속배선 형성방법
JP2004047526A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20200606