CN101325846B - 多层配线基板及其制造方法 - Google Patents

多层配线基板及其制造方法 Download PDF

Info

Publication number
CN101325846B
CN101325846B CN2008101101606A CN200810110160A CN101325846B CN 101325846 B CN101325846 B CN 101325846B CN 2008101101606 A CN2008101101606 A CN 2008101101606A CN 200810110160 A CN200810110160 A CN 200810110160A CN 101325846 B CN101325846 B CN 101325846B
Authority
CN
China
Prior art keywords
insulating barrier
insulation layer
core insulation
forms
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101101606A
Other languages
English (en)
Other versions
CN101325846A (zh
Inventor
西野重夫
高坂博之
松尾长可
冈部宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101325846A publication Critical patent/CN101325846A/zh
Application granted granted Critical
Publication of CN101325846B publication Critical patent/CN101325846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层配线基板及其制造方法,该多层配线基板能在短时间内形成并且耐热性良好、吸水率低。本发明涉及的多层配线基板具备:具有第1配线图案的芯绝缘层(100),具有比芯绝缘层(100)的软化温度低的软化温度的第1绝缘层(110),具有与第1配线图案电连接的第2配线图案的、具有比第1绝缘层(110)的软化温度高的软化温度同时隔着第1绝缘层层叠于芯绝缘层(100)的第2绝缘层(120)。

Description

多层配线基板及其制造方法
技术领域
本发明涉及多层配线基板及其制造方法。
背景技术
在专利文献1中,记载了这样的多层配线基板,其是将绝缘层与导体层交替层叠而成的,所述绝缘层具有向形成于规定区域的导通孔内填充的导电性组合物,并且,该绝缘层是由液晶聚合物形成的,所述导体层是由形成图案的导电材料来形成的,就该多层配线基板而言,对在绝缘层和导体层的层叠方向上形成于同轴上的导电性组合物的数量加以限制,对于超过该限制的导电性组合物,使之形成在与形成于同轴上的导电性组合物不重合的位置上。
根据专利文献1记载的多层配线基板,在将绝缘层与导体层进行层叠时,形成于同轴上的导电性组合物超过规定的限制数的情形中,进一步形成导电性组合物时,在与已经形成于同轴上的导电性组合物不重合的位置上形成导电性组合物。因而,即使在层叠的绝缘层以及导体层上施加压力时,也可以防止对配置于同轴上的导电性组合物施加过大的压力,因此,可以确保层间连接的可靠性。
另外,在专利文献2中,记载了这样的多层配线板,其具备:绝缘体层、配线板和层间连接部,所述的配线板被设置在绝缘体层之上并且在由液晶聚合物形成的层间绝缘体层的两面上预先具有配线图案,所述的层间连接部在绝缘体层的厚度方向上贯通同时将配线板的配线图案之间进行连接。
根据专利文献2记载的多层配线板,不用粘接剂而采用液晶聚合物,使绝缘体层与配线板接合并一体化,从而可以解决由于含有阻燃剂的粘接剂的存在而产生的环境问题。
专利文献1:日本特开2003-347738号公报
专利文献2:日本特开2000-208946号公报
发明内容
但是,就专利文献1记载的多层配线基板而言,多个绝缘层分别由同一液晶聚合物形成,将一个绝缘层与其他的绝缘层进行层叠并粘接的热处理工序中需要花费大量时间。另外,就专利文献2记载的多层配线板而言,由于是以在配线板上预先形成配线图案的状态,使配线板与绝缘体层一体化,因此,对预先形成配线图案的区域的贴合强度有时候就会不充分。
因而,本发明的目的是提供一种可在短时间内形成的、同时耐热性良好、吸水率低的多层配线基板及多层配线基板的制造方法。
为了实现上述目的,本发明提供一种多层配线基板,其具备芯绝缘层、第1绝缘层和第2绝缘层,所述芯绝缘层具有带有导电性的第1配线,所述第1绝缘层的软化温度比芯绝缘层的软化温度低,第2绝缘层具有与第1配线电连接的导电性的第2配线、并具有比第1绝缘层的软化温度高的软化温度、同时隔着第1绝缘层层叠于芯绝缘层。
另外,就上述多层配线基板而言,第1绝缘层可以以液晶聚合物为主来形成。另外,芯绝缘层以及第2绝缘层可以以聚酰亚胺树脂或双马来酰亚胺三嗪树脂为主来形成。并且,第1配线与第2配线经由导电性的孔实现电连接,所述导电性的孔是将第1绝缘层和第2绝缘层的各层在厚度方向上贯通来形成的。此外,第2绝缘层还可以在第1绝缘层的相对一侧上,具有以液晶聚合物为主而形成的最外绝缘层。
另外,为了实现上述目的,本发明提供一种多层配线基板的制造方法,其具备:形成层叠板的层叠板形成步骤,该层叠板是将第1绝缘层、软化温度比第1绝缘层的软化温度高的第2绝缘层、具有导电性的导电层按照相关顺序进行配置而得到;形成芯绝缘层的芯绝缘层形成步骤,该芯绝缘层在由软化温度比第1绝缘层的软化温度高的绝缘材料形成的层的表面上具有导电性配线;使在层叠板形成步骤中形成的层叠板的第1绝缘层一侧,与在芯绝缘层形成步骤中形成的芯绝缘层进行接触,施加热和压力使层叠板与芯绝缘层贴合来形成复合基板的粘接步骤;将在粘接步骤中形成的复合基板的导电层至第1绝缘层进行贯通,形成使芯绝缘层上的配线露出的贯通孔的贯通孔形成步骤;向在贯通孔形成步骤中形成的贯通孔填充导电材料,将配线与导电层电连接的连接步骤。
另外,在上述多层配线基板的制造方法中,第1绝缘层可以以液晶聚合物为主来形成。另外,在上述多层配线基板的制造方法中,芯绝缘层和第2绝缘层可以以聚酰亚胺树脂或双马来酰亚胺三嗪树脂为主来形成。
根据本发明,可以提供一种可在短时间内形成的、同时耐热性良好、吸水率低的多层配线基板及多层配线基板的制造方法。
附图说明
图1是实施方式涉及的多层配线基板的纵向断面图。
图2A的(a)是实施方式涉及的层叠板的纵向断面图,图2A的(b)是实施方式涉及的二层配线基板的纵向断面图,图2A的(c)是表示实施方式涉及的层叠板与二层配线基板的图。
图2B的(d)是作为实施方式涉及的复合基板的层叠结构的纵向断面图,图2B的(e)是形成实施方式涉及的盲导孔之后的层叠结构的纵向断面图,图2B的(f)是形成实施方式涉及的孔图案之后的层叠结构的纵向断面图。
图2C的(g)是将实施方式涉及的最外绝缘层以及金属层贴合于图2B的(f)所示的层叠结构之后的纵向断面图,图2C的(h)是在(g)所示的层叠结构上形成盲导孔之后的纵向断面图。
图2D的(i)是在图2C的(h)的形成的盲导孔上形成孔图案之后的纵向断面图,图2D的(j)是实施方式涉及的多层配线基板的纵向断面图。
图3的(a)是比较例涉及的多层配线基板的纵向断面图,图3的(b)是其他的比较例涉及的多层配线基板的纵向断面图。
图4的(a)是实施方式的变形例涉及的多层配线基板的纵向断面图,图4的(b)是实施方式的其他的变形例涉及的多层配线基板的纵向断面图。
符号说明
1a、1b层叠板
2二层配线基板
10、11、12多层配线基板
100、101芯绝缘层
110a、110b、110c第1绝缘层
120a、120b、120c第2绝缘层
130a、130b最外绝缘层
131a、131b外层绝缘层
132a、132b外层绝缘层
140a、140b粘接层
150a、150b、150c、150d孔图案
150e、150f、150g孔图案
151盲导孔
152a、152b、152c、152d金属层
155a、155b、155c、155d配线图案
155e、155f、155g、155h配线图案
160a、160b金层
170a、170b焊锡保护
具体实施方式
实施方式
图1表示本发明的实施方式涉及的多层配线基板的纵向断面图。
多层配线基板的构成
本实施方式涉及的多层配线基板10具备:在表面具有作为导电性的第1配线的配线图案155a的芯绝缘层100;在配线图案155a以及芯绝缘层100上形成的第1绝缘层110a;在第1绝缘层110a上形成的第2绝缘层120a;在第2绝缘层120a上形成的配线图案155b;在配线图案155b和第2绝缘层120a上形成的最外绝缘层130a。
另外,芯绝缘层100进一步在形成配线图案155a的面的相对侧的面上具有作为导电性的第2配线的配线图案155d。并且,多层配线基板10进一步具备:在芯绝缘层100的具有配线图案155a的面的相对一侧的面以及配线图案155d上形成的第1绝缘层110b;在第1绝缘层110b的与芯绝缘层100接触的面的相对一侧的面上形成的第2绝缘层120b;在第2绝缘层120b上形成的配线图案155e;在配线图案155e以及第2绝缘层120b上形成的最外绝缘层130b。
此外,多层配线基板10具备:在最外绝缘层130a上形成的配线图案155c以及在最外绝缘层130b上形成的配线图案155f;覆盖配线图案155c以及配线图案155f的周围、并在最外绝缘层130a上以及最外绝缘层130b上形成的焊锡保护170a以及焊锡保护170b;在配线图案155c以及配线图案155f上的没有被焊锡保护170a以及焊锡保护170b覆盖的区域上,形成的金层160a以及金层160b。
另外,芯绝缘层100的配线图案155a与在第2绝缘层120a上形成的配线图案155b,通过将第1绝缘层110a以及第2绝缘层120a贯通来形成的作为导电性的孔的孔图案150b进行电连接。另外,在第2绝缘层120a上形成的配线图案155b以及孔图案150b与在最外绝缘层130a上形成的配线图案155c,通过将最外绝缘层130a贯通而形成的孔图案150c进行电连接。
同样,配线图案155d与配线图案155e,通过将第1绝缘层110b以及第2绝缘层120b贯通来形成的孔图案150d进行电连接。另外,配线图案155e以及孔图案150d与在最外绝缘层130b上形成的配线图案155f,通过将最外绝缘层130b贯通而形成的孔图案150e进行电连接。
本实施方式涉及的芯绝缘层100,从俯视图来看基本呈矩形,同时在厚度为25μm至100μm的范围内形成。芯绝缘层100由显示电绝缘性的热固性树脂材料来形成。芯绝缘层100例如,可以由作为软化温度的玻璃化转变温度为300℃以上的聚酰亚胺树脂或者双马来酰亚胺三嗪树脂等耐热特性高的树脂形成。
作为双马来酰亚胺三嗪树脂,例如,可以使用BT树脂(三菱ガス化学株式会社制造)。将BT树脂用于芯绝缘层100的情形中,为了提高尺寸稳定性,可以使BT树脂含有玻璃纤维布等添加材料。另一方面,为了对芯绝缘层100给予柔韧性的情形中,在芯绝缘层100中可以使用具有优异的弯曲性、电特性以及机械特性的聚酰亚胺树脂。
在芯绝缘层100的一个面以及另一个面上分别形成的配线图案155a以及配线图案155d,是由导电性金属材料形成的。例如,配线图案155a以及配线图案155d分别由铜、金或铝等金属箔形成。例如,配线图案155a以及配线图案155d分别是铜箔。配线图案155a以及配线图案155d也可以由形成为规定形态的导电性糊剂来形成。
另外,配线图案155a以及配线图案155d,通过将芯绝缘层100贯通而形成的孔图案150a进行电连接。这里,孔图案150a可以对在芯绝缘层100的规定的位置上通过激光加工或者穿孔加工而设置的导通孔,实施镀铜等加工来形成。
第1绝缘层110a以及第1绝缘层110b,分别从俯视图来看基本呈矩形,同时在厚度为25μm至100μm的范围内形成。在本实施方式中,第1绝缘层110a以及第1绝缘层110b,可以分别由作为软化温度的液晶化转变温度大约为260℃的热塑性液晶聚合物形成。液晶聚合物例如,可以使用芳香族聚酯系树脂。
这里,使第1绝缘层110a以及第1绝缘层110b的软化温度低于芯绝缘层100的软化温度,来选择形成第1绝缘层110a以及第1绝缘层110b的材料。另外,期望形成第1绝缘层110a以及第1绝缘层110b的材料的吸水率,比形成芯绝缘层100的材料的吸水率低。
第2绝缘层120a以及第2绝缘层120b,分别从俯视图来看基本呈矩形,同时在厚度为25μm至100μm的范围内形成。在本实施方式中,第2绝缘层120a以及第2绝缘层120b分别由与芯绝缘层100同样的材料形成。因而,第2绝缘层120a以及第2绝缘层120b,具有比第1绝缘层110a以及第1绝缘层110b的软化温度高的软化温度。
另外,最外绝缘层130a以及最外绝缘层130b,分别从俯视图来看基本呈矩形,同时在厚度为25μm至100μm的范围内形成。在本实施方式中,最外绝缘层130a以及最外绝缘层130b分别由与第1绝缘层110a以及第1绝缘层110b同样的材料形成。
焊锡保护170a以及焊锡保护170b,分别沿着在最外绝缘层130a以及最外绝缘层130b上形成的配线图案155c以及配线图案155f的外缘来形成。焊锡保护170a以及焊锡保护170b,分别确保在最外绝缘层130a以及最外绝缘层130b上形成的多个配线图案155c以及多个配线图案155f之间的电绝缘性。
金层160a以及金层160b,分别设置在多个配线图案155c以及多个配线图案155f上的未形成焊锡保护170a以及焊锡保护170b的区域中。金层160a以及金层160b可以分别由例如镀金来形成。金层160a以及金层160b也可以分别由具有导电性的其他材料,例如铜、铝或导电性糊剂来形成。
这里,导电性糊剂可以将金、银、铜或焊锡等导电性材料、或者含有金、银、铜或焊锡等的合金材料,与由树脂形成的粘合剂进行混合来形成。粘合剂例如,可以使用聚碳酸酯树脂或聚酯树脂等热塑性树脂。另外,粘合剂也可以使用环氧树脂或聚酰亚胺等热固性树脂。
对于在第2绝缘层120a以及第2绝缘层120b的表面上形成的配线图案155b与配线图案155e、以及在最外绝缘层130a以及最外绝缘层130b的表面上形成的配线图案155c与配线图案155f,由与配线图案155a与配线图案155d同样的材料来形成。
另外,配线图案155a与配线图案155b,通过将第1绝缘层110a以及第2绝缘层120a贯通而形成的导通孔150b进行电连接。同样地,配线图案155d与配线图案155e,通过将第1绝缘层110b以及第2绝缘层120b贯通而形成的导通孔150d进行电连接。
此外,配线图案155b以及导通孔150b,通过将最外绝缘层130a贯通而形成的孔图案150c,与在最外绝缘层130a的表面上形成的配线图案155c进行电连接。同样地,配线图案155e以及导通孔150d,通过将最外绝缘层130b贯通而形成的孔图案150e,与在最外绝缘层130b的表面上形成的配线图案155f进行电连接。孔图案150b、150c、150d以及150e可以分别采用与孔图案150a同样的材料,通过与形成孔图案150a的工序同样的工序来形成。
多层配线基板的制造方法
图2A至图2D表示本发明的实施方式涉及的多层配线基板的制造工序。
即,图2A的(a)是实施方式涉及的层叠板的纵向断面图,图2A的(b)是实施方式涉及的二层配线基板的纵向断面图,图2A的(c)是表示实施方式涉及的层叠板与二层配线基板的配置的图。
首先,如图2A的(a)所示,形成层叠板1a。具体来讲,使第2绝缘层120a贴合于第1绝缘层110a的表面。此外,通过在第2绝缘层120a的表面上贴附金属层152a,形成层叠板1a(层叠板形成步骤)。这里,金属层152a例如是铜箔。在本实施方式中,也形成与层叠板1a具有相同构成的层叠板1b。
接着,如图2A的(b)所示,在芯绝缘层100的一个面上贴附铜箔后,通过蚀刻等形成配线图案155d。并且,在芯绝缘层100的规定的区域内,通过激光加工形成多个盲导孔。接着,在形成的多个盲导孔中,通过镀铜来填充铜。接着,在芯绝缘层100的形成配线图案155d的面的相对一侧上贴附铜箔后,通过蚀刻等形成配线图案155a,从而形成二层配线基板2(芯绝缘层形成步骤)。
二层配线基板2也可以通过如下方法形成。即,首先,在芯绝缘层100的两面上分别贴附铜箔。并且,在贴附铜箔后的芯绝缘层100的规定区域上,利用穿孔或激光来形成多个导通孔。接着,也可以在形成的多个导通孔内利用镀铜来填充铜,形成二层配线基板2。
并且,如图2A的(c)所示,将层叠板1a的第1绝缘层110a以位于二层配线基板2的一侧的方式来配置,同时,将层叠板1b的第1绝缘层110b以位于二层配线基板2的另一侧的方式来配置。
图2B的(d)是作为实施方式涉及的层叠结构的纵向断面图,图2B的(e)是形成实施方式涉及的盲导孔之后的层叠结构的纵向断面图,图2B的(f)是形成实施方式涉及的孔图案之后的层叠结构的纵向断面图。
如图2B的(d)所示,以在层叠板1a与层叠板1b之间夹住二层配线基板2的状态,在真空氛围下、260℃、1MPa的压力下,实行层压加工或热压贴合。这样,形成作为在层叠板1a与层叠板1b之间配置二层配线基板2的复合基板的层叠结构(粘接步骤)。
在本实施方式中,第1绝缘层110a以及第1绝缘层110b是液晶聚合物,该液晶聚合物具有比形成芯绝缘层100的材料低的作为软化温度的液晶化转变温度。并且,第1绝缘层110a以及第1绝缘层110b,分别具有作为粘接层的作用,用于将第2绝缘层120a以及第2绝缘层120b固定于芯绝缘层100。
这里,层叠板1a的第1绝缘层110a以及层叠板1b的第1绝缘层110b,密合于二层配线基板2的芯绝缘层100的表面以及配线图案155a和配线图案155d上。因此,在层压加工或热压贴合时,第1绝缘层110a与芯绝缘层100的表面以及配线图案155a的表面牢固地密合。
即,设想一下假如在第1绝缘层110a的表面预先形成配线图案。在这种情形中,在层压加工或热压贴合时,即使是达到软化温度的情形,由于预先形成配线图案的区域的第1绝缘层110a被配线图案覆盖表面,因此,对于芯绝缘层100与层叠板1a之间的贴合强度的提高并没有影响。
另一方面,在本实施方式中,在层压加工或热压贴合时达到第1绝缘层110a的软化温度的情形中,与芯绝缘层100接触的第1绝缘层110a的表面的区域,与芯绝缘层100实现一体化,同时,与配线图案155a接触的第1绝缘层110a的表面的区域,与配线图案155a的表面密合。所以,本实施方式涉及的第1绝缘层110a的整个表面,有助于芯绝缘层100与层叠板1a的贴合强度的提高。对于层叠板1b,也与层叠板1a同样,第1绝缘层110b的整个表面,有助于芯绝缘层100与层叠板1b的贴合强度的提高。
接着,如图2B(e)所示,对金属层152a和金属层152b实施蚀刻处理,使得金属层152a以及金属层152b的规定的区域作为配线图案155b以及配线图案155e而被保留下来。进一步,采用激光,将配线图案155b、第2绝缘层120a以及第1绝缘层110a贯通,形成作为使配线图案155a露出的贯通孔的多个盲导孔151(贯通孔形成步骤)。同样地,将配线图案155e、第2绝缘层120b以及第1绝缘层110b贯通,形成作为使配线图案155d露出的贯通孔的多个盲导孔151。
接着,如图2B的(f)所示,形成具有孔图案150b和孔图案150d的层叠结构,所述孔图案150b和孔图案150d是对在上述(e)中形成的多个盲导孔151的各孔实施镀铜来形成的。这样,配线图案155a与配线图案155b,通过由属于导电性材料的铜所形成的孔图案150b进行电连接(连接步骤)。同样地,配线图案155d与配线图案155e通过孔图案150d进行电连接。
图2C的(g)是将实施方式所涉及的最外绝缘层以及金属层贴合于图2B的(f)所示的层叠结构之后的纵向断面图,图2C的(h)是在图2C的(g)所示的层叠结构中形成盲导孔之后的纵向断面图。
如图2C的(g)所示,将贴附金属层152c的最外绝缘层130a,以金属层152c露出于外部的方式,配置在第2绝缘层120a之上。同样地,将贴附金属层152d的最外绝缘层130b,以金属层152d露出于外部的方式,配置在第2绝缘层120b之上。
并且,在最外绝缘层130b与最外绝缘层130a之间,以夹住经由上述(f)的工序得到的层叠结构的状态,在真空氛围下、260℃、1MPa的压力下,实施1分钟的层压加工或热压贴合。这样,在最外绝缘层130b与最外绝缘层130a之间,形成配置经由上述(f)工序得到的层叠结构的结构。
接着,如图2C的(h)所示,对金属层152c和金属层152d实施蚀刻处理,使得金属层152c和金属层152d的规定的区域作为配线图案155c以及配线图案155f而被保留下来。进一步,采用激光,将配线图案155c以及最外绝缘层130a贯通,形成使配线图案155b露出的多个盲导孔151。同样地,将配线图案155f以及最外绝缘层130b贯通,形成使配线图案155e露出的多个盲导孔151。
图2D的(i)是在图2C的(h)形成的盲导孔上形成孔图案之后的纵向断面图,图2D的(j)是实施方式涉及的多层配线基板的纵向断面图。
如图2D的(i)所示,形成具有孔图案150c和孔图案150e的层叠结构,所述孔图案150c和孔图案150e是对在上述图2C的(h)中形成的多个盲导孔151的各孔实施镀铜来形成的。这样,配线图案155b与配线图案155c通过孔图案150c进行电连接。同样地,配线图案155e与配线图案155f通过孔图案150e进行电连接。
接着,如图2D的(j)所示,在含有最外绝缘层130a与配线图案155c的外缘的规定区域、以及含有最外绝缘层130b与配线图案155f的外缘的规定区域上,分别形成焊锡保护170a以及焊锡保护170b。并且,在配线图案155c和孔图案150c上的未形成焊锡保护170a的区域上,形成金层160a。同样地,在配线图案155f和孔图案150e上的未形成焊锡保护170b的区域上,形成金层160b。金层160a以及金层160b分别通过例如镀金来形成。这样,形成本实施方式涉及的多层配线基板10。
图3表示相对于本实施方式的比较例。即,图3(a)是比较例涉及的多层配线基板的纵向断面图,图3(b)是其他的比较例涉及的多层配线基板的纵向断面图。
图3(a)和(b)中标记与图1至图2的上述说明的符号相同的符号的构件,发挥与图1至图2的说明的多层配线基板10的各构件大致相同的作用和功能,因此,省略详细说明。
图3(a)是多层配线基板13的纵向断面图,其中本实施方式涉及的多层配线基板10的第1绝缘层110a以及第1绝缘层110b,分别被粘接层140a以及粘接层140d所替换,同时也不具有最外绝缘层130以及最外绝缘层130b。比较例涉及的多层配线基板13的外层绝缘层131a以及外层绝缘层131b,分别由与本实施方式涉及的第2绝缘层120a以及第2绝缘层120b同样的材料形成。
图3(a)的比较例所涉及的多层配线基板13中,芯绝缘层100与外层绝缘层131a以及外层绝缘层131b,分别通过粘接层140a以及粘接层140b贴附于芯绝缘层100上。在本比较例中,粘接层140a以及粘接层140b例如,由作为热固性粘接剂的环氧树脂或丙烯酸树脂等,或者作为热塑性粘接剂的聚酰亚胺树脂等来形成。
利用粘接层140a以及粘接层140b,将外层绝缘层131a以及外层绝缘层131b贴附于芯绝缘层100的情形中,将外层绝缘层131a、粘接层140a、芯绝缘层100、粘接层140b以及外层绝缘层131b,以相关顺序进行层叠,必须以层叠的状态,进行大约1小时的、180℃的、施加2MPa的压力的热处理工序。由于粘接层140a以及粘接层140b是环氧树脂或丙烯酸树脂等,因此,作为热固化时间的热处理工序所需的时间就长。
另一方面,在本实施方式涉及的多层配线基板10中,相当于图3(a)的比较例的粘接层140a以及粘接层140b部分的第1绝缘层110a以及第1绝缘层110b是由热塑性的液晶聚合物形成的。并且,本实施方式涉及的芯绝缘层100是由聚酰亚胺树脂或双马来酰亚胺三嗪树脂来形成的。作为液晶聚合物的软化温度的液晶化转变温度大约是260℃,聚酰亚胺树脂或双马来酰亚胺三嗪树脂的作为软化温度的玻璃化转变温度是300℃以上。
即,本实施方式涉及的液晶聚合物的软化温度与聚酰亚胺树脂或双马来酰亚胺三嗪树脂的软化温度的差大约在40℃以上,这是很大的差,因此,芯绝缘层100与第2绝缘层120a以及第2绝缘层120b,在芯绝缘层100未软化的温度内,就可以以第1绝缘层110a以及第1绝缘层110b为媒介进行贴合。
并且,在本实施方式中,液晶聚合物与需要大约1小时以上的固化时间的热固性的环氧树脂或丙烯酸树脂相比,在高温下软化,将液晶聚合物用于第1绝缘层110a以及第1绝缘层110b,而且所述第1绝缘层110a以及第1绝缘层110b具有将芯绝缘层100与第2绝缘层120a以及第2绝缘层120b进行粘接的功能,因此,基于这些材料的熔融温度差,可以在比图3(a)的比较例高的温度、且在短时间内(例如,1分钟),将芯绝缘层100与第2绝缘层120a以及第2绝缘层120b进行贴合。
聚酰亚胺树脂具有热固性和热塑性。例如,如果将热固性聚酰亚胺树脂用作在本实施方式中说明的第1绝缘层110a以及第1绝缘层110b,则具有如下问题,即,因热固化工序的高温处理的酰亚胺化,而由化学反应在内部产生水分,生成气泡,因此聚酰亚胺树脂并不适于用作粘接材料,另一方面,如果将排除了这些问题的热塑性聚酰亚胺树脂用作在本实施方式中说明的第1绝缘层110a以及第1绝缘层110b,则虽然热处理时间可以为1分钟以内这样短的时间,但是热处理温度是大约350℃~400℃这样的高温。另外,将粘接材料用作热固性树脂的情形中,经常使用环氧系树脂,但是如果将热固性环氧系树脂用作在本实施方式中说明的第1绝缘层110a以及第1绝缘层110b,则虽然热处理温度可以低至180℃,但进行固化反应的热处理时间需要大约1个小时。
因此,对于在低温且短时间内形成多层配线基板的层叠结构来讲,使用上述液晶聚合物的粘接是有效的。另外,由于不超过由聚酰亚胺树脂构成的绝缘层的玻璃化转变温度,使得热收缩的影响小,从这点考虑,也优选液晶聚合物。
另外,形成本实施方式涉及的多层配线基板10的第1绝缘层110a以及第1绝缘层110b的液晶聚合物的线热膨胀系数,比用于图3(a)的比较例的热固性粘接层的线膨胀系数小。因此,本实施方式涉及的多层配线基板10与图3(a)的比较例涉及的多层配线基板13相比,热处理工序时的热膨胀收缩小。
此外,就图3(a)的比较例涉及的多层配线基板13而言,与外部连接的外层绝缘层131a以及外层绝缘层131b分别由聚酰亚胺树脂形成。由于聚酰亚胺树脂的吸水率高,因此,聚酰亚胺树脂吸湿的水分在热处理工序时会蒸发,从而产生焊锡保护170a和焊锡保护170b的起泡、以及焊锡保护170a和焊锡保护170b的剥离现象。
另一方面,就本实施方式涉及的多层配线基板10而言,与外部连接的最外绝缘层130a以及最外绝缘层130b分别由液晶聚合物形成。由于液晶聚合物的吸水率比聚酰亚胺低,因此,可以抑制热处理工序时的聚酰亚胺树脂吸湿的水分的蒸发。因而,就本实施方式涉及的多层配线基板10而言,可以抑制焊锡保护170a和焊锡保护170b的起泡、以及焊锡保护170a和焊锡保护170b的剥离现象。
另外,图3(b)是多层配线基板14的纵向断面图,其中本实施方式涉及的多层配线基板10的第1绝缘层110a以及第1绝缘层110b,分别被替换成外层绝缘层132a以及外层绝缘层132b,同时不具有最外绝缘层130a以及最外绝缘层130b。本比较例涉及的多层配线基板14的外层绝缘层132a以及外层绝缘层132b,分别由与本实施方式涉及的第1绝缘层110a以及第1绝缘层110b同样的材料来形成。
图3(b)的比较例涉及的多层配线基板14的芯绝缘层101、外层绝缘层132a以及外层绝缘层132b分别由相同的材料形成,例如,由液晶聚合物形成。因而,芯绝缘层101、外层绝缘层132a以及外层绝缘层132b各自的软化温度相同,所以,芯绝缘层101的软化温度、与外层绝缘层132a以及外层绝缘层132b的软化温度不会产生差别。因而,在将外层绝缘层132a以及外层绝缘层132b贴附于芯绝缘层101的情形中,热处理工序需要大约1个小时左右。
另一方面,在制造本实施方式涉及的多层配线基板10的情形中,芯绝缘层100由聚酰亚胺树脂或双马来酰亚胺三嗪树脂形成,第1绝缘层110a以及第1绝缘层110b由液晶聚合物形成,用来将芯绝缘层100与第2绝缘层120a以及第2绝缘层120b进行贴附。
这里,本实施方式涉及的液晶聚合物的软化温度与聚酰亚胺树脂或双马来酰亚胺三嗪树脂的软化温度的差,在大约40℃以上,是很大的差,因此,在芯绝缘层100未软化的温度下、在比形成图3(b)所示的比较例涉及的多层配线基板14时短的时间内,可以以第1绝缘层110a以及第1绝缘层110b为媒介,将芯绝缘层100与第2绝缘层120a以及第2绝缘层120b进行贴合。
通过在形成构成本实施方式涉及的多层配线基板10的芯绝缘层100、第1绝缘层110a、第2绝缘层120a、最外绝缘层130a、第1绝缘层110b、第2绝缘层120b以及最外绝缘层130b的材料中,使用电特性优异的材料,也可以形成高频率特性优异的多层配线基板10。
实施方式的效果
根据本实施方式,可以利用由吸湿特性优异的液晶聚合物形成的第1绝缘层110a以及第1绝缘层110b,将芯绝缘层100与第2绝缘层120a以及第2绝缘层120b进行贴合。这样,通过有效利用形成芯绝缘层100的聚酰亚胺树脂的耐热性、电特性以及机械特性,同时有效利用液晶聚合物的低吸水率,可以提供整体的吸水率低的多层配线基板10。
另外,根据本实施方式,可以提供一种多层配线基板10,其中,由于不具有线膨胀系数大于芯绝缘层100、第2绝缘层120a以及第2绝缘层120b的线膨胀系数的热固性粘接层,因此,多层配线基板10的纵向以及横向的热膨胀收缩,与具有热固性粘接层的情形相比得到降低。根据本实施方式涉及的热膨胀收缩的程度小的多层配线基板10,例如,采用无铅焊锡将LSI等电子部件实装于多层配线基板10的情形,与采用热固性粘接层的多层配线基板相比,可以降低实装电子部件时(例如,回流时)产生的热应力。
另外,根据本实施方式涉及的多层配线基板10的制造方法,芯绝缘层100的软化温度与将芯绝缘层100和第2绝缘层进行粘接的第1绝缘层的软化温度,存在较大温度差,因此,可以通过短时间的层压加工或热压加工来形成多层配线基板10。
变形例
图4(a)是实施方式的变形例涉及的多层配线基板的纵向断面图,图4(b)表示实施方式的其他变形例涉及的多层配线基板的纵向断面图。
图4(a)所示的多层配线基板11,除了从本发明的实施方式涉及的多层配线基板10除去最外绝缘层130a以及最外绝缘层130b之外,具有与多层配线基板10相同的构成。即,多层配线基板11的形成方式为:将第2绝缘层120a以及第2绝缘层120b作为与外部接触的部分来配置。
图4(b)所示的多层配线基板12具有的结构为:在本发明的实施方式涉及的多层配线基板10的最外绝缘层130a与第2绝缘层120a之间,形成第1绝缘层110c与第2绝缘层120c,同时,在最外绝缘层130b与第2绝缘层120b之间,进一步形成第1绝缘层110d与第2绝缘层120d。通过这种构成,可以提供一种在内部具有更多的配线图案155c以及配线图案155f的多层配线基板12。
在多层配线基板10的最外绝缘层130a与第2绝缘层120a之间,形成由第1绝缘层110c与第2绝缘层120c构成的多个层叠对(stacked-pair),同时,在最外绝缘层130b与第2绝缘层120b之间,进一步形成由第1绝缘层110d与第2绝缘层120d构成的多个层叠对,也可以构成更多层的多层配线基板。
以上,说明了本发明的实施方式,但上述记载的实施方式并不限定权利要求涉及的发明。另外,应该注意的是,在实施方式中说明的特征的全部组合,并不限定为用于解决发明的课题的手段所必需的。

Claims (6)

1.一种多层配线基板,其特征在于,具备:
具有带有导电性的第1配线的芯绝缘层;
具有比所述芯绝缘层的软化温度低的软化温度的第1绝缘层,所述第1绝缘层是以液晶聚合物为主而形成的;
具有与所述第1配线电连接的导电性的第2配线、具有比所述第1绝缘层的软化温度高的软化温度、同时隔着所述第1绝缘层层叠于所述芯绝缘层的第2绝缘层;
所述芯绝缘层以及所述第2绝缘层是以聚酰亚胺树脂或双马来酰亚胺三嗪树脂为主而形成的。
2.根据权利要求1所述的多层配线基板,其特征在于,所述第1配线与所述第2配线经由导电性的孔被电连接,所述导电性的孔是将所述第1绝缘层以及所述第2绝缘层的各层在厚度方向上贯通而形成的。
3.根据权利要求1所述的多层配线基板,其特征在于,所述第2绝缘层在所述第1绝缘层的相对一侧上,具有以液晶聚合物为主而形成的最外绝缘层。
4.一种多层配线基板的制造方法,其特征在于,具备:
形成层叠板的层叠板形成步骤,该层叠板是将第1绝缘层、软化温度比所述第1绝缘层的软化温度高的第2绝缘层以及具有导电性的导电层依序进行配置而得到;
形成芯绝缘层的芯绝缘层形成步骤,该芯绝缘层在由软化温度比所述第1绝缘层的软化温度高的绝缘材料形成层的表面上具有导电性配线;
使在所述层叠板形成步骤中形成的所述层叠板的所述第1绝缘层一侧,与在所述芯绝缘层形成步骤中形成的所述芯绝缘层进行接触,施加热和压力使所述层叠板与所述芯绝缘层贴合来形成复合基板的粘接步骤;
将在所述粘接步骤中形成的所述复合基板的所述导电层至所述第1绝缘层进行贯通,形成使所述芯绝缘层上的所述配线露出的贯通孔的贯通孔形成步骤;
向在所述贯通孔形成步骤中形成的所述贯通孔填充导电材料,将所述配线与所述导电层电连接的连接步骤。
5.根据权利要求4所述的多层配线基板的制造方法,其特征在于,所述第1绝缘层是以液晶聚合物为主而形成的。
6.根据权利要求4所述的多层配线基板的制造方法,其特征在于,所述芯绝缘层和所述第2绝缘层是以聚酰亚胺树脂或双马来酰亚胺三嗪树脂为主而形成的。
CN2008101101606A 2007-06-14 2008-06-13 多层配线基板及其制造方法 Expired - Fee Related CN101325846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-157787 2007-06-14
JP2007157787A JP5151265B2 (ja) 2007-06-14 2007-06-14 多層配線基板及び多層配線基板の製造方法
JP2007157787 2007-06-14

Publications (2)

Publication Number Publication Date
CN101325846A CN101325846A (zh) 2008-12-17
CN101325846B true CN101325846B (zh) 2012-01-18

Family

ID=40189100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101101606A Expired - Fee Related CN101325846B (zh) 2007-06-14 2008-06-13 多层配线基板及其制造方法

Country Status (5)

Country Link
US (1) US8178191B2 (zh)
JP (1) JP5151265B2 (zh)
KR (1) KR200455172Y1 (zh)
CN (1) CN101325846B (zh)
TW (1) TW200904293A (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP5257558B1 (ja) * 2011-10-03 2013-08-07 日立化成株式会社 導電パターンの形成方法、導電パターン基板及びタッチパネルセンサ
KR101420520B1 (ko) * 2012-11-07 2014-07-17 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP6304377B2 (ja) * 2014-06-23 2018-04-04 株式会社村田製作所 樹脂基板組合せ構造体
JP5979516B2 (ja) * 2015-02-18 2016-08-24 パナソニックIpマネジメント株式会社 プリント配線板及びその製造方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2018037434A1 (ja) * 2016-08-24 2018-03-01 パナソニックIpマネジメント株式会社 回路基板の製造方法
JP7114983B2 (ja) * 2017-03-29 2022-08-09 荒川化学工業株式会社 接着剤、フィルム状接着材、接着層、接着シート、樹脂付銅箔、銅張積層板、プリント配線板、並びに多層配線板及びその製造方法
CN111406444A (zh) * 2017-11-28 2020-07-10 住友电工印刷电路株式会社 制造柔性印刷电路板的方法以及柔性印刷电路板
CN110611990A (zh) * 2018-06-14 2019-12-24 鸿富锦精密工业(武汉)有限公司 印刷电路板组合及应用所述印刷电路板组合的电子装置
US11096271B1 (en) * 2020-04-09 2021-08-17 Raytheon Company Double-sided, high-density network fabrication
CN112349685B (zh) * 2020-09-28 2022-05-10 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349696B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349683B (zh) * 2020-09-28 2022-04-26 中国电子科技集团公司第二十九研究所 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349691B (zh) * 2020-09-28 2023-05-05 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
CN112349684B (zh) * 2020-09-28 2022-10-21 中国电子科技集团公司第二十九研究所 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349697B (zh) * 2020-09-28 2022-09-20 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349688B (zh) * 2020-09-28 2022-04-19 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349689B (zh) * 2020-09-28 2022-09-20 中国电子科技集团公司第二十九研究所 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349694B (zh) * 2020-09-28 2022-05-17 中国电子科技集团公司第二十九研究所 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349695B (zh) * 2020-09-28 2022-04-19 中国电子科技集团公司第二十九研究所 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489431A (zh) * 2002-08-28 2004-04-14 可乐丽股份有限公司 多层电路板及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JP3329756B2 (ja) 1999-01-13 2002-09-30 山一電機株式会社 多層配線板およびその製造方法
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
WO2002049404A2 (en) * 2000-12-14 2002-06-20 World Properties Inc. Liquid crystalline polymer bond plies and circuits formed therefrom
JP2002353619A (ja) * 2001-03-23 2002-12-06 Fujikura Ltd 多層配線板、多層配線用基材及びその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP2003347747A (ja) * 2002-05-30 2003-12-05 Toppan Printing Co Ltd 多層配線基板の製造方法およびこれを用いた多層配線基板
JP3945316B2 (ja) 2002-05-30 2007-07-18 株式会社デンソー 多層配線基板及びその製造方法
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP4064897B2 (ja) * 2002-08-28 2008-03-19 株式会社クラレ 多層回路基板およびその製造方法
US7227179B2 (en) * 2002-09-30 2007-06-05 World Properties, Inc. Circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP2006203114A (ja) 2005-01-24 2006-08-03 Mitsubishi Plastics Ind Ltd 多層プリント配線基板
JP4722507B2 (ja) 2005-02-17 2011-07-13 新日鐵化学株式会社 繰り返し屈曲用途向け両面フレキシブル回路基板
JP4587974B2 (ja) * 2006-02-21 2010-11-24 新日鐵化学株式会社 多層プリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489431A (zh) * 2002-08-28 2004-04-14 可乐丽股份有限公司 多层电路板及其制造方法

Also Published As

Publication number Publication date
KR20080006405U (ko) 2008-12-18
KR200455172Y1 (ko) 2011-08-23
JP2008311426A (ja) 2008-12-25
US8178191B2 (en) 2012-05-15
TW200904293A (en) 2009-01-16
JP5151265B2 (ja) 2013-02-27
US20090151990A1 (en) 2009-06-18
TWI362910B (zh) 2012-04-21
CN101325846A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
CN101325846B (zh) 多层配线基板及其制造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
US9532494B2 (en) Manufacturing method of package structure
US10098243B2 (en) Printed wiring board and semiconductor package
JP2008522397A (ja) 電子モジュール及びその製造方法
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
CN112203417A (zh) 一种电路板及其制作方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
KR20180090941A (ko) 가고정형 접착소재를 이용한 연성 회로기판의 제조 방법
EP2705736B1 (en) The printed circuit board and the method for manufacturing the same
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP6497486B2 (ja) 多層基板およびその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP4206408B2 (ja) 配線基板および電子部品搭載構造体
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2003133473A (ja) 配線基板
JP3924453B2 (ja) 配線基板およびこれを用いた電子装置
JP5430002B2 (ja) 配線基板およびその製造方法
WO2009113602A1 (ja) 樹脂基板の製造方法および樹脂基板
JP2017130600A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120118

Termination date: 20140613

EXPY Termination of patent right or utility model