CN101322201A - 用于集成电路的多层电感元件 - Google Patents

Abstract

根据本发明的一个示例实施例，一种电感元件被用于功率转换应用。该电感元件包括衬底(188)，该衬底具有在其上的第一金属层(190)，该金属层具有大于1微米的厚度并被布置作为第一组相邻非交叉导电部分。在第一金属层上布置着具有铁磁内芯区域的铁磁体(192)。在铁磁体上存在至少一个其他金属层(198)，其被布置为第二组相邻非交叉导电部分。多个导电通孔(194)位于铁磁体内，被用于将第一组相邻非交叉导电部分的各个部分连接到第二组相邻非交叉导电部分的各个部分，其中提供了围绕内芯区域的邻接的导电绕线。其他示例实施例包括厚度超过了在通常的半导体工艺中使用的厚度的层。

Description

用于集成电路的多层电感元件

技术领域

本发明通常涉及电感电器件以及制造这种用于功率转换应用的器件的方法。

背景技术

电感器通常是缠绕在铁基或铁磁芯上的线圈。大部分电感值很高的电感器采用铁氧体磁芯来减小尺寸。由于用于形成电感器的缠绕线和/或它们所需的电路板基板面的劳动密集特性，所以相对于电子设备中的其他元件而言，电感器比较昂贵。虽然电感器很昂贵，但是对于很多应用，特别是在高频应用和耦合功率应用中，它们起了关键性的作用。

通常利用铁磁芯和绝缘电线的绕组来制造电感元件。铁磁芯通常是环形芯、棒形芯、或由E型铁磁部件和与E型的三个支线相连接的铁磁罩所组成的组件。

手工或自动地用绝缘铜线缠绕环形和棒形芯来形成变压器的多个多匝绕组或电感器的单绕组。然后，密封该组件以保护线。通过应用所需要的线的焊接端子进行电路连接。由于各个焊盘的处理，这种方法是很费人力的。而且，由于难以精确放置铜线，所以电学参数(例如漏电感、分布电容及绕组内电容、以及绕组间的共模失衡)具有很大变化。

按照需要，通过手工或自动地在E型的支线上缠绕铜绝缘线，从而将E型密封罩组件做成电感元件。将罩粘贴或加紧在位置上，进行最后的密封，于是完成这个装配。类似地，通过应用所需的线的焊接端子进行电路连接。如上所述，这个器件不但具有环形和棒形芯的限制，而且，它通常是一个比较大的器件。由于罩是一个分立器件，所以磁通路具有E型和罩之间的非铁磁间隙阻抗，从而减小了变压器的效率。

近年来，电感器已经被合并到诸如用于蜂窝电话芯片的应用之类的高频IC应用的半导体制造工艺中。例如，已经利用薄膜工艺来制造导体的游丝形线圈来用作“线”，进而制造集成电感器。可以利用这种游丝形方法来实现具有几纳亨电感值(对于RF应用是足够的)的电感器。此外，对于只需要相对较小的电感值的RF类型应用而言，由PC板工艺方法制成的螺旋电感已经被合并到PC板中。

对于功率定向的应用，电感器在它们的磁场中储存能量，因此在将功率从一个电压转换为另一个电压的应用中是有用的，例如在升压调节器和降压调节器中，能量效率比线性调节器高得多。在这些功率转换应用中，在RF应用中所使用的电感器是不够的。与仅仅需要几纳亨的电感值不同的是，对于典型的功率转换应用而言，电感器经常需要从大几千赫兹(kHz)到小几兆赫兹(MHz)范围内的频率，这可转化为一微亨或几微亨的电感值。

在示范性LED电流驱动应用中，需要足够的电压用来使必需的电流通过以便驱动器件，电流的大小确定亮度。过去采用电阻器来限制电流和降低LED开启电压与电源电压之间的电压差。通过将过量的电压与电流的乘积转化为热，该电阻完成它的任务。采用电感器和开关晶体管，将相同的平均电流施加到LED，并只浪费了少量的能量。而且，可以配置电路，以便采用小于LED开启电压的电压对LED提供能量。这些电路技术存在于采用线绕电感器的现有技术中。

已采用多种方法来实现电感器。例如，PCT公开No.WO0225797A2公开了采用布置在两个PC板层(或两个柔性层)之间的芯材料的电感器制造工艺，其中，电感器是PCB或FLEX制品的组成部分，在其上形成有“线”图案的层之间层压着铁氧体或高磁导率芯。在U.S.专利No.5,336,921中描述的另一示例方法涉及基于沟槽的电感器，其采用了微米量级的半导体工艺尺寸，并提供了具有相对小的电感值的电感器。在U.S.专利No.5,801,100中，讨论了一种电感器制造方法，其采用镍薄膜上的铜导体来提供也具有相对小的电感值的电感器；这种方法包括微米量级的工艺尺寸，并采用具有微米量级厚度的芯材料。U.S.专利No.6,166,422描述了一种电感器，其具有在晶片工艺中有用的钴/镍金属芯，该电感器还提供了不适用于功率转换的电感值。

结合本发明，可以认识到，通过合并更便宜的具有适当电感值的电感，很多电学应用会很有优势。包括但不局限于需要DC-DC转换的功率转换应用和/或那些控制发光二极管(LED)的这些应用将从采用具有微亨级电感值的电感器中得到特别的好处。

发明内容

本发明的某些方面涉及便宜的具有适当电感值的电感器，其可以被合并到半导体封装中，或者被形成为半导体制造工艺中的一部分，以被实现在功率转换应用中或LED电流驱动应用中。

本发明的另一方面包括用以在共用衬底上生产大量电感器(例如，在单晶片上的大量集成电路IC)的一组半导体工艺步骤。该衬底可以是诸如玻璃或晶片表面的绝缘材料，在该晶片表面上，IC已经被处理。游丝形电感器之外的电感器是导电材料的三维结构，该导电材料有效地包围铁氧体芯，通过光刻成形，将该铁氧体芯形成导线，导电通孔连接这些导线，以包围铁氧体芯。

本发明的一个示例实施例涉及用于功率转换的电感元件。这种电感元件包括具有绝缘表面的衬底，衬底上布置着作为第一组相邻非交叉导电区域的第一金属层。提供了位于第一金属层上的铁磁体，其具有铁磁内芯区域。至少一个其他的金属层被形成在铁磁体上，并被布置为第二组相邻非交叉导电区域。多个导电通孔位于铁磁体中，并用于将第一组相邻非交叉导电部分的各个部分连接到第二组相邻非交叉导电部分的各个部分，以形成围绕内芯区域的邻接的导电绕线。

另一个示例实施例涉及在IC衬底上形成用于功率转换中的电感元件的方法。这种方法包括在衬底上形成作为第一组相邻非交叉导电部分的第一层，并在第一层上沉积具有铁磁内芯区域的铁磁体。接下来，在铁磁体中刻蚀出多个通孔来连接第一层。用导电材料填充通孔，以接触第一组相邻非交叉导电部分的各个部分。然后，在铁磁体上形成至少一个其他层来作为第二组相邻非交叉导电部分，以便多个已填充通孔将第一组相邻非交叉导电部分的各个部分连接到第二组相邻非交叉导电部分的各个部分，以形成围绕内芯区域的邻接的导电绕线。

本发明的上述综述不是为了描述每个被说明的实施例或本发明的每一种实现。下文的附图和详细描述更具体地举例说明了这些实施例。

附图说明

结合附图，考虑下文的本发明的多个实施例的详细描述，可以更完全地理解本发明，其中：

图1A是根据本发明的示例实施例的电感元件的俯视图；

图1B是根据本发明的示例实施例的电感元件的截面图；

图1C是根据本发明的示例实施例的电感元件的分层视图；以及

图2图示了根据本发明的示例实施例用于形成电感元件的工艺。

本发明可以被修改为多种改型和可替换形式，通过附图中的示例示出了本发明的细节，并详细描述了这些细节。然而，应当理解的是，这不是要将本发明局限于描述的特定实施例。相反，目的是要涵盖落在附属的权利要求所限定的本发明的范围内的所有修改方案、等价方案以及可替换方案。

具体实施方式

相信本发明适于电感元件以及形成用于功率转换应用的电感元件的方法。

示例实施例涉及用于功率转换的电感元件。该电感元件包括衬底，该衬底上形成有被布置为第一组相邻非交叉导电部分的第一金属层。提供了位于第一金属层上的铁磁体，其具有铁磁内芯区域。至少一种其他的金属层被形成在铁磁体上，并被布置为第二组相邻非交叉导电部分。多个导电通孔位于铁磁体内，并用于将第一组相邻非交叉导电部分的各个部分连接到第二组相邻非交叉导电部分的各个部分，以形成围绕内芯区域的邻接的导电绕线。

图1A示出了一种与上述实施例一致、同样根据本发明的电感元件的俯视图。电感元件100包括封闭的E形铁磁芯110和多个导电部分120，该导电部分由通孔130连接，以有效地形成围绕铁磁芯110中心部分的导电线圈。通孔130通过电介质材料或绝缘材料将导电部分的顶层和导电部分的底层连接起来。参照下列图1B和图1C，可以更好地理解电感元件的不同的层。

图1B是根据示例实施例的电感元件的截面图。如图所示，电感元件由多个层组成。衬底150位于器件的底部。由绝缘层153覆盖衬底150的表面。第一导电层155位于衬底150(和绝缘层153)上，该衬底被制成图形以形成多个非交叉部分。第二绝缘层160保护第一导电层155不被位于绝缘层160上的铁磁芯165影响。第三绝缘层170密封铁磁芯165的暴露部分。第二导电层175位于第三绝缘层170上。第二导电层175还可以用于填充通孔130，这些通孔位于第三绝缘层170中，从而导电性地连接第一导电层155和第二导电层175。可替换地，另一个通孔133位于第一绝缘层153和衬底150中，以连接衬底150中的导体和第一导电层155中的导体。在这种情况下，器件的顶部由另一第四绝缘层180所保护。

在根据示例实施例的电感元件的另一个分层视图中，图1C图示了上面所讨论的层是如何对准以便有效地形成围绕环形铁磁芯的部分的邻接线圈。如图所示，在器件188的底层部分中，将第一导电层制成图案以形成多个非交叉部分190。器件192的中间部分包括铁磁体，该铁磁体包括铁磁芯和绝缘电介质。在绝缘电介质的部分中，通孔194被形成以与第一导电层的多个非交叉部分190对准并到达该多个非交叉部分190。用导电材料填充通孔194，来电连接第一导电层的非交叉部分190，并有效地形成导电绕组的侧面部分。在器件196的顶部部分，第二导电层被制成图案以形成第二组非交叉部分198，并与通孔194对准，来完成围绕铁磁芯的导电线圈。

为了功率转换应用，电感器需要具有低的绕组电阻和高的电感。通过利用大截面的线来优化绕组电阻，大截面的线在半导体工艺中转化为厚且宽的低阻抗金属轨迹。典型的半导体工艺采用薄的窄线和间隔来实现“精密间距”高密度互连。由于低阻抗非常重要，即使在精密间距互连中，铜互连也已变得很流行。电感器还需要大的芯横截面，这转化为用于形成绕组的下部互连层和上部互连层之间的垂直高度间隔。理想的芯横截面是方形的，这是因为对于用光刻工艺形成的绕组而言，方形是具有最小绕线长度的圆形的最接近复制。方形芯使给定匝数的绕线长度和衬底上的电感器占地最小。

按比例变化的电感器使寄生电容激增，这是因为芯的横截面积和芯的磁导率与电感成线性相关。降低同一芯材的横截面可以减小电感，从而需要更多的匝数。减小导线的宽度和/或厚度，增大了线圈阻抗并减小了载流能力。因此，当更小的电感器可以具有与更大的电感器相同的电感值时，它将具有更低的电流极限。减小线绕组之间的间距，增大了线圈中的绕组间的电容。

由于电流总是功率转换应用中的主要目标，所以导线横截面是很重要的，这是针对给定电流的最小线横截面具有由导体的电迁移所确定的最小绝对值。然而，寄生电阻在电迁移限制上限定了实际的限制，其中，电感器的阻性能量损耗/阻性热效应变得过量。电感器中的导体的由电阻所限制的最小横截面远大于由工艺所限制的最小金属宽度。从而，工作频率越高，由寄生电容引起的损耗越高，并且针对电感器的实际导体间距远大于由工艺所限制的最小金属-金属间距。

由于电感关于横截面积线性增大，游丝形电感器需要以千倍地变大，这在集成电路中是禁止的。通常，不将电路放置在螺旋电感器下面，这是因为磁场集中在线圈的中间。该磁场可以和下面的电路互相作用。还已经知道游丝形电感器下的体硅可以导致Eddie电流损耗，这种损耗会浪费能量，并降低电感器的有效性。通过使电感器的轴平行而不是垂直于衬底表面，从而高强度变化的磁场存在于衬底的表面之上。额外的绕组具有与第一个绕组相同的横截面，因此，电感器类似于螺线管，并且电感随着绕组数量的平方增大。通过采用诸如铁氧体芯之类的高磁导率芯，可以更进一步地集中磁场，并且如果类似于环形的封闭形状用作芯，则大部分磁场将集中在环形的平面中。这将对下面的衬底的影响很小，从而可以实际利用有源电路的电感器下的区域。

虽然集成电感可以采用至少一些与通常的晶片工艺相同的工艺装备和工艺，但是对大特征尺寸和厚薄膜的需要与标准晶片工艺直接相关。因此，采用标准晶片工艺和非标准晶片工艺的混合来优化工艺，并使电感器的成本最小。

图2是用于制造根据本发明的一个实施例的电感元件的示例工艺的流程图。在示例实施例中，在衬底上构建器件210。第一导电(例如，金属)层被形成220在衬底上，并被制图成多个非交叉部分。为了保护该器件，在工艺的自始至终都散布绝缘电介质层。因此，在第一金属层上形成230第一电介质层。接下来，在第一电介质层上沉积240铁磁体。铁磁体可以被制图以形成诸如上述环形或E形的封闭形状。形成250第二电介质层来密封铁磁体。然后，在第二电介质层中刻蚀260出通孔，以到达第一金属层。用导电材料填充270通孔，以电连接第一金属层。第二金属层被形成280并被制图成第二组非交叉部分，以电连接两个通孔，并完成导电线圈。可替换地，第二金属层的形成还包括用相同的材料填充通孔。

与上述实施例一致，并根据本发明的另一个更具体的实现，下列讨论采用了半导体工艺技术来形成电感器。从该讨论中可以清楚地认识到，除了特定标明的地方，其它都可以采用传统的沉积、形成图案以及刻蚀技术。从已处理的半导体晶片上的绝缘衬底表面或其他衬底开始，第一级导体互连被形成并被形成图案。这种互连可以是多种可使用的导电材料，其包括但不限于铜(如果采用了半导体晶片，则具有阻挡层)、铝以及铝合金、铜合金以及金。

可通过厚膜或薄膜方法，来使第一导体互连层形成图案。厚膜工艺本质上是诸如喷墨或丝网沉积之类的机械印刷工艺，其可以选择性地沉积“墨水”，随后，进行将“墨水”转化为想要的材料的工艺步骤。薄膜工艺包括沉积想要的材料的完全覆层，随后进行图案成形。薄膜图案成形技术包括湿法刻蚀、干法刻蚀、化学机械抛光(CMP)、电化学机械抛光(ECMP)以及剥离。

在湿法刻蚀和干法刻蚀情况下，在沉积薄膜层之后沉积光致抗蚀剂层，并采用光刻技术来形成光致抗蚀剂的图案，这限定了互连层的图案。然后，光致抗蚀剂层用于在去除不想要的材料的刻蚀过程中保护互连。可以将光致抗蚀剂直接涂覆到互连材料或互连上的表面层上，这促进了粘附，减小了反射和/或被用作在刻蚀过程中代替光致抗蚀剂的“硬掩模”。

在CMP、ECMP和剥离的情况下，在沉积互连层之前，完成光学图案成形。对于CMP和ECMP，在目标导体的形状中的绝缘层中刻蚀出沟槽图案，然后，沉积导体，采用抛光技术来去除过量的材料。在剥离的情况下，在衬底上沉积导体，同时使光致抗蚀剂图案成形，从而使得在衬底上的互连不连接到光致抗蚀剂顶部的材料，以便不需要的材料在光致抗蚀剂被去除的时候脱离或“剥离”。

接下来，将绝缘层涂覆在成形的第一互连上，以隔离互连线，并提供铁氧体芯的表面。该绝缘层必须为互连和化学阻挡层提供足够的隔离，以及为铁氧体芯提供机械支撑。该绝缘层还必须是可刻蚀的，以便可以形成通孔以在后续工艺步骤中到达第一互连层。优选的绝缘层是氮化硅，这是因为它的确定的良好的阻挡特性，但是也可以采用二氧化硅或其他材料或材料的组合或材料的堆叠层。可以以任何方法来沉积绝缘层，只要沉积和硬化工艺(如果需要的话)温度不会影响到下层的互连层或衬底。这样的沉积方法包括化学气相沉积、等离子增强化学气相沉积、RF溅射、反应溅射、旋压(spin on)以及丝网沉积。通常，旋压和丝网沉积方法需要某种硬化工艺来产生可接受的薄膜。

采用任何的各种方法，在绝缘层上形成铁氧体芯。铁氧体芯是基于铁磁的材料，这种铁磁材料包括铁，还可以包括诸如镁和/或氧之类的材料。铁氧体芯的厚度和宽度在很大程度上确定了电感器的线圈的横截面。对于相同的布局面积而言，分别通过增大或减小厚度，从而可以利用铁氧体芯的厚度来增加或减小电感。在一个更具体的实施例中，利用丝网方法来沉积铁氧体芯。丝网允许在没有刻蚀工艺对材料进行图案成形的情况下沉积厚层。这种方法具有的优点是采用了通常不应用于晶片的工艺方法来进行厚膜印制工艺。一个优点是形成芯的简易性。然而，由于存在可以导致光致抗蚀剂沉积和曝光出现问题的高度差，这种方法妨碍了对互连的顶层进行图案成形。

在形成铁氧芯之后，将它包在绝缘层中。在最简单的工艺中，这将是共形的氮化硅膜或一些其他的绝缘膜。可替换地，在铁氧芯的高度之上，可以构建绝缘膜，并对其进行平整化。

接下来，形成通孔，其向下通至第一导体互连层，在一些情况下，其可能向下通至下面的衬底。必须小心，以在产生通至下面的互连层的时候，避免铁氧体芯上的绝缘层中的不需要的孔。而且，由于通孔可以扩展至20-30微米，或者扩展至表面的更下方，必须小心以确保通孔刻蚀自始至终向下至下面的互连。

接下来，填充通孔，并沉积第二或顶部导体互连层。与第一导体互连层一样，由于铜的低阻抗而优选铜，但是，可以采用铝或多种其它金属和合金。在需要极大深度的情况下，优选使用更大的通孔(例如，8微米的直径)和可以填充通孔的诸如铜的电镀、有机金属CVD或CVD之类的沉积方法。还可以采用溅射，但是溅射难以完全填充深通孔。铁氧体芯的陡峭侧面使类似溅射的PVD沉积难以被用来实现均匀的膜厚度。尽管电镀或CVD/有机金属CVD易于产生最佳的均匀性，但每种方法均可以产生可用的导电膜。

通过采用随意的光刻规则，可以实现互连的图案成形。

为了使成本最低，顶部绝缘涂层是选用的，然而，由于机械和处理原因，优选在顶部互连上涂敷最终的绝缘保护膜。然后，对这个绝缘膜进行图案成形，以显现键合焊盘，以便可以连接导体。

还应当认识到，通过添加两个额外的互连层，其中一个在第一导体互连层之前，另一个在上述的顶部导体互连层的上面，还可以添加另一个围绕芯的绕组层。这还可以以每绕组层增加两个互连层、两个绝缘层和四个掩模步骤的附加代价，扩展至更多的绕组层。

由于电感器用于与IC相同的封装中，所以如果不是物理地制造在IC衬底上，则期望使耦合至IC的磁场最小。通过对铁氧芯材采用类似环形的封闭形状，则可以将更多的磁场限制在芯内。因此，即使铁氧体材料的棒条或团将增大线圈的电感，优选的形状是包括一个或两个环的封闭结构。

还应当认识到，采用这些通过在共用的铁氧体芯上制成两个或更多的分离线圈的工艺步骤，可以制造变压器。

由于方形芯需要是50-100微米或更大的量级，以及通常的半导体工艺采用通常小于1微米或可以是2-3微米的薄膜层，在电感器工艺和标准半导体工艺之间的拓扑差异是显著的。垂直高度上的这个差异意味着该工艺最好是修改自它的标准半导体工艺库或它需要被替换。这一点以及芯材与通常用于半导体制造中的材料不同这一事实允许了采用多种工艺技术。

本发明的其它实现涉及上述的形成这种电感器的特定的半导体工艺技术的变形。例如，沉积铁氧体芯的另一种方法是喷墨沉积，这种沉积采用液体墨水而不是丝网沉积所采用的原料。采用厚膜方法沉积的材料需要被硬化，以去除使墨水或原料可印制的溶剂。

由薄膜技术所沉积和图案成形的厚层还证明是可以随着符合要求的刻蚀和光刻工艺的发展而使用的。

同样，又一个形成铁氧体芯的方法采用绝缘膜，该绝缘膜首先被积累至想要的铁氧体芯的高度，并采用类似嵌入的工艺来将铁氧体芯嵌入绝缘膜中，之后是顶部膜沉积。

还可以实现一种修改的硬模方法。这种方法是一种扩展工艺，在广泛采用CMP之前，其被发展来处理拓扑问题、大部分焦距深度问题。这种方法用于克服由提供了晶片拓扑的多晶栅和/或金属线引起的拓扑问题，当添加共形电介质层时，晶片拓扑不会消失。

这种拓扑还使得难以进行光致抗蚀剂工艺，这是因为它在曝光过程中产生了非均匀的光致抗蚀剂和焦距深度问题。然而，在工艺被开发时，这些台阶高度在一微米的量级上。这种解决方案是旋压一种非光学活性有机材料，这种材料在沉积诸如SiO₂或SiN之类的硬层所必需的工艺条件中残留下来。这些层是平的，以便可以容易地以传统的光致抗蚀剂工艺对这些层进行图案成形。SiO₂或SiN的刻蚀是选择性的，以便基本上不损坏有机底层。然后，采用O₂反应离子刻蚀(RIE)工艺，通过选择性地向下刻蚀穿透有机层来转移图案。然后，产生的叠层被用作后续工艺的掩模。通过将有机层的厚度提高100倍，并向有机层中的前面的深沟槽的侧面加入后续的硬衬里，从而修改了这种传统的工艺方法。除了更大的规模之外，用与侧壁隔离器相同的方式形成该衬里，也就是：共形地沉积一个额外的硬模层，那个层的RIE刻蚀用于选择性地去除在平坦表面上沉积的过量的材料，而保持侧壁不被刻蚀。这防止了沟槽中的芯材和在通孔中的导体材料与有机层反应。

这种方法的一个优点是它保持了相对平坦的表面。难度来自于陡峭的高度要求、500-100微米深的沟槽以及与通孔的大的高宽比，该通孔用于将下部互连层连接到上部互连层。通孔填充工艺必须是低阻抗，并适应高达10-20的高宽比，这在晶片工艺中通常是看不到的。

虽然已经参照一些特定的示例实施例对本发明的某些方面进行了描述，但是本领域技术人员可以认识到，在不脱离本发明精神和范围的情况下，可以对本发明进行很多修改。在所附权利要求中陈述了本发明的多个方面。

Claims (14)

1.一种电感元件，其包括：衬底(188)；第一层(190)，其位于所述衬底上，该第一层具有大于1微米的厚度，并被布置为第一组相邻非交叉导电部分；铁磁体(192)，其位于所述第一层上，该铁磁体具有铁磁内芯区域；至少一个其他层(198)，其位于所述铁磁体上，并被布置为第二组相邻非交叉导电部分；多个导电通孔(194)，其位于铁磁体内，布置所述多个导电通孔用于将所述第一组相邻非交叉导电部分的各个部分连接至所述第二组相邻非交叉导电部分的各个部分，其中，提供了围绕所述内芯区域的用于功率转换的邻接导电绕线。

2.根据权利要求1所述的电感元件，其中，所述第一层包括金属，并具有至少2微米的厚度。

3.根据权利要求1所述的电感元件，其中，所述铁磁内芯区域是环形形状。

4.根据权利要求1所述的电感元件，其中，所述铁磁内芯区域至少10微米厚。

5.根据权利要求1所述的电感元件，其中，所述铁磁体包括覆盖所述铁磁内芯区域的绝缘层。

6.根据权利要求1所述的电感元件，其中，所述铁磁芯包括铁、镁和氧。

7.根据权利要求1所述的电感元件，其中，所述多个导电通孔的每一个均具有至少7微米的直径。

8.一种方法，用以在I C衬底上形成电感元件，所述方法包括：在衬底上形成作为第一组相邻非交叉导电部分的第一层；在该第一层上沉积具有铁磁内芯区域的铁磁体；在铁磁体中刻蚀出穿过铁磁体的多个通孔以到达第一层；用导电材料填充多个通孔，以接触第一组相邻非交叉导电部分的各个部分；以及在铁磁体上形成至少一个其他层来作为第二组相邻非交叉导电部分，其中，多个已填充的通孔将第一组相邻非交叉导电部分的各个部分连接至第二组相邻非交叉导电部分的各个部分，以形成围绕内芯区域的用于功率转换的邻接导电绕线。

9.根据权利要求8所述的方法，其中，沉积具有铁磁内芯区域的铁磁体的步骤包括在铁磁内芯区域上沉积绝缘层。

10.根据权利要求8所述的方法，其中，沉积具有铁磁内芯区域的铁磁体的步骤包括在第一层上丝网印刷油墨基底。

11.根据权利要求8所述的方法，其中，沉积具有铁磁内芯区域的铁磁体的步骤包括沉积有机层和硬掩模。

12.根据权利要求8所述的方法，其中，在铁磁体上形成至少一个其他层的步骤包括采用光致抗蚀剂来用于图案成形。

13.根据权利要求8所述的方法，其中，在铁磁体上形成至少一个其他层的步骤包括采用包覆刻蚀。

14.根据权利要求10所述的方法，其中，通过丝网印刷沉积油墨基底的步骤包括形成至少10微米厚的铁磁内芯区域。

Images