CN106531882A - 电磁阻抗感测元件及其制作方法 - Google Patents

电磁阻抗感测元件及其制作方法 Download PDF

Info

Publication number
CN106531882A
CN106531882A CN201510673114.7A CN201510673114A CN106531882A CN 106531882 A CN106531882 A CN 106531882A CN 201510673114 A CN201510673114 A CN 201510673114A CN 106531882 A CN106531882 A CN 106531882A
Authority
CN
China
Prior art keywords
conductive layer
patterned conductive
groove
magnetic wire
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510673114.7A
Other languages
English (en)
Other versions
CN106531882B (zh
Inventor
李泓达
黎柏夆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Prolific Technology Inc
Original Assignee
Prolific Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prolific Technology Inc filed Critical Prolific Technology Inc
Publication of CN106531882A publication Critical patent/CN106531882A/zh
Application granted granted Critical
Publication of CN106531882B publication Critical patent/CN106531882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/063Magneto-impedance sensors; Nanocristallin sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2611Measuring inductance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0005Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0052Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Abstract

本发明公开一种电磁阻抗感测元件及其制作方法,其中电磁阻抗感测元件包括基材、第一图案化导电层、第二图案化导电层、磁性导线以及包覆层。基材具有一表面以及由此表面延伸进入基材的一沟槽。第一图案化导电层形成于此基材表面及沟槽的侧壁和底面上。磁性导线位于沟槽中。第二图案化导电层形成于第一图案化导电层上,横跨沟槽并与第一图案化导电层电性接触,用于将磁性导线夹设于第一图案化导电层与第二图案化导电层之间。包覆层包覆磁性导线,使磁性导线分别与第一图案化导电层和第二图案化导电层电性隔离。其中,第一图案化导电层与第二图案化导电层形成至少一个线圈电路围绕磁性导线。

Description

电磁阻抗感测元件及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法,且特别是涉及一种电磁阻抗感测元件及其制作方法。
背景技术
由于消费电子产品如手机、电子罗盘的出现,再加上马达、制动器等传统产品,使电磁阻抗感测装置的需求日益增加。
目前电磁阻抗感测元件大多以陶瓷材基材为基底,通过多层图案化导电层、图案化绝缘层与磁性导线的交错堆叠,将磁性导线固定于陶瓷基材上,并以磁性导线为中心,形成包围磁性导线的感测线圈(induction coil)电路。然而,在形成感测线圈电路时,每个图案化导电层和图案化绝缘层的形成步骤都必须与磁性导线进行对准,制作工艺工序繁复耗时。再加上磁性导线不易固定,且磁性导线与陶瓷基材之间的高低落差,会使用来图案化导电层和绝缘层的光致抗蚀剂涂布不均,容易产生曝光显影失焦的问题,以至于良率不易提升。另外,由于导电层与绝缘层会随着磁性导线的形状而高低起伏,不利于后续电极垫(Pad)的制作,使电磁阻抗感测元件的关键尺寸更难以进一步微小化,以至于线圈数无法增加,有碍电磁阻抗感测元件灵敏度的提升。
因此,有需提供一种先进的电磁阻抗感测元件及其制作方法以解决现有技术所面临的问题。
发明内容
为解决上述问题,本发明提供一种电磁阻抗感测元件,包括基材、第一图案化导电层、第二图案化导电层、磁性导线(magneto-conductive wire)以及包覆层。基材具有一表面以及由此表面延伸进入基材的一沟槽。第一图案化导电层形成于此基材表面及沟槽的侧壁和底面上。磁性导线位于沟槽中。第二图案化导电层形成于第一图案化导电层上,横跨沟槽并与第一图案化导电层电性接触,用于将磁性导线夹设于第一图案化导电层与第二图案化导电层之间。包覆层包覆磁性导线,使磁性导线分别与第一图案化导电层和第二图案化导电层电性隔离。其中,第一图案化导电层与第二图案化导电层形成至少一个线圈电路围绕磁性导线。
在本发明的一实施例之中,基材由半导体材质所构成,且基材和第一图案化导电层之间具有一绝缘层。
在本发明的一实施例之中,电磁阻抗感测元件还包括毯覆于第一图案化导电层以及第二图案化导电层之上的介电层。
本发明的一实施例之中,电磁阻抗感测元件还包括多个介层窗以及图案化电路层。其中多个介层窗穿过介电层且分别与第一图案化导电层和第二图案化导电层二者至少一者以及磁性导线电性接触。图案化电路层形成于该介电层上,包括多个焊垫分别与多个介层窗电性接触。
在本发明的一实施例之中,绝缘层填满沟槽,并将磁性导线分别与第一图案化导电层和第二图案化导电层隔离。
本发明的另提供一种电磁阻抗感测元件的制作方法,包含下述步骤:首先提供一基材,使其具有由第一表面延伸进入基材的一沟槽。再于基材的第一表面以及沟槽的侧壁和底面上形成第一图案化导电层。之后,将磁性导线置于沟槽之中。后续,形成包覆层包覆磁性导线。再于第一图案化导电层上形成第二图案化导电层,使第二图案化导电层横跨沟槽并与第一图案化导电层电性接触,用于将磁性导线夹设于第一图案化导电层与第二图案化导电层之间,且使第一图案化导电层与第二图案化导电层形成至少一线圈电路围绕该磁性导线。
在本发明的一实施例之中,将磁性导线置于沟槽中之前,还包括于沟槽中填充绝缘胶,至少包覆一部分磁性导线,用于使磁性导线与位于沟槽的侧壁和底面上的一部分第一图案化导电层电性隔离。
在本发明的一实施例之中,在形成第二图案化导电层之前,还包括将沟槽填满绝缘胶。
在本发明的一实施例之中,基材由半导体材质所构成,且在形成第一图案化导电层之前,还包括在基材上形成绝缘层。
在本发明的一实施例之中,在形成线圈电路之后还包括下述步骤:首先形成介电层毯覆于第一图案化导电层以及第二图案化导电层之上。之后,再形成多个接触窗贯穿介电层,使其分别与第一图案化导电层和第二图案化导电层二者至少一者及磁性导线电性接触。后续,在介电层上形成图案化电路层,其中图案化电路层包含多个焊垫分别与些接触窗电连接。
根据上述实施例,本发明的实施例是采用半导体制作工艺技术来制作电磁阻抗感测元件,先在基材的表面形成一沟槽。之后,在此基材表面和沟槽的底面及侧壁上形成第一图案化导电层。将磁性导线置放于沟槽中后,再于第一图案化导电层上形成第二图案化导电层,横跨沟槽并与第一图案化导电层电性接触,用于将磁性导线夹设于第一图案化导电层与第二图案化导电层之间,进而形成至少一个围绕磁性导线的线圈电路。
由于在制作电磁阻抗感测元件的制作工艺中,是将磁性导线直接容置于基材的沟槽之中,解决了传统制作工艺磁性导线固定不易的问题。加上,使用填充于沟槽中的绝缘胶直接形成包覆层,可省下额外的包覆层图案化步骤。另外,图案化导电层的形成,并不需要与磁性导线进行对准,且都是在相对平坦的表面上进行,因此不会因磁性导线与基材之间的高低落差而产生曝光显影失焦的问题。不仅可大幅简化制作工艺步骤、缩短制作时间,降低制作工艺困难度,而且可大幅提升制作工艺精度,使电磁阻抗感测元件的关键尺寸进一步微小化,达到缩小线宽尺寸,增加线圈数,增进元件灵敏度的目的。再加上可采用晶片级制作工艺,在整片晶片上同时进行多个电磁阻抗感测元件的制作、封装和测试,更可大幅提升制作工艺效率。
附图说明
图1A至图1H为本发明的一实施例所绘示的一系列制作电磁阻抗感测元件的制作工艺结构剖视图;
图1D’为图1C的制作工艺结构的上视图;
图1G’为图1G的制作工艺结构的上视图;
图1H’为图1H的电磁阻抗感测元件的上视图。
符号说明
100:电磁阻抗感测元件 101:基材
101a:基材表面 102:干式蚀刻制作工艺
103:硬掩模层 104:图案化光致抗蚀剂层
105:沟槽 105a:沟槽侧壁
105b:沟槽底面 106:图案化导电层
106a:导线条带 106b:导线条带
106c:导线条带 106d:导线条带
107:绝缘层 108:磁性导线
109:绝缘胶 110:包覆层
111:平坦层 111a:平坦化表面
112:图案化导电层 112a:导线条带
112b:导线条带 112c:导线条带
112d:导线条带 113:线圈电路
114:容置空间 115:介电层
116a:接触窗 116b:接触窗
116c:接触窗 116d:接触窗
117:图案化电路层 117a:焊垫
117b:焊垫 117c:焊垫
117d:焊垫 θ:斜切角
T:包覆层的厚度
具体实施方式
本发明是提供一种电磁阻抗感测元件及其制作方法。为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂,下文特举数个优选实施例,并配合所附的附图作详细说明。但必须注意的是,这些特定的实施案例与方法,并非用以限定本发明。本发明仍可采用其他特征、元件方法及实施例来加以实施。优选实施例的提出,仅用以例示本发明的技术特征,并非用以限定本发明的权利要求。该技术领域中具有通常知识者,将可根据以下说明书的描述,在不脱离本发明的精神范围内,作均等的修饰与变化。在不同实施例与附图之中,相同的元件,将以相同的元件符号加以表示。
图1A至图1H是根据本发明的一实施例所绘示的一系列制作电磁阻抗感测元件100的制作工艺结构剖视图。制作电磁阻抗感测元件100的方法包括下述步骤:
请参照图1A,首先提供一基材101。在本发明的一些实施例之中,构成基材101的材料可以是半导体、陶瓷材料、塑化材料或其他适于用来承载电子元件的材料。在本发明的一些实施例之中,基材101可以是由包含硅(Si)、硅锗(SiGe)、砷化镓(GaAs)、碳化硅(SiC)或上述组合的半导体材料所构成。在本发明的另一些实施例之中,基材101可以是包含塑化材质或陶瓷材料的承载基板,例如印刷电路板(Printed circuit board;PCB)、软性印刷电路板(Flexible Printed Circuit,FPC)或是包含氧化铝的陶瓷基板。在本实施例之中,基材101优选是一硅晶片。
接着,在基材101的表面101a上形成沟槽105。在本发明的一些实施例之中,沟槽105的形成,可以通过蚀刻、切割、研磨、压铸成型或其他可能的方式形成在基材101的表面上。在本实施例之中,是先在基材101上形成氮化硅硬掩模层103,再以图案化光致抗蚀剂层104为蚀刻掩模,采用,例如感应耦合等离子体离子(Inductively Coupled Plasma,ICP)蚀刻或反应离子蚀刻(Reactive Ion Etching,RIE)等干式蚀刻制作工艺102,来图案化硬掩模层103(如图1B所绘示)。之后,再以图案化后的硬掩模层103为蚀刻掩模,以湿式蚀刻制作工艺(未绘示),例如采用包含有氢氧化钾(KOH)的蚀刻剂来移除一部分的基材101,用于在基材101表面101a上形成沟槽105,由基材101表面101a向下延伸进入基材101内部。在本实施例中,基材101优选为表面101a具有(1,0,0)的晶格排列方向的硅晶片,湿式蚀刻制作工艺可使蚀刻后的沟槽105侧壁105a与基材101表面101a形成实质为54.7度的斜切角θ(如图1C所绘示)。
移除硬掩模层103之后,在基材101的表面101a以及槽105侧壁105a和底面105b上形成图案化导电层106。请参照图1D,在本发明的一些实施例之中,图案化导电层103的制作,包括通过沉积制作工艺,例如化学气降沉积、物理气相沉积或电镀制作工艺,在基材101的表面101a以及沟槽105侧壁105a和底面105b上形成一金属层,例如包含铜(Cu)、铝(Al)、钨(W)或上述的任意组合的金属层。再以光刻蚀刻制作工艺移除一部分该金属层。在本实施例之中,是以电镀制作工艺在基材101的表面101a以及沟槽105的侧壁105a和底面105b上形成铜金属层。并以干式蚀刻制作工艺,例如反应离子蚀刻制作工艺,来图案化铜金属层,用于在基材101的表面101a以及沟槽105的侧壁105a和底面105b上形成图案化导电层106(如图1D所绘示)。
请参照图1D’,图1D’是绘示图1D的制作工艺结构的上视图。在本实施例中,图案化导电层106包含多个彼此分离的导线条带,例如导线条带106a、导线条带106b、导线条带106c和导线条带106d,分别形成于基材101的表面101a上,并且延伸至沟槽105的侧壁105a和底面105b,用于横跨沟槽105的两侧。其中,导线条带106a、导线条带106b、导线条带106c和导线条带106d的两端分别毯覆于沟槽105两侧的基材101的表面101a;导线条带106a、导线条带106b、导线条带106c和导线条带106d的中间部分,则毯覆于沟槽105的侧壁105a和底面105b上。
值得注意是,在本发明的一些实施例之中,形成图案化导电层106之前,优选可以采用沉积制作工艺或氧化制作工艺,在基材101表面101a及沟槽105的侧壁105a和底面105b上形成一绝缘层107。例如在本实施例之中,绝缘层107采用化学气相沉积制作工艺所形成的二氧化硅(SiO2)层,并毯覆于基材101(硅晶片)表面101a以及沟槽105的侧壁105a和底面105b上(如图1D所绘示)。
在形成图案化导电层106之后,将磁性导线108置于沟槽105,使磁性导线108与图案化导电层106电性隔离。其中,磁性导线108可由非晶态(amorphous)的铁磁材料(Ferromagnets),反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合所构成。例如在本发明的一些实施例之中,磁性导线108可由以包含镍(Ni)、铁(iron)、钴(cobalt)、铜(Cu)其中之一或上述材质任意组合的铁磁材料,例如以CoFeB或CoFeSiB为基底的合金(CoFeB-based or CoFeSiB-based alloy)材料所构成。
在本实施例之中,磁性导线108可由CoFeSiB基底合金材料所构成,而将磁性导线108置于沟槽105中的步骤包括:先在沟槽105中填充绝缘胶109,例如环氧树脂(Epoxy)或其他合适的绝缘胶料(如图1E所绘示)。之后,再将磁性导线108置入沟槽105中。在本发明的一些实施例之中,沟槽105的深度和宽度实质等于或大于磁性导线108的直径。因此,当磁性导线108置入沟槽105之后,沟槽105中的绝缘胶109会完全覆盖磁性导线108,且使磁性导线108与位于沟槽105的侧壁105a和底面105b上的图案化导电层106彼此隔离。在本发明的一些优选实施例之中,沟槽105的深宽比(aspectratio宽度/深度)实质介于2.00至2.50之间。沟槽105的深度和磁性导线108直径的比值实质介于1.20至1.30之间。
值得注意的是,虽然在前述实施例中,绝缘胶109是先于磁性导线108置入沟槽105之中,但在本发明的其他实施例之中,也可以先将磁性导线108置入沟槽105后,再于沟槽105中填充绝缘胶109。另外,在本发明的一些实施例中,绝缘胶109并未填满沟槽105。但在其他实施例之中,绝缘胶109的优选则实质填满沟槽105。
后续,可使用热烘烤或光照射的方式,将覆盖磁性导线108的绝缘胶109加以硬化,以形成完全包覆磁性导线108轴向侧壁的包覆层110,用于隔离图案化导电层106与磁性导线108。在本发明的一些优选实施例之中,用来隔离磁性导线108的轴向侧壁与图案化导电层106的包覆层110具有至少0.5μm的厚度T。另外,在形成包覆层110之后,可以选择性地进行平坦化制作工艺,例如先于基材101的表面101表面上形成平坦层111,覆盖图案化导电层106和包覆层110;再以图案化导电层106为停止层,对平坦层111及包覆层110进行化学机械研磨(Chemical Mechanical Polishing,CMP),用于形成与包覆层110和图案化导电层106实质共平面的平坦化表面111a(如图1F所绘示)。
接着,再于包覆层110、图案化导电层106以及平坦化表面111a上形成图案化导电层112,横跨沟槽105并与图案化导电层106电性接触,用于将磁性导线108夹设于图案化导电层106与图案化导电层112之间,且使图案化导电层103和图案化导电层112形成至少一个线圈电路113围绕磁性导线108(如图1G所绘示)。其中制作图案化导电层112的方法及所使用的材料与制作图案化导电层106的方法及所使用的材料相同或类似,故而在此不再赘述。
请参照图1G’,图1G’是绘示图1G的制作工艺结构的上视图。在本实施例中,图案化导电层112包含多个形成于包覆层110、图案化导电层106以及平坦化表面111a上方,且彼此分离的导线条带,例如导线条带112a、导线条带112b、导线条带112c和导线条带112d,横跨位于下方的横跨沟槽105。其中,图案化导电层112的导线条带112a的一端与图案化导电层106的导线条带106a的一端接触;图案化导电层106的导线条带106a的另一端与图案化导电层112的导线条带112b的一端接触;图案化导电层112的导线条带112b的另一端与图案化导电层106的导线条带106b的一端接触;图案化导电层106的导线条带106b的另一端与图案化导电层112的导线条带112c的一端接触;图案化导电层112的导线条带112c的另一端接触与图案化导电层106的导线条带106c的一端接触;图案化导电层106的导线条带106c的另一端接触与图案化导电层112的导线条带112d的一端接触;以及图案化导电层112的导线条带112d的另一端接触与图案化导电层106的导线条带106d的一端接触,通过位于沟槽108的侧壁108a和底面108b的一部分导线条带106a、106b、106c和106d与横跨于沟槽108之上的一部分导线条带112a、112b、112c和112d共同定义出一个容置空间114,以容纳磁性导线108穿设其中,且形成至少一个线圈电路113围绕磁性导线108。
当施加于磁性导线108的外加磁场发生改变时,会引发电流脉冲轴向地流经磁性导线108,并使线圈电路113相对地输出一感应电压,可用以感测外加磁场的变化。其中,轴向流经磁性导线108的电流脉冲,与流经线圈电路113的电流方向相反。
后续,可以于基材101表面101a上形成平坦化的介电层115以毯覆于图案化导电层106和112以及平坦化表面111a上方,并形成多个贯穿介电层115的接触窗,例如接触窗116a、116b、116c和116d,使其分别与图案化导电层106和112二者至少一者以及磁性导线108电性接触。在本实施例之中,接触窗116a和116b分别与图案化导电层112的导电条带112a及图案化导电层106的导电条带106d电性接触;接触窗116c和116d则分别与磁性导线108的两端电性接触。
之后,再于介电层115上形成图案化电路层117,使其包含多个焊垫,例如焊垫117a、117b、117c和117d,分别与对应的接触窗116a、116b、116c和116d电连接,完成电磁阻抗感测元件100的制备(如图1H所绘示)。
请参照图1H’,图1H’绘示图1H的电磁阻抗感测元件100的上视图。其中,电磁阻抗感测元件100至少包括基材101、图案化导电层106、图案化导电层112、磁性导线108以及包覆层110。其中,基材101具有一表面101a以及由此表面101a延伸进入基材101中的一沟槽105。图案化导电层106位于基材101表面101a以及沟槽105的侧壁105a和底面105b上。磁性导线108位于沟槽105之中。图案化导电层112位于图案化导电层106上,横跨沟槽105,并与案化导电层106电性接触,进而将磁性导线108夹设于图案化导电层106与图案化导电层112之间。包覆层110包覆磁性导线108,使磁性导线108分别与图案化导电层106和图案化导电层112电性隔离。其中,图案化导电层106与图案化导电层112形成至少一个线圈电路113围绕磁性导线108。
根据上述实施例,本发明的实施例是采用半导体制作工艺技术来制作电磁阻抗感测元件100,其先在半导体基材101的表面101a形成一沟槽105。之后,在此基材101表面101a和沟槽105的底面105a及侧壁105b上形成图案化导电层106,将磁性导线108置放于沟槽105中后,再于图案化导电层106上形成图案化导电层112,横跨沟槽105,并与案化导电层106电性接触,用于将磁性导108线夹设于图案化导电层106与图案化导电层112之间,进而形成至少一个围绕磁性导线108的线圈电路113。
由于在制作电磁阻抗感测元件100的制作工艺中,是将磁性导线108直接容置于基材101的沟槽105之中,解决了传统制作工艺磁性导线108固定不易的问题。加上,使用填充于沟槽105中的绝缘胶105来形成包覆层106,将磁性导线108分别与图案化导电层106和图案化导电层112电性隔离,可省下需额外的包覆层106图案化步骤。另外,图案化导电层106和112的形成,也不需要与磁性导线108进行对准,且都是在相对平坦的表面上进行,因此不会因磁性导线108与基材101之间的高低落差而产生曝光显影失焦的问题。不仅可大幅简化制作工艺步骤、缩短制作时间,降低制作工艺困难度,而且可大幅提升制作工艺精度,使电磁阻抗感测元件100的关键尺寸进一步微小化。例如,将线圈电路113的线宽/线间隙控制在约3微米(μm)/3微米,达到缩小线宽尺寸,增加线圈数,增进元件灵敏度的目的。再加上可采用晶片级制作工艺,在整片晶片上同时进行多个电磁阻抗感测元件100的制作、封装和测试,更可大幅提升制作工艺效率。
虽然结合以上优选实施例公开了本发明,然而其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种电磁阻抗感测元件,包括:
基材,具有一表面以及由该表面延伸进入该基材的一沟槽;
第一图案化导电层,位于该基材的该表面以及该沟槽的一底面和一侧壁上;
磁性导线(magneto-conductive wire),位于该沟槽之中;
第二图案化导电层,形成于该第一图案化导电层上,并与该第一图案化导电层电性接触,且横跨该沟槽,将该磁性导线夹设于该第一图案化导电层与第二图案化导电层之间;以及
包覆层,包覆该磁性导线,使该磁性导线分别与该第一图案化导电层和该第二图案化导电层电性隔离;
其中该第一图案化导电层与该第二图案化导电层形成至少一线圈电路(coil of wire)围绕该磁性导线。
2.如权利要求1所述的电磁阻抗感测元件,其中该基材由半导体材质所构成;且该基材和该第一图案化导电层之间具有一绝缘层。
3.如权利要求1所述的电磁阻抗感测元件,还包括介电层毯,覆于该第一图案化导电层以及该第二图案化导电层之上。
4.如权利要求3所述的电磁阻抗感测元件,还包括:
多个介层窗,穿过该介电层分别与该第一图案化导电层和该第二图案化导电层至少一者以及该磁性导线电性接触;以及
图案化电路层,形成于该介电层上,包括多个焊垫分别与该些介层窗电性接触。
5.如权利要求1所述的电磁阻抗感测元件,其中该包覆层填满该沟槽,并将该磁性导线分别与该第一图案化导电层和该第二图案化导电层隔离。
6.一种电磁阻抗感测元件的制作方法,包括:
提供一基材,使该基材具有一沟槽由一表面延伸进入该基材;
在该基材的该表面以及该沟槽的一底面和一侧壁上形成一第一图案化导电层;
将一磁性导线置于该沟槽之中;
形成一包覆层包覆该磁性导线;以及
在该第一图案化导电层上形成一第二图案化导电层,横跨该沟槽,使该第二图案化导电层与该第一图案化导电层电性接触,用于将该磁性导线夹设于该第一图案化导电层与第二图案化导电层之间,且使该第二图案化导电层与该第一图案化导电层形成至少一线圈电路围绕该磁性导线。
7.如权利要求6所述的电磁阻抗感测元件的制作方法,其中在将该磁性导线置于该沟槽中之前还包括,在该沟槽中填充一绝缘胶,至少包覆一部分该磁性导线,用于使该磁性导线与位于该沟槽的该侧壁和该底面上的一部分该第一图案化导电层电性隔离。
8.如权利要求7所述的电磁阻抗感测元件的制作方法,其中在形成该第二图案化导电层之前,还包括将该沟槽填满该绝缘胶。
9.如权利要求6所述的电磁阻抗感测元件的制作方法,其中该基材由半导体材质所构成,且在形成该第一图案化导电层之前,还包括在该基材上形成一绝缘层。
10.如权利要求9所述的电磁阻抗感测元件的制作方法,其中在形成该线圈电路之后还包括:
形成一介电层毯覆于该第一图案化导电层以及该第二图案化导电层之上;
形成多个接触窗贯穿该介电层,并分别与该第一图案化导电层和该第二图案化导电层二者至少一者以及该磁性导线电性接触;以及
在该介电层上形成一图案化电路层,其中该图案化电路层包含多个焊垫,分别与该些接触窗电连接。
CN201510673114.7A 2015-09-10 2015-10-16 电磁阻抗感测元件及其制作方法 Active CN106531882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104129966 2015-09-10
TW104129966A TWI578547B (zh) 2015-09-10 2015-09-10 電磁阻抗感測元件及其製作方法

Publications (2)

Publication Number Publication Date
CN106531882A true CN106531882A (zh) 2017-03-22
CN106531882B CN106531882B (zh) 2020-06-02

Family

ID=58236797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510673114.7A Active CN106531882B (zh) 2015-09-10 2015-10-16 电磁阻抗感测元件及其制作方法

Country Status (3)

Country Link
US (1) US10132878B2 (zh)
CN (1) CN106531882B (zh)
TW (1) TWI578547B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106506322A (zh) 2015-09-08 2017-03-15 阿里巴巴集团控股有限公司 业务功能的实现方法和装置
US10418175B2 (en) * 2017-08-10 2019-09-17 Aichi Steel Corporation Apparatus for aligning magnetic wire and method for aligning the same
JP6438618B1 (ja) * 2018-05-22 2018-12-19 マグネデザイン株式会社 磁性ワイヤ整列装置および磁性ワイヤ整列方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439888A (zh) * 2002-02-19 2003-09-03 爱知知的微技股份有限公司 二维磁性传感器
CN1533506A (zh) * 2002-02-19 2004-09-29 爱知制钢株式会社 附有电磁线圈的磁铁·阻抗·传感器元件
CN1533613A (zh) * 2001-07-19 2004-09-29 ���µ�����ҵ��ʽ���� 磁性传感器及其制造方法
CN1643391A (zh) * 2002-03-27 2005-07-20 松下电器产业株式会社 磁检测元件、磁检测器及其制造方法
CN1697962A (zh) * 2003-07-18 2005-11-16 爱知制钢株式会社 三次元磁性方位传感器以及磁铁·阻抗·传感器元件
CN1820179A (zh) * 2004-05-17 2006-08-16 爱知制钢株式会社 小型姿势检测传感器、以及装载了该小型姿势检测传感器的手机
WO2015025606A1 (ja) * 2013-08-20 2015-02-26 マグネデザイン株式会社 電磁コイル付マグネト・インピーダンス・センサ素子および電磁コイル付マグネト・インピーダンス・センサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091398B2 (ja) * 1995-09-14 2000-09-25 科学技術振興事業団 磁気−インピーダンス素子及びその製造方法
JP4695325B2 (ja) * 2001-09-17 2011-06-08 キヤノン電子株式会社 磁気検出素子とその製造方法及び該素子を用いた携帯機器
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
KR101492825B1 (ko) 2007-10-02 2015-02-12 아이치 세이코우 가부시키가이샤 마그네토 임피던스 소자 및 마그네토 임피던스 센서
KR101475551B1 (ko) * 2008-03-28 2014-12-22 아이치 세이코우 가부시키가이샤 감자 와이어, 마그네트 임피던스 소자 및 마그네트 임피던스 센서
JP4725600B2 (ja) * 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
KR101233742B1 (ko) 2009-02-27 2013-02-18 아이치 세이코우 가부시키가이샤 마그네토 임피던스 센서 소자 및 그 제조 방법
JP4655247B2 (ja) * 2009-04-23 2011-03-23 愛知製鋼株式会社 超高感度マグネトインピーダンスセンサ
KR101179022B1 (ko) * 2010-11-08 2012-08-31 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US8119522B1 (en) * 2010-11-08 2012-02-21 International Business Machines Corporation Method of fabricating damascene structures
JP5815353B2 (ja) * 2011-09-28 2015-11-17 株式会社フジクラ コイル配線素子およびコイル配線素子の製造方法
KR101792274B1 (ko) * 2012-08-08 2017-11-01 삼성전기주식회사 노이즈 제거 필터
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
JP6331452B2 (ja) * 2014-02-19 2018-05-30 愛知製鋼株式会社 有機膜のエッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533613A (zh) * 2001-07-19 2004-09-29 ���µ�����ҵ��ʽ���� 磁性传感器及其制造方法
CN1439888A (zh) * 2002-02-19 2003-09-03 爱知知的微技股份有限公司 二维磁性传感器
CN1533506A (zh) * 2002-02-19 2004-09-29 爱知制钢株式会社 附有电磁线圈的磁铁·阻抗·传感器元件
CN1643391A (zh) * 2002-03-27 2005-07-20 松下电器产业株式会社 磁检测元件、磁检测器及其制造方法
CN1697962A (zh) * 2003-07-18 2005-11-16 爱知制钢株式会社 三次元磁性方位传感器以及磁铁·阻抗·传感器元件
CN1820179A (zh) * 2004-05-17 2006-08-16 爱知制钢株式会社 小型姿势检测传感器、以及装载了该小型姿势检测传感器的手机
WO2015025606A1 (ja) * 2013-08-20 2015-02-26 マグネデザイン株式会社 電磁コイル付マグネト・インピーダンス・センサ素子および電磁コイル付マグネト・インピーダンス・センサ

Also Published As

Publication number Publication date
TW201711207A (zh) 2017-03-16
CN106531882B (zh) 2020-06-02
US20170074951A1 (en) 2017-03-16
TWI578547B (zh) 2017-04-11
US10132878B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN103247596B (zh) 芯片上铁氧体磁珠电感器
KR100770486B1 (ko) 반도체 장치의 제조방법
JP5818694B2 (ja) 磁気膜強化インダクタ
US7666688B2 (en) Method of manufacturing a coil inductor
US9735110B2 (en) Semiconductor device and semiconductor device manufacturing method
EP1374314B1 (en) Integrated toroidal coil inductors for ic devices and manufacturing method
CN103187522B (zh) 半导体器件制造方法
CN104752378B (zh) 半导体器件及其制造方法
CN101322201A (zh) 用于集成电路的多层电感元件
CN105261551B (zh) 多层电路组件的制造
US8988073B2 (en) Magnetoresistive sensor
JP2010080774A (ja) 半導体装置
US7786586B2 (en) Inductor of semiconductor device and method for manufacturing the same
CN106531882A (zh) 电磁阻抗感测元件及其制作方法
US20110079920A1 (en) Electrical connection via for the substrate of a semiconductor device
US20110079919A1 (en) Electrical connection via for the substrate of a semiconductor device
KR100555524B1 (ko) 반도체 장치의 본딩패드 및 그 제조방법
US6853079B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
US10175309B2 (en) Magneto-impedance sensing device and manufacturing method thereof
US20140347047A1 (en) Magnetoresistive sensor
CN108878471B (zh) 集成电路及其制备方法
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
CN105051883B (zh) 在集成电路中形成栅栏导体
KR100779793B1 (ko) 반도체 장치
KR100546208B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant