CN101277110A - 时钟产生器、时钟信号产生方法及其小数锁相环 - Google Patents

Abstract

本发明的时钟产生器包含Δ－∑调制器、计数器以及第一锁相环。所述Δ－∑调制器依据预定值和第一输入时钟信号依序产生多个可变参数；所述计数器连接到所述Δ－∑调制器，用于根据计数值和第二输入时钟信号而产生输出时钟信号。所述计数值与所述可变参数相关。所述第一锁相环连接到所述计数器的输出，用于根据所述输出时钟信号而产生目标时钟信号。

Description

时钟产生器、时钟信号产生方法及其小数锁相环

技术领域

本发明涉及一种时钟产生器，尤其涉及一种包含整数锁相环的小数锁相环，整数锁相环在其回馈路径上具有固定的分频参数。

背景技术

因为小数锁相环(fractional phase lock loop)在选择参考频率、频宽、信道步长(channelstep size)上特别具有弹性，因此已广泛用于射频组件的收发器。

图1为常规的小数锁相环10，其中参考频率F_ref由晶体振荡器14振荡产生，其为固定的频率，例如24MHz。压控振荡器(voltage controlled oscillator，VCO)12的输出频率F_vco＝N_div×F_ref，其中N_div是N计数器13的计数值。计数值N_div为整数且受到Δ-∑调制器(delta sigma modulator，DSM)15的控制，在一定的时间内，计数值N_div会在某个数值区间内变化，长时间下来，计数值N_div的平均值会近似于非整数值N.f_div(N为整数部分，f_div为小数部分)，例如图1所示，所述整数与小数部分可由6位加上19位的数字信号输入所述Δ-∑调制器15来加以控制。因此输出频率(F_vco＝F_ref×N.f_div)会受到N计数器13的计数值影响。所述常规小数锁相环10主要通过调制N_div而达到其目的，然而N计数器13加载Δ-∑调制器15所输出的控制值的时间需受到严格的控制而不能有任何失误，而且当计数值N_div越大时，N计数器13的输入信号的频率也就越高，因此各种时序上的要求也就更加严格，此会造成设计上的不易，也会提高电路成本。

常规上也曾提出图2所示的双模分频器(dual-modulus divider)来解决N计数器13所处理的信号频率过高的问题。所述双模分频器20通过除数为16或17的预定标器(prescalar)21与脉冲吞咽计数器(pulse swallow counter)22来降低输出频率F_vco，使得N计数器13能以有较宽松的加载机制来加载控制值。然而所述方法除非重新调整时序，否则极容易产生抖动(jitter)和相位噪声(phase noise)的问题。

发明内容

本发明的小数锁相环利用整数锁相环和分数分频器以制造高精确度的小数锁相环。为了简化及稳定系统，本发明不在所述整数锁相环的回馈路径上调制分频功能，因而所述回馈路径的分频参数被设定为固定值。相对地，所述分数分频器依据输入的整数加小数的设定而依序产生周期可变的时钟信号。

本发明的时钟产生器的实施例包含Δ-∑调制器、计数器以及第一锁相环。所述Δ-∑调制器依据预定值以及第一输入时钟信号依序产生多个可变参数；所述计数器连接到所述Δ-∑调制器，用于根据计数值与第二输入时钟信号产生输出时钟信号，其中所述计数值与所述多个可变参数相关；所述第一锁相环耦合到所述计数器的输出，用于根据所述输出时钟信号来产生目标时脉信号。

本发明的小数锁相环的实施例用来根据输入时钟信号来产生目标时钟信号，所述目标时钟信号的频率可为所述输入时钟信号的频率的非整数倍。所述小数锁相环包含小数分频器以及整数锁相环。所述小数分频器依据预定值以及所述输入时钟信号来产生输出时钟信号；所述整数锁相环耦合到所述小数分频器，具有整数分频参数，并且依据所述输出时钟信号以及所述整数分频参数来产生所述目标时钟信号。

本发明的产生时钟信号的方法用来根据输入时钟信号来产生目标时钟信号，所述目标时钟信号的频率可为所述输入时钟信号的频率的非整数倍。所述方法包含以下步骤：(a)根据所述输入时钟信号以及预定值来产生输出时钟信号，其中所述输入时钟信号的频率为所述输出时钟信号的等效频率的非整数倍；以及(b)将所述输出时钟信号输入到锁相环，以利用所述锁相环产生所述目标时钟信号。其中所述锁相环具有整数分频参数，所述锁相环依据所述输出时钟信号以及所述整数分频参数来产生所述目标时钟信号。

附图说明

图1为常规的小数锁相环；

图2为另一常规的小数锁相环；

图3(a)和3(b)是本发明的小数锁相环的实施例；

图4展示N.f、多个可变参数和F_ref之间的关系；

图5(a)到5(d)展示不同阶数和结构的Δ-∑调制器；

图6是本发明的整数锁相环的实施例；

图7(a)是整数锁相环的非线性和经调整的曲线图；

图7(b)展示本发明的电荷泵的实施例；以及

图8展示本发明的小数锁相环的另一实施例。

具体实施方式

图3(a)是本发明的小数锁相环30的实施例，其包含Δ-∑调制器(delta-sigmamodulator)31、计数器(counter)32和整数锁相环33。所述Δ-∑调制器31的输入端接收预定值，此预定值可以是多位的数字信号，用来代表含有整数和小数的非整数值N.f，其中N代表整数部分，f代表小数部分，而且所述数字信号的一部分位(例如最高有效位，MSB)可以用来代表所述整数部分，而另一部分位(例如最低有效位，LSB)则可以用来代表所述小数部分。本实施例利用5个位来表示所述整数，19个位来表示所述小数。如果表示所述小数的位数越高，代表其小数点后的数值越精确。

Δ-∑调制器31另外接收时钟信号C1，根据时钟信号C1并参考所述预定值，Δ-∑调制器31可以依序产生多个可变参数。这些可变参数同样为数字信号，各自代表一整数值，而且落在某个数值区间中，所述数值区间则与所述预定值有关，例如，假设所述预定值所代表的非整数值为9.34，则所述区间可能为7～11，可变参数则在所述区间内可变，例如8→9→10→11→7→10…，使得就一段长时间来说，可变参数的平均值会近似或等于所述非整数值为9.34。

计数器32耦合到所述Δ-∑调制器31的输出端，实际上可以是数值计数振荡器(numerical counter oscillator，NCO)，而且根据计数值和输入时钟信号C2来执行计数的动作。实际上计数器32即以Δ-∑调制器31所输出的可变参数作为计数值，计数器32以输入时钟信号C2为其计数的频率，每当数到当次的可变参数所代表的数值时，即会产生输出时钟信号F_ref-。输出时钟信号F_ref还会回馈到Δ-∑调制器31，Δ-∑调制器31在未收到所述回馈脉冲时仍保持原先的状态，直到收到所述输出时钟信号F_ref时，才会启动下一个可变参数的输出，计数器32再依据新的可变参数来计数。需注意的是，输入时钟信号C-1与输入时钟信号C-2可以是同样的时钟信号或是不同的时钟信号，例如输入时钟信号C1的频率可以是输入时钟信号C2的频率的一半。

计数器32的输出时钟信号F_ref不仅回馈到所述Δ-∑调制器31，也作为所述整数锁相环33的输入。所述整数锁相环33具有整数分频单元，整数分频单元用来根据整数分频参数N_div来分频，因此其输出的频率为输入的频率的1/N_div。之后，可以再依各种不同的应用选择性地将所述整数锁相环33的目标输出时钟F_vco予以分频后再输出。依据本发明的实施例，预定值N.f为25.xxxx，输入时钟信号C1与输入时钟信号C2采用相同的时钟信号，其频率设定为168MHz，因而所述计数器32的输出时钟信号F_ref的等效频率约为6.461到6.719MHz。整数分频参数N_div设定为45到67，则所述整数锁相环33所输出的目标时钟信号F_vco为300到436MHz。虽然所述整数锁相环33的内部具有环，如图6所示，但所述内部环并未回馈到所述Δ-∑调制器31或所述计数器32，因此本发明的信号稳定，也不需如常规技术要求严格的时序。

图3(b)是本发明的小数锁相环的另一实施例。所述小数锁相环35包含小数分频器34和整数锁相环33。所述小数分频器34依据可代表非整数值N.f(N代表整数部分，f代表小数部分)的预定值和输入时钟信号C3而产生输出时钟信号F_ref。所述预定值可以是包含多个位的数字信号，所述数字信号的一部分位可以用来代表所述整数部分，而另一部分位则可以用来代表所述小数部分。且所述小数分频器34的内部会依据所述预定值而依序产生多个可变参数，所述些可变参数个别代表整数，所述小数分频器34并且依序以所述多个可变参数为除数而将输入时钟信号C3分频。就一段时间后来说，所述多个可变参数的平均值将近似或等于非整数值N.f。也就是说其效果等同于所述小数分频器34将输入时钟信号C3以所述预定值所代表的非整数值N.f进行分频，以产生输出时钟信号F_ref，因此，输入时钟信号C3的频率会近似或等于输出时钟信号F_ref的等效频率与所述非整数值的乘积。

所述整数锁相环33可以是一般常规中常见的锁相环，其输入端耦合到所述小数分频器34，即整数锁相环33以小数分频器34的输出时钟信号F_ref当作其参考时钟信号。整数锁相环33并具有固定的整数分频倍率(N_div)，使其产生的目标时钟信号的频率为输出时钟信号F_ref的等效频率的N_div倍。

图4展示非整数值N.f、多个可变参数和输出时钟信号F_ref的关系。虽然所述多个可变参数不断地在所述Δ-∑调制器31所设定的区间内可变(所述区间视所述Δ-∑调制器31的阶数和内部电路设计而定)，但在特定时间，所述计数器32的计数值为所述多个可变参数的一者。由于就长期来说，所述多个可变参数的平均值将近似或等于N.f，因此所述计数器32的输出时钟信号F_ref的等效频率终将和预先设定的N.f成反比。换句话说，输出时钟信号F_ref将成为以N.f为除数而将所述输入时钟信号C3分频后的输出。假设输入时钟信号C3的频率为168MHz，而预先设定的N.f为9.75(其相对应的可变参数的组合可能如图4所示)，则所述计数器32的输出时钟信号F_ref的等效频率如式(1)所示：

$F_{\mathrm{ref}}=\frac{168\mathrm{MHz}}{9.75}---\left(1\right)$

本实施例的Δ-∑调制器31可使用一般或特制的Δ-∑调制器。例如图5(a)到图5(d)分别显示一阶(first-order)、二阶单环(second-order single-loop)、三阶MASH 1-1-1和三阶MASH 1-2的Δ-∑调制器。一般来说，一阶的Δ-∑调制器通常具有周期性的缺点。而阶数越高的Δ-∑调制器通常越随机化(randomization)，因此能克服周期性的缺点而提高准确度。然此时高阶数却又可能出现周期跳动过于剧烈的缺点。例如一阶的周期可能为5和6之间，但五阶的周期可能为2和18之间，因此会产生相位抖动(phase jitter)的新问题。因此在选择高阶数时，必需同时考虑整数值N的大小。以本发明的实施例来说，整数值N为6到18，优选为11到13的间，而所述Δ-∑调制器31选择二到四阶，优选为三阶。

图6是所述整数锁相环33的实施例。所述整数锁相环33在主路径上依序包含相位频率检测单元61、电荷泵62、一低通滤波器63和压控振荡器65。所述相位频率检测单元61用来检测输出时钟信号F_ref与分频单元64所产生的回馈信号的相位差，电荷泵62根据所述相位差来产生电流，并将所述电流转换为电压信号，且所述压控振荡器65根据所述电压信号来输出目标时钟信号F_vco。所述整数锁相环33在回馈路径上先经由具有分频参数(N_div)为整数的分频单元64，再回馈到所述相位频率检测单元61的输入。由于所述Δ-∑调制器31具有噪声塑形(noise shaping)的功能，即将原本平均分布的量化噪声(quantization noise)重新塑形为低频区域具有较少噪声，而高频区域具有较多噪声，因此搭配所述整数锁相环33的低通滤波器63，与常规技术相比即可大幅地去除噪声。和常规技术不同的是，本发明的所述整数锁相环33的除数N_div为固定值，其通过调整参考信号(即所述计数器32的输出时钟信号)来达到小数锁相环的目的。所述压控振荡器65所输出的目标时钟信号F_vco如式(2)所示：

$F_{\mathrm{vco}}=F_{\mathrm{ref}}\×N_{\mathrm{div}}$

$=\frac{168\mathrm{MHz}}{N.f}\×N_{\mathrm{div}}---\left(2\right)$

图7(a)是整数锁相环的两个输入信号的相位差(Δθ)与电荷泵中电流的增减量(ΔI)的关系图。一般来说，当所述相位频率检测单元61的两个输入信号的相位差为0或接近0时，因此时的相位变化很小，所述整数锁相环33可能来不及反应，因而在原点处会产生非线性区域，如曲线71所示。如图7(b)所示，在本发明中因为计数器32的输出频率会被调整，而不是如常规的小数锁相环在回馈路径上调整回馈信号的频率，因此整数锁相回路必须操作在更线性的区域。

图7(b)显示本发明的电荷泵的实施例。为了在操作时避开所述非线性区域，本发明的电荷泵62可加入附加电流源73，而使整体操作曲线产生直流偏移(DC offset)到图7(a)的曲线72。当本发明操作在ΔI₁和ΔI₂的区间，即可避开所述非线性区域。虽然图7(b)例示附加源端电流73为源电流(source current)，但设计上也可以吸入电流(sinkcurrent)代替。使用所述吸入电流也可使操作点避开所述非线性区域，而达到相同的发明功效。依本发明的实施例，所述计数器32的输入时钟信号的频率为150MHz，所述Δ-∑调制器31为二阶，则所需的相位延迟为14ns，假设输出时钟信号F_ref的等效频率为26MHz，则所述偏移电流的百分比为14ns/(1/26MHz)＝36.4％。

图8展示本发明的小数锁相环的另一实施例。所述小数锁相环80将所述整数锁相环33复制一份相同电路后再置入输入时钟端，以避免需输入高频的时钟信号，如上述所举例的168MHz。如图8所示，如果在所述计数器32的输入端加入整数锁相环81和降频器82(除数2/3/6)，输入时钟信号即可经由适当的参数设计而由原先的168MHz降到较低频的12/13/26MHz，可因此降低系统的成本。请注意，此处仅以Δ-∑调制器31与计数器32共享同一个整数锁相环81为例，在其它场合Δ-∑调制器31与计数器32可以接收不同的输入时钟信号。

本发明的技术内容和技术特点已揭示如上，然而所属领域的技术人员仍可能基于本发明的教示和揭示而作种种不背离本发明精神的替换和修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换和修饰，并由所附权利要求书所涵盖。

Claims (20)

1.一种时钟产生器，其特征在于包含：

Δ-∑调制器，其依据预定值以及第一输入时钟信号而依序产生多个可变参数；

计数器，其耦合到所述Δ-∑调制器，所述计数器根据计数值和第二输入时钟信号而产生输出时钟信号，其中所述计数值与所述多个可变参数相关；以及

第一锁相环，其耦合到所述计数器的输出，所述第一锁相环根据所述输出时钟信号而产生目标时钟信号。

2.根据权利要求1所述的时钟产生器，其中所述Δ-∑调制器进一步接收所述输出时钟信号，并且依据所述输出时钟信号而起始产生所述可变参数。

3.根据权利要求1所述的时钟产生器，其中所述第一锁相环是整数锁相环，其具有整数分频参数，所述目标时钟信号的频率是所述输出时钟信号的等效频率与所述整数分频参数的乘积。

4.根据权利要求1所述的时钟产生器，其中所述可变参数是数字信号，用来代表整数值。

5.根据权利要求1所述的时钟产生器，其中所述多个可变参数的平均值近似或等于所述预定值所代表的非整数值。

6.根据权利要求1所述的时钟产生器，其中所述第一输入时钟信号与所述第二输入时钟信号不同。

7.根据权利要求1所述的时钟产生器，其中所述第一锁相环包含：

电荷泵，其用来提供具有电流电平的第一电流；

附加电流源，其耦合到所述电荷泵，用来提供第二电流；

其中所述电流电平受所述第二电流的影响而产生直流偏移，以使时钟产生器避开非线性工作区域。

8.根据权利要求1所述的时钟产生器，其中所述第一锁相环并不产生到达所述Δ-∑调制器或所述计数器的回馈信号。

9.一种小数锁相环，其用来根据输入时钟信号而产生目标时钟信号，所述目标时钟信号的频率可为所述输入时钟信号的频率的非整数倍，其特征在于所述小数锁相环包含：

小数分频器，其依据预定值以及所述输入时钟信号而产生输出时钟信号；以及

整数锁相环，其耦合到所述小数分频器，其具有整数分频参数，并且依据所述输出时钟信号以及所述整数分频参数而产生所述目标时钟信号。

10.根据权利要求9所述的小数锁相环，其中所述预定值是具有多个位的数字信号，可用来代表非整数值，且所述多个位的部分位代表所述非整数值的整数部分，其它位则代表所述非整数值的小数部分。

11.根据权利要求9所述的小数锁相环，其特征在于所述目标时钟信号的频率是所述输出时钟信号的等效频率与所述整数分频参数的乘积。

12.根据权利要求9所述的小数锁相环，其中所述整数锁相环不产生到达所述小数分频器的回馈信号。

13.根据权利要求9所述的小数锁相环，其特征在于其进一步包含参考锁相环，其耦合到所述小数锁相环，用来根据参考时钟信号而产生所述输入时钟信号，其中所述参考时钟信号的频率小于所述输入时钟信号的频率。

14.根据权利要求9所述的小数锁相环，其中所述小数分频器包含：

Δ-∑调制器，其依据所述预定值以及所述输入时钟信号依序产生多个可变参数；以及

计数器，耦合到所述Δ-∑调制器，其根据计数值与所述输入时钟信号而产生所述输出时钟信号；

其中所述计数值与所述多个可变参数相关，且所述多个可变参数的平均值近似或等于所述预定值所代表的非整数值。

15.一种产生时钟信号的方法，其用来根据输入时钟信号而产生目标时钟信号，所述目标时钟信号的频率可为所述输入时钟信号的频率的非整数倍，其特征在于所述方法包含：

(a)根据所述输入时钟信号以及预定值而产生输出时钟信号，其中所述输入时钟信号的频率是所述输出频率信号的等效频率的非整数倍；以及

(b)将所述输出时钟信号输入到锁相环，以利用所述锁相环产生所述目标时钟信号；

其中所述锁相环具有整数分频参数，所述锁相环依据所述输出时钟信号以及所述整数分频参数而产生所述目标时钟信号。

16.根据权利要求15所述的方法，其中所述目标时钟信号的频率是所述输出时钟信号的等效频率与整数分频参数的乘积。

17.根据权利要求15所述的方法，其中所述步骤(a)包含：

(a1)根据所述输入时钟信号以及所述预定值依序产生多个可变参数；以及

(a2)根据所述多个可变参数以及所述输入时钟信号而产生所述输出时钟信号；

其中所述多个可变参数是整数，且其平均值近似或等于所述预定值所代表的非整数值。

18.根据权利要求17所述的方法，其中所述可变参数的产生时机受所述输出时钟信号的控制。

19.根据权利要求15所述的方法，其中所述锁相环包含电荷泵，用来提供第一电流，所述方法进一步包含：

提供附加电流源使其产生第二电流，且所述第一电流的电流电平受所述第二电流的影响而产生直流偏移，以使所述锁相环避开非线性工作区域。

20.根据权利要求15所述的方法，其特征在于进一步包含：

(c)根据参考时钟信号而产生所述输入时钟信号，其中所述参考时钟信号的频率小于所述输入时钟信号的频率。

Images