CN101263589A - 半导体装置的制造方法及半导体制造装置 - Google Patents

半导体装置的制造方法及半导体制造装置 Download PDF

Info

Publication number
CN101263589A
CN101263589A CN 200580051562 CN200580051562A CN101263589A CN 101263589 A CN101263589 A CN 101263589A CN 200580051562 CN200580051562 CN 200580051562 CN 200580051562 A CN200580051562 A CN 200580051562A CN 101263589 A CN101263589 A CN 101263589A
Authority
CN
China
Prior art keywords
semiconductor
manufacture method
inert gas
gas
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200580051562
Other languages
English (en)
Other versions
CN101263589B (zh
Inventor
大见忠弘
寺本章伸
赤堀浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101263589A publication Critical patent/CN101263589A/zh
Application granted granted Critical
Publication of CN101263589B publication Critical patent/CN101263589B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65GTRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G2201/00Indexing codes relating to handling devices, e.g. conveyors, characterised by the type of product or load being conveyed or handled
    • B65G2201/02Articles
    • B65G2201/0235Containers
    • B65G2201/0244Bottles
    • B65G2201/0247Suspended bottles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明通过在含有氢气的惰性气体气氛中保持晶片,抑制晶片表面的氢末端性在输送途中(20)等中变差。

Description

半导体装置的制造方法及半导体制造装置
技术领域
本发明涉及对半导体表面的氢末端性进行保持处理的方法、执行该保持处理的装置、及通过进行所述保持处理而得到的半导体设备等制品。
背景技术
使用图1,以LDD(lightly Doped Drain)结构的n型场效应晶体管为例,说明构成形成于半导体区域的集成电路的场效应晶体管的制造工序。
首先,在作为半导体基板的p型(100)面硅101的表面,例如利用STI(浅沟槽隔离法,Shallow Trench Isolation)法进行元件分离,形成元件区域102(图1(a))。
对元件区域102进行RCA清洗等氧化前清洗(图1(b)),除去有机物、颗粒、金属杂质后,接着进行稀氢氟酸处理,实施纯水冲洗,用氢将元件区域102作为末端103(图1(c))。干燥晶片后(图1(d)),形成栅绝缘膜(SiO2)104(图1(e))。
然后,为了控制阈值电压,向硅101的整个面,注入硼离子(图1(f))。
其次,在硅101的整个面上堆积多晶硅膜,将其形成为图案,在元件区域102的栅绝缘膜104上利用多晶硅形成栅电极105(图1(g))。
然后,以低浓度注入磷离子,形成缓和高电场的n-源极及漏(drain)极区域106(图1(h))。
然后,利用CVD法,以被覆栅电极105的方式,在硅101的整个面堆积硅氧化膜(SiO2),然后进行各向异性蚀刻,在栅电极105的侧壁上形成侧壁绝缘膜107(图1(i))。
然后,以高浓度注入砷的离子等n型杂质,形成n+源及漏区域108(图1(j))。
本发明人等先前在专利文献1中,指出清洗工序中的氢末端性变差的情况,并提出了其解决方案。
在图1所示的场效应晶体管形成方法的情况下,进行稀氢氟酸处理,进行氢末端化103后,形成栅绝缘膜104为止的工序为非连续。经过:在晶片干燥后,晶片放入输送容器中,输送至栅氧化处理装置,进行栅氧化的阶段。在这种情况下,在从干燥后到栅氧化为止的期间,晶片暴露于CR(绝对无尘室(clean room))气氛中。在这期间,形成于元件区域102表面的末端氢103随着时间经过而被损伤,进行表面的氧化(图1(d))。形成于表面的自然氧化膜不均一地形成于元件区域102之上,另外,膜自身的密度也低,因此,其成为导致之后形成的栅绝缘膜104的膜质变差的一个要因。
以上,以n型场效应晶体管为例进行了说明,但对p型场效应晶体管、TFT、CCD或IGBT等半导体元件,也可以进行与上述相同的说明。
由于以上的问题,还尝试了在真空输送过程中进行稀氢氟酸处理后的干燥工序到栅氧化,或N2气氛中输送晶片。然而,知道的有,在真空输送中,有机物附着在元件区域102表面,即使在N2气氛中输送,也随着放置时间的增加,氢末端性损伤,因此,没有完全解决自然氧化膜成长抑制问题。
另一方面,专利文献1中仅指出了清洗工序中的氢末端性变差,对真空输送中氢末端性也发生变差的情况没有公开。
专利文献1:特开2005-51141号公报
发明内容
本发明是鉴于这样的情况而做成的,其目的在于通过弄清楚在晶片输送中氢末端性丧失的原因,提供更有效的氢末端性维持方法。进而,通过维持氢末端性,抑制自然氧化膜的成长,提供具有电可靠性高的栅绝缘膜的半导体装置及其制造方法。
本发明的特征在于,通过将氢末端表面暴露于含氢的惰性气体中,保持氢末端(hydrogen termination)性。图2中示出氢末端性的在绝对无尘室中放置时间的变化特性。使用FTIR-ATR进行测定。将Si(100)面进行FPM处理(在纯水中添加了0.5%DHF和0.5%H2O2的溶液),然后实施N2鼓送干燥,然后将其放置于绝对无尘室,并调查此时的硅氢化物(シリコンハィドラィド)的吸收波峰的变化的样子。放置变化为3分钟、2小时、4小时、1天。硅氢化物波峰分布在2060~2170cm-1,2110cm-1附近的尖锐的波峰是硅模氢化物引起的波峰。由于放置,硅氢化物的波峰强度降低,在放置1天后完全消失。随着硅氢化物波峰的降低,在2200、2250cm-1附近出现了其他波峰。该波峰是在进行氧插入Si-H键的Si反向键的反应时产生的波峰,表示Si-O-Si键形成。可以说是氧化的初期反应过程的一个。
为了更容易显示Si-H键的降低特性,在图3中,将2050~2170cm-1切分为Si-H系波峰形式的氢化物波峰,将2170~2300cm-1切分为氧插入反向键的形式的氢化物波峰,调查各自的积分面积和绝对无尘室放置时间。结果示出在图4中。
如图4(a)所示,硅氢化物波峰面积从刚开始放置后开始降低,6小时后,波峰大致消失。对此,如图4(b)所示,氧插入反向键的形式的氢化物波峰的面积从刚放置后开始增加,4小时后,达到最大值,成为饱和。从本数据可知,若放置于绝对无尘室,则不能保持氢末端性。本数据是对Si(100)面进行的,但确认到对Si(110)或Si(111)面也具有相同的倾向。
因此,认为若放置于氧分压低的气氛、例如,惰性气体气氛中,就可以防止表面的氧化反应,放置于Ar及N2气氛中的结果示出在图5中。样品经过FPM处理,在刚进行N2鼓送干燥后,将其放入金属容器中,流过1slm的Ar或N2而保管。纵轴是图3中所示的Si-H系硅氢化物波峰面积。从图5可知,氢末端性的降低率变慢,但未能完全抑制降低。
本发明人等探讨了氢末端表面的氧化种的产生原因。首先,可以确认到Ar气体中的氧浓度为几ppt级别。即使存在于Ar气体中的氧全部吸附在晶片表面,通过放置24小时,也为6×1012个左右。Si表面的Si-H末端的数目为1014台,不能用氧化反应全部消除末端。从而,使氢末端性降低的要因不是Ar气体中含有的氧。
因此,认为该氧是溶于吸附在表面的水分中的溶解氧。知道在干燥后的晶片表面可以吸附~100分子层的水分子(Yoshinori Nakagawa etal.,”Measurement of Adsorbed Moisture Concentration on Solid Surface byUsing Anhydrous Hydrogen Fluoride,”Proceedings,Microcontamination93,San Jose,pp.586-595,September 1993.)。推测在100分子层的水中除了ph=7的H离子、OH离子之外,还存在有溶解氧。知道OH离子在水中作为Si-H的氧化反应的催化剂发挥作用(E.P.Boonekamp etal.,JAP.75,8121(1994)),推测由于OH离子和溶解氧的相互作用,发生Si-H末端性的降低、以及Si表面氧化反应。
以该推测为基础,作为抑制表面的氧化反应的对策,可以举出如下三种,即:(1)降低表面吸附水分中的OH离子的量;(2)降低溶解氧的量;(3)降低氧化还原电位,以抑制氧化反应。此次,关于上述(1),当前来说,难以改变吸附水分的pH。关于上述(2),设想通过在惰性气体气氛中保管来使溶解氧从液层向气相脱离,但实际上,如图5所示,不能完全抑制氢末端性的降低。因此,为了实现上述(3),尝试了在向Ar气氛中添加有氢的环境中放置晶片。推测如下:在该状态下,添加的氢溶解于吸附的水中,进而,含于吸附的水中的溶解氧向气体中脱离,溶解氧和熔解氢的摩尔比倒转的时点,氧化还原电位急剧降低,抑制氧化反应。结果示出在图6中。对H2的添加比例进行说明如下,相对于Ar和H2的混合气体的H2的体积浓度调节为3%,混合气体的流量成为1slm。压力是大气压。从图6可知,在Ar+H2气氛(1slm)中放置6小时后的光谱与放置3分钟后的光谱相比,没有变化。能够确认:通过向Ar气体中添加3%氢,抑制表面氧化。
还有,相对于Ar和H2的混合气体的H2的体积浓度为3%的理由说明如下,氢的爆炸下限值是4%,在设为4%以上的情况下大气混入时,伴随危险,因此不现实。判断出实用上最大3%为妥当。使用混合了20ppm的氢的惰性气体,也得到同样的效果。在那种情况下,水中溶入更多的H2分子,因此,能够降低水的氧化环氧电位。
在附着于晶片表面的水分中,溶入有约5ppm左右的溶解氧,但通过使其与混合了10ppm的氢的惰性气体接触,溶解氧向惰性气体中脱离,进而,惰性气体中的氢向水中溶入。溶解氧和溶解氢的摩尔比瞬时改换,导致氧化还原电位的降低。此时,为了提高溶解氧和溶解氢的置换效率,向容器内时常流入10sccm以上的惰性气体和氢的混合气体也可。进而,向密闭容器中导入含氢的惰性气体,将其封入也可。
还需要管理作为杂质混入惰性气体中的氧浓度,但通常在半导体级别中使用的N2或Ar管理成氧浓度为10ppm以下。若为这样的杂质级别,则通过氢的溶解,容易降低氧化还原电位,从而能够效率良好地防止氢末端性的降低。
如本发明所述,通过向惰性气体中添加氢,能够在不损伤稀氢氟酸处理后形成的氢末端的情况下,保管晶片。通过本技术,还容易进行向SMIF等晶片输送盒的导入。进而,也期待向半导体制造装置中的晶片转移部导入惰性气体和氢气的混合气体时的效果。由于在硅表面不形成自然氧化膜,因此,也提高栅绝缘膜的可靠性。
附图说明
图1(a)~图1(j)是用于说明以往技术中的场效应晶体管的制作流程的示意图。
图2是说明基于FTIR-FTR测定的氢末端性的CR放置时间依存性的图表。
图3是说明硅氢化物波峰、和氧进入Si-Si键的反向键的氢化物波峰的放置时间依存性的图表。
图4(a)及图4(b)是表示图2及图3所示的波峰面积的放置时间依存性的图表。
图5是表示放置于N2或Ar气氛中的样品的硅氢化物波峰面积的变化特性的图表。
图6是将放置于添加有H2的Ar气氛中的样品的IR光谱与CR放置的样品的IR光谱进行比较而说明的图表。
图7(a)~图7(j)是说明本发明的场效应晶体管的作成流程的示意图。
图8是表示从氢末端化至栅绝缘膜形成为止的本发明所述的晶片处理方法的一例的图。
具体实施方式
以LDD(lightly Doped Drain)结构的n型场效应晶体管为例,说明构成形成于半导体区域的集成电路的场效应晶体管的制造工序。图7中示出晶体管流程,图8是概略示出基于本发明的实施例的半导体制造装置的一部分,用于说明从氢末端化处理到栅氧化为止的晶片处理方法的图。
在p型(100)硅片701的表面,例如利用STI(Shallow Trench solation)法,进行元件分离,形成包含源极(source)、漏极(drain)及通道(channel)区域的元件区域702(图7(a))。
接着,向进行氢末端化的第一工序转移。
使用图8中记载的进行氢末端化的药液处理装置(晶片清洗装置10),对元件区域实施氧化前清洗,以除去有机物、颗粒、金属污染(图7(b))。
然后,在FPM处理等稀氢氟酸系处理之后,实施纯水清洗和晶片干燥,将元件区域702形成氢末端化703(图7(c))。还有,氢末端化处理除了FPM处理之外,还可以利用DHF处理、NH4F处理、温水处理、纯水处理等来进行。另外,氢末端化气氛在Ar和H2的混合气体(氢相对于混合气体的体积比为3%)气氛中进行也可。进而,在氢末端化处理中,为了除去静电,进行真空紫外线或软X射线照射的同时进行处理也可。真空紫外线或软X射线照射可以直接对半导体进行,但不直接照射,而对半导体存在的空间进行照射也可。还有,纯水冲洗还可以使用添加有氢的纯水。添加有氢的水是氧化还原电位预先降低的水,有效抑制硅表面的氧化。纯水中的H2分子数比纯水中的氧分子数大也可。
图8是在Ar和H2的混合气体气氛中进行稀氢氟酸处理后的纯水冲洗、晶片干燥的例子。
然后,向第二工序转移。在图8中,将晶片输送盒20内保持为Ar和H2的混合气体(氢的相对于混合气体的体积比为3%)气氛,并将晶片暴露在其中(图7(d))。
将其放入晶片输送盒20中,输送至栅氧化装置30(图8)。还有,在使Ar和H2的混合气体以10sccm以上的流量流入的状态下输送也可。进而,在将晶片放置至栅氧化的情况下,保管在形成有Ar和H2的混合气体气氛的容器内也可。在这期间,没有损伤氢末端性的情况,也没有发现自然氧化膜成长。
为了将使自然氧化膜不成长的状态保持至栅氧化前为止,在图8的情况下,将栅氧化装置30的内部也设为Ar和H2的混合气体气氛。利用栅氧化装置30,将元件区域的硅表面氧化,形成5nm的栅绝缘膜(SiO2)704(图7(e))。还有,在本发明中形成的硅氧化膜至少存在于与硅接触的部分即可,在其上层也可以使用由不同种材料、碱土类金属、稀土类金属、过渡金属的氧化物、氮化物、氧氮化物、硅酸盐等层叠一层以上而形成的绝缘膜。另外,代替硅氧化膜,也可以使用:使用了碱土类金属、稀土类金属、过渡金属的氧化物、氮化物、氧氮化物、硅酸盐等的单层或层叠结构。进而,也可以使用含有硅氧化膜、硅氮化膜、硅氧氮化膜的任一种以上。
其次,为了控制阈值电压,对硅片701的整个面注入硼离子(图7(f))。
其次,在硅701的整个面上堆积多晶硅膜,将其形成为图案,在元件区域702的栅绝缘膜704上形成基于多晶硅的栅电极705(图7(g))。
然后,以低浓度注入磷离子,形成缓和高电场的n-源极及漏极区域706(图7(h))。
然后,利用CVD法,以被覆栅电极705的方式,在硅片701的整个面堆积硅氧化膜(SiO2),然后进行各向异性蚀刻,在栅电极705的侧壁上形成侧壁绝缘膜707(图7(i))。
然后,以高浓度注入砷的离子等n型杂质,形成n+源极及漏极区域708(图7(j))。
为了防止氢末端性的降低,向添加有H2的惰性气体中保管晶片的方法在任何面方位的硅中均得到相同的效果,在SiGe或Ge等其他半导体中也具有效果。进而,不仅可以使用于图7的MOSFET,而且也可以使用于例如形成接触孔,DHF处理后的晶片保管等中。
产业上的可利用性
本发明不仅可以适用于具有MOS晶体管的栅绝缘膜的半导体装置及其制造方法,而且还可以适用于TFF、CCD、IGBT等半导体装置。

Claims (33)

1.一种半导体装置的制造方法,其特征在于,
在完成将半导体表面氢末端化的第一工序后,通过转移到将所述半导体暴露于含有H2气体的惰性气体气氛中的第二工序,保持氢末端性。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第一工序在含有H2气体的惰性气体气氛中进行。
3.根据权利要求1所述的半导体装置的制造方法,其特征在于,
H2气体相对于惰性气体和H2气体的混合气体的体积浓度是20ppm至3%。
4.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述惰性气体是含有N2或Ar的至少一种的气体。
5.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述惰性气体中的氧浓度为10ppb以下。
6.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述含有H2气体的惰性气体以10sccm以上的流量持续流过。
7.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第一工序包括半导体干燥工序。
8.根据权利要求1所述的半导体装置的制造方法,其特征在于,
连续地进行所述第一工序、和第二工序。
9.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述半导体是硅。
10.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第二工序在半导体输送容器内进行。
11.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第二工序在半导体保管容器内进行。
12.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第二工序在进行所述第一工序的半导体制造装置内进行。
13.根据权利要求1所述的半导体装置的制造方法,其特征在于,
在所述第一、第二工序的至少一个工序中、或在两个工序之间,为了所述半导体的除电,在所述半导体存在的空间中进行真空紫外线或软X射线的照射。
14.根据权利要求1所述的半导体装置的制造方法,其特征在于,
在含有H2气体的惰性气体气氛中,H2的分子的数量大于O2的分子的数量。
15.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第一工序使用HF系药液来进行氢末端化。
16.根据权利要求1所述的半导体装置的制造方法,其特征在于,
所述第一工序在氢末端化后,用添加有H2的H2O冲洗。
17.根据权利要求16所述的半导体装置的制造方法,其特征在于,
在添加有H2的H2O中,添加的H2分子的数量大于H2O中溶解的氧分子的数量。
18.一种半导体制造装置,其特征在于,
在完成将半导体表面氢末端化的第一工序后,通过转移到将半导体暴露于含有H2气体的惰性气体气氛中的第二工序,保持氢末端性。
19.根据权利要求18所述的半导体制造装置,其特征在于,
所述第一工序在含有H2气体的惰性气体气氛中进行。
20.根据权利要求18所述的半导体制造装置,其特征在于,
H2气体相对于惰性气体和H2气体的混合气体的体积浓度是20ppm至3%。
21.根据权利要求18所述的半导体制造装置,其特征在于,
所述惰性气体是含有N2或Ar的至少一种的气体。
22.根据权利要求18所述的半导体装置,其特征在于,
所述惰性气体中的氧浓度为10ppb以下。
23.根据权利要求18所述的半导体制造装置,其特征在于,
含有H2气体的惰性气体以10sccm以上的流量持续流动。
24.根据权利要求18所述的半导体制造装置,其特征在于,
所述第一工序包括半导体干燥工序。
25.根据权利要求18所述的半导体制造装置,其特征在于,
连续地进行所述第一工序、和第二工序。
26.根据权利要求18所述的半导体制造装置,其特征在于,
所述第二工序在半导体输送容器内进行。
27.根据权利要求18所述的半导体制造装置,其特征在于,
所述第二工序在半导体保管容器内进行。
28.根据权利要求18所述的半导体制造装置,其特征在于,
所述第二工序在进行所述第一工序的半导体制造装置内进行。
29.根据权利要求18所述的半导体制造装置,其特征在于,
在所述第一、第二工序的至少一个工序中、或在两个工序之间,为了所述半导体的除电,在所述半导体存在的空间中进行真空紫外线或软X射线的照射。
30.根据权利要求18所述的半导体制造装置,其特征在于,
在含有H2气体的惰性气体气氛中,H2的分子的数量大于O2的分子的数量。
31.根据权利要求18所述的半导体制造装置,其特征在于,
所述第一工序使用HF系药液来进行氢末端化。
32.根据权利要求18所述的半导体制造装置,其特征在于,
所述第一工序在氢末端化后,用添加有H2的H2O冲洗。
33.根据权利要求32所述的半导体制造装置,其特征在于,
在添加有H2的H2O中,添加的H2分子的数量大于H2O中的溶存的氧分子的数量。
CN 200580051562 2005-09-13 2005-09-13 半导体装置的制造方法及半导体制造装置 Expired - Fee Related CN101263589B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/016805 WO2007032057A1 (ja) 2005-09-13 2005-09-13 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
CN101263589A true CN101263589A (zh) 2008-09-10
CN101263589B CN101263589B (zh) 2010-08-25

Family

ID=37864663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200580051562 Expired - Fee Related CN101263589B (zh) 2005-09-13 2005-09-13 半导体装置的制造方法及半导体制造装置

Country Status (3)

Country Link
US (1) US8895410B2 (zh)
CN (1) CN101263589B (zh)
WO (1) WO2007032057A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782820A (zh) * 2010-06-16 2012-11-14 住友电气工业株式会社 制造碳化硅半导体器件的方法和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977098B2 (ja) * 1990-08-31 1999-11-10 忠弘 大見 帯電物の中和装置
JP2968657B2 (ja) * 1992-02-18 1999-10-25 日本電気株式会社 熱cvd方法
JP2953263B2 (ja) * 1993-07-16 1999-09-27 信越半導体株式会社 n型シリコンエピタキシャル層の抵抗率測定方法
JPH07142438A (ja) 1993-11-22 1995-06-02 Tadahiro Omi 洗浄装置、半導体製造装置及び半導体製造ライン
JP3350215B2 (ja) * 1994-05-10 2002-11-25 株式会社東芝 半導体装置の製造方法
JP3414044B2 (ja) * 1995-04-27 2003-06-09 アルプス電気株式会社 座標入力装置およびその製造方法
JP3125770B2 (ja) * 1998-11-11 2001-01-22 日本電気株式会社 容量素子の形成方法
JP3426560B2 (ja) 2000-04-11 2003-07-14 島田理化工業株式会社 基板洗浄方法
US6498107B1 (en) * 2000-05-01 2002-12-24 Epion Corporation Interface control for film deposition by gas-cluster ion-beam processing
US20040007177A1 (en) * 2001-07-05 2004-01-15 Tadahiro Ohmi Substrate treating device and substrate treating method, substrate flattening method
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4554146B2 (ja) * 2002-09-24 2010-09-29 忠弘 大見 回転式シリコンウエハ洗浄装置
JP4351497B2 (ja) 2003-07-31 2009-10-28 財団法人国際科学振興財団 半導体装置の製造方法、及び半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782820A (zh) * 2010-06-16 2012-11-14 住友电气工业株式会社 制造碳化硅半导体器件的方法和装置

Also Published As

Publication number Publication date
US20100173477A1 (en) 2010-07-08
US8895410B2 (en) 2014-11-25
CN101263589B (zh) 2010-08-25
WO2007032057A1 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US20220005929A1 (en) Memory transistor with multiple charge storing layers and a high work function gate electrode
CN101548385B (zh) 非易失性电荷俘获存储器件的单晶硅制造工艺
US7868374B2 (en) Semitubular metal-oxide-semiconductor field effect transistor
TWI451562B (zh) 操作具有氧化/氮化多層絕緣結構非揮發記憶胞之方法
JP5039557B2 (ja) シリコン−オン−インシュレータの半導体デバイスを形成する方法
US7563670B2 (en) Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
US20070222020A1 (en) Dram (dynamic random access memory) cells
CN104321878A (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
CN103390556A (zh) 半导体器件制造方法
Balk Dielectrics for field effect technology
CN101263589B (zh) 半导体装置的制造方法及半导体制造装置
CN104681490A (zh) Cmos晶体管的形成方法
KR20090036843A (ko) 반도체 소자의 제조 방법
US6783997B2 (en) Gate structure and method
CN100580883C (zh) 半导体装置及其制造方法
US6746913B2 (en) Method of manufacturing semiconductor integrated circuit device comprising a memory cell and a capacitor
JP4223764B2 (ja) 半導体素子の薄膜トランジスタの製造方法
JP4393235B2 (ja) 半導体装置の製造方法、及び半導体製造装置
CN1209811C (zh) 一种降低快闪存储器随机位故障的方法
TWI402885B (zh) 半導體裝置之製造方法及半導體製造設備
KR100255168B1 (ko) 반도체소자의콘택홀세정방법
CN105826272A (zh) 半导体器件及其形成方法
US20020093018A1 (en) Semiconductor device and mehod for fabricating the same
US20050136658A1 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
KR20080045260A (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20150913

EXPY Termination of patent right or utility model