CN102782820A - 制造碳化硅半导体器件的方法和装置 - Google Patents

制造碳化硅半导体器件的方法和装置 Download PDF

Info

Publication number
CN102782820A
CN102782820A CN2011800047820A CN201180004782A CN102782820A CN 102782820 A CN102782820 A CN 102782820A CN 2011800047820 A CN2011800047820 A CN 2011800047820A CN 201180004782 A CN201180004782 A CN 201180004782A CN 102782820 A CN102782820 A CN 102782820A
Authority
CN
China
Prior art keywords
semiconductor device
sic
silicon carbide
carbide semiconductor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800047820A
Other languages
English (en)
Inventor
伊藤里美
盐见弘
并川靖生
和田圭司
岛津充
日吉透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102782820A publication Critical patent/CN102782820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种制造碳化硅半导体器件（200）的方法，该方法包括：制备包括第一表面（100a）的碳化硅半导体（100）的步骤，该第一表面（100a）至少部分地注入有杂质；通过使用含有氢气的气体对碳化硅半导体（100）的第一表面（100a）进行干法刻蚀，来形成第二表面（100b）的步骤；以及在所述第二表面（100b）上形成构成所述碳化硅半导体器件（200）的氧化膜（126）的步骤。

Description

制造碳化硅半导体器件的方法和装置
技术领域
本发明涉及制造碳化硅（SiC）半导体器件的方法和装置。更具体来讲，本发明涉及制造具有氧化膜的SiC半导体器件的方法和这种制造方法中采用的制造装置。
背景技术
常规上，广泛采用硅（Si）作为构成半导体器件的材料。可以如下所述地制造Si半导体器件，例如，MOSFET（金属氧化物半导体场效应晶体管）。
首先，在硅（Si）衬底上生长外延层，以产生Si半导体。然后，执行离子注入步骤，以向Si半导体引入杂质（掺杂物）。接着，Si半导体经受加热处理（活化退火处理），以活化所引入的杂质。然后，在加热处理之后，在Si半导体的表面上形成栅氧化膜，并且在栅氧化膜上形成电极。
在常规的Si半导体器件的制造中，执行清洁，去除附着于Si衬底表面的附着物，如，颗粒和/或金属杂质。关于这种清洁方法，广泛采用的是采用了化学溶液的清洁方法，如，RCA清洁。
在RCA清洁中，通过用含有硫酸和过氧化氢的化学溶液清洁Si衬底的表面，在Si衬底的表面上形成Si氧化膜。在Si氧化膜之中和表面存在颗粒和金属杂质。用稀释的氢氟酸溶液冲洗这个Si衬底，以刻蚀掉Si氧化膜并且将颗粒和金属杂质一起去除。
作为另一种清洁方法，日本专利特许公开No.6-314679（PTL 1）和日本专利特许公开No.4-354334（PTL 2）公开了使用臭氧水氧化Si衬底的表面然后去除氧化膜以带走Si衬底上的颗粒和金属杂质的方法。
引用列表
专利文献
PTL 1：日本专利特许公开No.6-314679
PTL 2：日本专利特许公开No.4-354334
发明内容
技术问题
已知SiC具有大带隙以及比Si的最大击穿电场和导热率更大的最大击穿电场和导热率，而载流子迁移率与Si的水平相当。电子饱和漂移速率和击穿电压也大。因此，很希望将SiC应用于需要高效率、高击穿电压和大容量的半导体器件。发明人注意到采用SiC半导体用于半导体器件。为了制造更高质量的SiC半导体衬底，发明人构想出，清洁SiC半导体的表面以形成构成SiC半导体器件的氧化膜。
发明人最先披露了以下情况：在向SiC半导体应用上述常规清洁方法的情况下SiC半导体的表面不容易发生氧化，因为SiC是比Si更热稳定的化合物。上述清洁方法使Si的表面发生氧化，但是没有使SiC的表面发生足够水平的氧化。因此，不能从SiC的表面去除颗粒和杂质。因而，不能充分清洁SiC表面。如果不能清洁SiC半导体的表面，则不能在经清洁的SiC半导体上形成氧化膜。结果，所制造的SiC半导体器件的质量将降低。
因此，本发明的目的在于提供一种制造高质量SiC半导体器件的方法以及这种方法中采用的制造装置。
问题的解决方案
通过努力研究清洁SiC半导体表面以制造高质量SiC半导体器件完成了本发明。本发明涉及一种制造SiC半导体器件的方法，所述方法包括以下步骤：制备具有第一表面的SiC半导体，所述第一表面至少部分地注入有杂质（掺杂物）；通过使用含有氢气的气体对所述SiC半导体的所述第一表面进行干法刻蚀，来形成第二表面；以及在所述第二表面上形成构成所述SiC半导体器件的氧化膜。
根据本发明的制造SiC半导体器件的方法，使用含有氢气的气体对SiC半导体的至少部分地注入有杂质的第一表面进行干法刻蚀（下文中，也称为“氢刻蚀”）。因此，可以去除附着于第一表面的杂质、颗粒等，从而能够形成经清洁的第二表面。通过在经清洁的第二表面上形成构成SiC半导体器件的氧化膜，可以制造高质量的SiC半导体器件。因为SiC半导体是稳定的化合物，所以即使应用氢刻蚀，对SiC半导体的损伤也很小。因此，可以清洁SiC半导体，使得呈现良好的表面性质。因而，可以制造高质量的SiC半导体器件。
优选地，在上述制造SiC半导体器件的方法中，在形成第二表面的步骤之后，在不使用液相进行清洁的情况下来执行形成氧化膜的步骤。
因此，可以防止由于使用液相进行冲洗而造成的杂质附着。因而，可以制造更高质量的SiC半导体器件。
优选地，在上述制造SiC半导体器件的方法中，在形成第二表面的步骤中，在大于或等于1300°C且小于或等于1650°C的温度范围中执行氢刻蚀。
通过在大于或等于1300°C的温度下执行氢刻蚀，能提高刻蚀速率。通过在小于或等于1650°C的温度下执行氢刻蚀，因为可以防止刻蚀速率变得过高，所以呈现可行的控制。换言之，通过在上述温度范围内执行氢刻蚀，能将刻蚀速率控制在有利水平。因此，可以以更高精度刻蚀第一表面，从而造成SiC半导体器件的质量提高。
优选地，在上述制造SiC半导体器件的方法中，通过在所述第二表面上形成含有硅（Si）的膜并且氧化所述含有Si的膜，来执行形成所述氧化膜的步骤。
发明人通过注意到如下事实来完成本发明：氧化速率沿着深度方向变化，从而由于至少部分地注入有杂质（掺杂物）的SiC半导体的第二表面上的杂质（掺杂物）浓度和杂质（掺杂物）类型的差异，导致形成不均匀的氧化膜。因为含有Si的膜形成在第二表面上，所以第二表面的状态对含有Si的膜的质量的影响会降低。因此，含有Si的膜的质量可以呈现为一致。因而，可以进一步提高SiC半导体器件的质量。
优选地，在上述制造SiC半导体器件的方法中，在形成第二表面的步骤中，所述气体还包括氯化氢气体。
通过在氢刻蚀SiC半导体的第一表面的过程中连同氢气一起使用氯化氢气体，SiC半导体的刻蚀速率会提高。因此，SiC半导体器件的制造节拍可以缩短。
优选地，在上述制造SiC半导体器件的方法中，在形成第二表面的步骤中，所述气体还包括碳氢化合物气体。
通过在氢刻蚀SiC半导体的第一表面的过程中连同氢气一起使用碳氢化合物气体，可以呈现良好的SiC半导体的表面形态。因此，可以进一步提高SiC半导体的质量。
优选地，在上述制造SiC半导体器件的方法中，在形成第二表面的步骤和形成氧化膜的步骤之间，所述SiC半导体布置在隔绝空气的气氛中。
因此，形成的具有清洁的第二表面的SiC半导体可以在没有暴露于空气的情况下转移到下一个步骤，即形成构成SiC半导体器件的氧化膜的步骤。因而，可以防止SiC半导体的经清洁的表面被空气污染，从而能进一步提高SiC半导体的质量。
本发明还涉及一种SiC半导体器件的制造装置，所述制造装置包括：去除单元，所述去除单元用于通过使用含有氢气的气体进行干法刻蚀来去除至少部分地注入有杂质（掺杂物）的第一表面；形成单元，所述形成单元用于在通过去除第一表面而形成的第二表面上形成构成SiC半导体器件的氧化膜；以及连接单元，所述连接单元以使得能够转移所述SiC半导体的方式来连接所述去除单元和所述形成单元。所述连接单元中的用于转移所述SiC半导体的区域能够隔绝空气。
根据所述制造装置，可以在去除单元中氢刻蚀SiC半导体的至少部分地注入有杂质的第一表面。在隔绝空气的气氛下，可以经由连接单元将在去除单元经受氢刻蚀的SiC半导体转移到形成单元。此外，在形成单元，可以在第二表面上形成构成SiC半导体器件的氧化膜。换言之，可以在隔绝空气的状态下执行从通过氢刻蚀来清洁SiC半导体至形成氧化膜的这一系列步骤。因此，可以通过所述制造装置制造高质量的SiC半导体器件。
本发明的有益效果
根据本发明的SiC半导体器件的制造方法和该制造方法中采用的制造装置，可以使用表现为清洁SiC半导体的SiC半导体的清洁方法制造高质量的SiC半导体器件。
附图说明
图1是根据本发明的第一实施例的SiC半导体器件的制造装置的示意图。
图2是根据本发明的第一实施例的SiC半导体器件的制造方法的流程图。
图3是本发明的第一实施例中制备的SiC半导体的示意性截面图。
图4是用于描述本发明的第一实施例中制备的SiC半导体的生产步骤的示意图。
图5是本发明的第一实施例中形成的具有氧化膜的SiC半导体的示意性截面图。
图6是本发明的第一实施例中形成的具有源接触电极和漏电极的SiC半导体的示意性截面图。
图7是本发明的第一实施例中制造的SiC半导体的示意性截面图。
图8是根据本发明的第二实施例在SiC半导体的主表面上形成具有半导体膜的SiC半导体的示意性截面图。
图9是示例1以及比较例1和2中采用的外延晶圆的示意性截面图。
图10表示通过TXRF测得的比较例1的SiC半导体表面的光谱结果。
图11表示通过TXRF测得的比较例2的SiC半导体表面的光谱结果。
具体实施方式
下文中，将参照附图描述本发明的实施例。在附图中，为相同或对应的元件分配相同的附图标记，并且将不再重复对其的描述。
（第一实施例）
图1是根据本发明的第一实施例的SiC半导体器件的制造装置的示意图。将参照图1描述根据本发明的第一实施例的SiC半导体器件的制造装置。
如图1中所示，SiC半导体器件的制造装置10包括去除单元11、形成单元12和连接单元13。去除单元11和形成单元12通过连接单元13相连。将去除单元11、形成单元12和连接单元13的内部与空气相隔绝，并且彼此间能够连通。
去除单元11通过氢刻蚀SiC半导体中的至少部分地注入杂质的第一表面来形成了第二表面。至于去除单元11，采用的是氢刻蚀设备。用于去除单元11的氢刻蚀设备不特别限制。例如，可以采用高频炉。
形成单元12在第二表面上形成构成SiC半导体器件的氧化膜。至于形成单元12，采用的是氧化膜形成设备。对于形成单元12采用的氧化膜形成设备不特别限制。例如，可以使用干法氧化（热氧化）设备、溅射设备、CVD（化学气相沉积）设备、用于在包括蒸气的氧气气氛中进行加热的湿法氧化设备，或者高温氧化设备。优选地，使用干法氧化设备。
连接单元13以使得能够转移SiC半导体的方式连接去除单元11和形成单元12。在连接单元13中转移外延晶圆的区域（内部空间）能够隔绝空气。
如本文中使用的，隔绝空气（隔绝空气的气氛）意味着没有混进空气的气氛，由氮气、氢气和惰性气体中的至少一种类型组成，或者处于真空状态。具体来讲，隔绝空气的气氛是填充有氮（N）、氢（H）、氦（He）、氖（Ne）、氩（Ar）、氪（Kr）、氙（Xe）、氡（Rn）或它们的组合物的气体或者处于真空状态的气氛。
连接单元13使去除单元11的内部和形成单元12的内部之间能连通。连接单元13在其中包括用于将执行的SiC半导体从去除单元11传递到形成单元12的空间。具体来讲，提供连接单元13，以将SiC半导体从去除单元11传递到形成单元12，从而避免暴露于空气。
连接单元13的尺寸使SiC半导体能在其内进行转移。可以将连接单元13的尺寸确定为使得SiC半导体能在安装于底座上的状态下被搬运。例如，连接单元13是接合去除单元11的出口和形成单元12的入口的负载闭锁腔（load lock chamber）。
制造装置10还可以包括第一转移单元，第一转移单元布置在连接单元13中，用于将SiC半导体从去除单元11转移到形成单元12。制造装置10还可以包括第二转移单元，第二转移单元用于在制造装置10外部拾取在形成单元12形成的具有栅氧化膜126的SiC半导体，或者将SiC半导体传递到电极形成单元，在该电极形成单元中，将在隔绝空气的气氛中形成电极。第一转移单元和第二转移单元可以相同或不同。
此外，制造装置10还可以包括布置在去除单元11和连接单元13之间的隔绝单元，用于阻断去除单元11的内部和连接单元13的内部。制造装置10还可以包括布置在形成单元12和连接单元13之间的隔绝单元，用于阻断形成单元12的内部和连接单元13的内部。至于隔绝单元，可以使用能阻断各连通路径的阀、闸门等。
制造装置10还可以包括用于释放内部气氛气体的真空泵和/或用于交换内部气氛气体的交换气缸。真空泵和/或交换气缸可以连接到去除单元11、形成单元12和连接单元13中的每个或至少一个。
虽然制造装置10可以包括除了上述元件之外的各种元件，例如，用于在氧化膜上形成电极的电极形成单元，但是为了简便起见，没有提供这些其它元件的图示和描述。
本发明对于提供连接单元13只连接去除单元11和形成单元12的构造不特别限制。例如，隔绝空气的腔可以用于连接单元13，并且去除单元11和形成单元12可以布置在腔中。
下文中，将参照图1至图7描述根据本实施例的制造SiC半导体器件的方法。图2是根据本发明的第一实施例的SiC半导体器件的制造方法的流程图。图3至图6表示根据本发明的第一实施例的SiC半导体器件制造方法中的每个步骤中形成的SiC半导体的构造。具体来讲，图3是示意性表示所制备的SiC半导体的截面图。图4是用于描述生产所制备的SiC半导体的步骤的示意图。图5是示意性示出形成有氧化膜的SiC半导体的截面图。图6是示意性示出形成有源接触电极和漏电极的SiC半导体的截面图。图7是示意性表示根据本发明的第一实施例制造的SiC半导体器件的截面图。在本实施例中，将作为SiC半导体来描述图7中所示的制造SiC半导体器件200的方法。在本实施例中，使用图1中所示的SiC半导体器件的制造装置10。
如图2和图3中所示，制备外延晶圆100作为包括至少部分地注入有杂质的第一表面100a的SiC半导体（步骤S1）。在本步骤中，如图2中所示，在SiC衬底2的表面2a上，外延晶圆100形成为SiC半导体，包括具有注入杂质的区域的外延层120。可以通过下述方法来制备SiC衬底2，但不特别限于下述方法。
具体来讲，制备了通过升华、诸如CVD的气相沉积或液相生长而生长的SiC晶锭。然后，从SiC晶锭切下具有表面的SiC衬底。切除方法不特别限制。通过切片等，从SiC晶锭切下SiC衬底。
接着，抛光被切下的SiC衬底的表面。待抛光表面可以只是顶表面，或者还可以是与顶表面相对的背表面。抛光方法是但不特别限于CMP（化学机械抛光），致使表面平坦并且减少诸如刮擦的任何损伤。在CMP中，将硅胶用于研磨剂，并且将粘合剂或蜡用于固定剂。作为CMP的补充方式或替代方式，可以执行其它抛光方法，如，电子抛光、化学抛光和机械抛光。或者，抛光并非是必要的。因此，可以制备具有图1所示表面2a的SiC衬底2。可以使用导电类型为n型并且电阻为0.02Ωcm的衬底作为这种SiC衬底2。
例如，可以通过下述方法形成SiC衬底2上的外延层120。如图4中所示，在SiC衬底2的表面2a上形成缓冲层121。例如，缓冲层121是由导电类型为n型、厚度为0.5μm的SiC形成的外延层。例如，缓冲层121处的n型导电类型杂质的浓度为5×1017cm-3。然后，在缓冲层121上形成漂移层122。至于漂移层122，通过气相沉积、液相生长等来形成SiC的n型导电类型的层。例如，漂移层122的厚度为10μm。例如，漂移层122的n型导电类型杂质的浓度为5×1015cm-3。
接着，将杂质注入到外延层中。在本实施例中，如图3中所示，如下所述地形成p主体区123、n源区124和p+区125。首先，将p型导电类型杂质选择性注入到漂移层122中的一部分中，形成主体区123。然后，将n型导电类型杂质选择性注入到预定区域中，形成源区124，并且将p型导电类型杂质选择性注入到预定区域中，形成p+区125。例如，使用氧化膜形成的掩模，执行导电杂质的选择性注入。
在杂质注入步骤中，对于每个注入剖面，都要考虑在此后将描述的步骤S2中通过氢刻蚀将要去除的厚度。换言之，控制离子注入，使得当在步骤S2中通过氢刻蚀去除外延层的第一表面100a时，根据需要布置包括p主体区123、n源区124和p+区的杂质扩散区。
在这种注入步骤之后，可以执行活化退火处理。例如，在氩气气氛中，在1700°C的加热温度下，执行退火30分钟。
通过这些步骤，可以制备包括SiC衬底2和形成在SiC衬底2上的外延层120的外延晶圆100。
返回图2，对制备的外延晶圆100的第一表面100a进行氢刻蚀以形成第二表面100b（参照图5）（步骤S2）。在本实施例中的步骤S2中，在图1所示制造装置10的去除单元11中去除第一表面100a。
通过执行这个步骤S2，对外延层120的第一表面100a进行氢刻蚀。因此，附着于第一表面100a的杂质、颗粒等与第一表面100a一起被去除。在外延晶圆100中，通过去除杂质、颗粒等得到经清洁的第二表面100b（图5）。
鉴于步骤2中容易控制的刻蚀量，刻蚀深度（沿着从第一表面100a至SiC衬底2的方向的刻蚀量）优选地大于或等于0.1μm，更优选地大于或等于0.5μm。
从去除杂质、颗粒等的观点来看，刻蚀深度大于或等于1个分子层且小于或等于10nm。通过以这个范围的厚度对第一表面100a进行氢刻蚀，能可靠地去除附着于第一表面100a的杂质、颗粒等，从而能得到经清洁的第二表面100b。
虽然Si半导体的表面区域可能由上述注入步骤损伤而变粗糙，但是通过将刻蚀深度设置成大于10nm且小于或等于500nm，可以与去除杂质、颗粒等一起去除粗糙的表面区域。因此，通过以这个范围的厚度对第一表面100a进行氢刻蚀，可以将受损层与杂质、颗粒等一起去除。可以得到具有良好表面性质的第二表面100b。
在大于或等于1300°C的温度下执行氢刻蚀能使刻蚀速率升高，在小于或等于1650°C的温度下执行氢刻蚀能防止刻蚀速率过高，从而呈现可行的控制。因为通过将氢刻蚀的温度条件调节成1300°C至1650°C能够进行良好时刻速率的控制，所以能够以更高的精确度对第一表面100a进行刻蚀。因此，可以进一步提高SiC半导体器件的质量。通过在1300°C至1650°C下加热布置在刻蚀设备（去除单元11）中的外延晶圆100，或者通过以1300°C至1650°C的温度将用于刻蚀的气体（下文中，称作“刻蚀气体”）引入到制造装置中，或者通过将制造装置的内部保持在1300°C至1650°C，能够设置这样的温度。要注意的是，可以采用这些方式的组合。
氢刻蚀期间氢气的流速不特别限制，但是优选地大约为几百slm（每分钟标准升），并且氢刻蚀期间的压力优选地大约为几十hPa至几百hPa。在这个范围内，可以以良好的速率执行刻蚀。
至于刻蚀气体，可以使用氢气和另一种气体的混合气体。具体来讲，优选的是氯化氢（HCl）气体与氢气混合而成的混合气体。通过使用这种混合气体，能提高刻蚀速率。如果混合气体中氯化氢气体所占百分比含量过高，则刻蚀速率将变得太大，以致将变得难以控制刻蚀。混合气体中氯化氢气体所占百分比含量优选地小于或等于10%。更优选地，氯化氢气体和氢气的混合气体中氯化氢气体所占百分比含量（氯化氢气体/（氯化氢气体+氢气）×100）小于或等于10%。
还可以使用碳氢化合物气体与氢气混合而成的混合气体。通过使用这种混合气体，可以执行刻蚀，同时呈现良好的外延晶圆100的表面形态。因此，可以形成具有良好表面状态的第二表面100b。至于碳氢化合物，可以使用低分子碳氢化合物，如，烷烃和烯烃。例如，可以使用乙炔（C2H2）、丙烷（C3H8）等。优选地，这种碳氢化合物气体以小于或等于1000ppm的比率混合，从而有效表现出抑制Si液滴产生的优点。毋庸置疑，具有氢气、氯化氢气体和碳氢化合物气体的混合物可以用作刻蚀气体。
参照图1，将在去除单元11中形成的具有第二表面100b的外延晶圆100转移到形成单元12。在这个阶段，基于隔绝空气的气氛，将外延晶圆100转移到连接单元13中。换言之，在形成第二表面100b的步骤S2和形成栅氧化膜126的步骤S3之间，将外延晶圆100布置在隔绝空气的气氛中。这是为了防止在被清洁之后空气中包括的杂质附着于第二表面100b。
在形成第二表面100b的步骤（步骤S2）之后，通过使用图1所示的制造装置10，可以在不使用液相进行任何清洁的情况下执行此后将描述的形成氧化膜的步骤S3。因此，可以抑制由于使用液相进行清洁造成杂质（具体来讲，重金属离子、碱离子）附着。使用液相进行清洁意味着，在液相中冲洗被标识为SiC半导体的外延晶圆100，并且可能包括意外的气相组分。
如图2和图5中所示，在第二表面100b上形成构成SiC半导体器件200的栅氧化膜126（步骤S3）。
在步骤S3中，可以采用用于形成氧化膜的已知方法。例如，该已知方法包括干法氧化、溅射、CVD、湿法氧化、高温氧化等。
在步骤S3中，由于清洁了第二表面100b，所以可以提高栅氧化膜126的绝缘性质。另外，可以减少外延晶圆100和栅氧化膜126之间界面处以及栅氧化膜126中存在的杂质、颗粒等。因此，可以提高施加反向电压时SiC半导体器件200的击穿电压和施加正向电压时操作的稳定性以及长期可靠性。
如图2中所示，栅氧化膜126经受退火（步骤S4）。在步骤S4中，向栅氧化膜126应用氮化处理和惰性气体退火处理。
氮化处理对应于含有氮气的气氛中的热处理。作为氮化处理，可以在一氧化氮（NO）气氛或一氧化二氮（N2O）气氛中，在1200°C的加热温度下，执行退火120分钟。因此，在包括外延层120和栅氧化膜126之间界面的区域中，形成高氮浓度区域（未示出），该区域的氮浓度高于相邻区域的氮浓度。
在惰性气体退火处理中，在含有惰性气体的气氛中执行热处理。在惰性气体退火处理中，在诸如氩（Ar）气的惰性气体气氛中，在1100°C的加热温度下，执行退火60分钟。
在执行上述氮化处理和惰性气体退火处理的情况下，在SiC半导体器件200中，增大了以良好的再现性实现高沟道迁移率的趋势。要注意的是，可以只执行氮处理和惰性气体退火处理中的一个。或者，可以省略本步骤（步骤S4）。
如图2和图7中所示，在形成有栅氧化膜126的外延晶圆100上，形成栅电极110、源电极127和漏电极112（步骤S5）。
例如，可以通过下述方法形成栅电极110和源电极127。通过光刻，在栅氧化膜126上形成具有图案的抗蚀膜。使用这个抗蚀膜作为掩模，部分地去除栅氧化膜126。然后，通过已知方法，例如气相沉积，形成由金属制成的导体膜。去除（剥离）抗蚀膜，以去除抗蚀膜上的导体膜，从而形成源接触电极111（参照图6）。然后，通过已知方法，例如气相沉积，在源接触电极111上形成源电极127，之后通过已知方法，例如气相沉积，在栅氧化膜126上形成栅电极110。可以通过已知方法，例如气相沉积，在SiC衬底2的表面2a的相对侧，形成漏电极112。通过执行上述步骤（步骤S1-S5），制备图7所示的SiC半导体器件200。
已基于但不特别限于在步骤S2和步骤S3之间没有执行诸如湿法清洁的另一种清洁方法的示例描述了本实施例。可以执行另一种清洁方法，如，湿法清洁、干法清洁等。在执行另一种清洁方法的情况下，优选地，在转移外延晶圆100期间，外延晶圆100布置在隔绝空气的气氛中。
在步骤S1之后，根据需要，可以另外执行利用化学溶液的清洁步骤、去离子水冲洗步骤、干燥步骤等。至于化学溶液，可以引用含有硫酸和过氧化氢溶液的SPM。在步骤S2之前用SPM执行清洁的情况下，可以去除有机物质。可以在步骤S2之前执行RCA清洁等。
如上所述，根据本实施例的SiC半导体器件的制造方法包括以下步骤：制备具有第一表面100a的外延晶圆100，第一表面100a至少部分地注入有杂质（步骤S1）；通过对第一表面100a进行氢刻蚀来形成第二表面100b（步骤S2）；以及在第二表面100b上，形成构成SiC半导体器件200的栅氧化膜126（步骤S3）。
发明人最先披露了以下情况：在向外延晶圆100应用常规清洁方法的情况下外延晶圆100的表面不容易发生氧化，因为SiC是比Si更稳定的化合物，从而导致对外延晶圆100的表面的清洁不充分。
发明人注意到，外延晶圆100在化学上是稳定的，即使在经受造成Si受损的方法时，也不容易受损。通过认真研究清洁外延晶圆100表面的条件，本发明的发明人实现了根据上述本实施例的外延晶圆100的制造方法。
通过在本实施例中的步骤S2中对外延晶圆100的第一表面100a进行氢刻蚀，去除了附着于第一表面100a的杂质、颗粒等，从而能形成经清洁的第二表面100b。此外，因为在步骤S3中在经清洁的第二表面100b上形成栅氧化膜126，所以可以提高半导体器件中的栅氧化膜126的绝缘性质，并且可以减少外延晶圆100和栅氧化膜126之间的界面处以及栅氧化膜126中存在的杂质、颗粒等。因此，可以提高施加反向电压时SiC半导体器件200的击穿电压，并且可以提高施加正向电压时操作的稳定性和长期可靠性。根据本实施例的SiC半导体器件的制造方法，可以生产高质量的SiC半导体器件200。此外，因为氢刻蚀对外延晶圆100的损伤小，所以可以得到具有良好表面性质的第二表面100b。因此，最终可以生产高质量的SiC半导体器件200。
在通过离子注入步骤或通过活化退火使第一表面100a受损的情况下，常规地通过使用液相进行清洁来执行牺牲氧化膜的形成和去除。为了通过使用液相进行清洁来去除在第一表面100a处形成的受损层，需要大致15小时的清洁时间。相比之下，由于在不使用液相进行清洁的情况下进行氢刻蚀，所以可以在大致4小时内将在第一表面100a处形成的受损层与颗粒、杂质等一起去除。因此，根据本实施例的SiC半导体器件的制造方法由于在步骤S2和步骤S3之间不使用液相执行清洁故而可以缩短制造节拍。
“在形成第二表面100b的步骤（步骤S2）之后，在不使用液相进行清洁的情况下执行形成栅氧化膜126的步骤（步骤S3）”意味着，在步骤S2和步骤S3之间不包括使用液相的清洁步骤，并且可以间歇地执行步骤S2和步骤S3（即，在这些步骤之间可能经过一段时间）。或者，可以连续地执行步骤S2和步骤S3。
通过认真研究，发明人发现，当使用液相清洁外延晶圆100时，对外延晶圆100的清洁不仅不充分，反而造成杂质附着。
因此，在根据本实施例的SiC半导体器件的制造方法中，优选地，在形成第二表面100b的步骤（步骤S2）之后，在不使用液相进行清洁的情况下执行形成栅氧化膜126的步骤（步骤S3）。通过在形成第二表面100b之后在不使用液相进行清洁的情况下形成栅氧化膜126，可以防止由于使用液相进行清洁而造成杂质的附着。因此，可以生产具有更高质量的SiC半导体器件200。
根据本实施例的SiC半导体器件的制造方法可以适用于包括氧化膜的半导体器件，因为可以通过在经清洁的外延晶圆的表面上形成氧化膜来提高氧化膜的性质。虽然已基于制造MOSFET的情况描述了本实施例，但是本实施例可合适当地应用于具有绝缘栅场效应部分的半导体器件，如，IGBT（绝缘栅双极性晶体管）、JFET（结型场效应晶体管）等。
（第二实施例）
图8是根据本发明的第二实施例在SiC半导体的主表面上形成具有半导体膜的SiC半导体的示意性截面图。将参照图2至图8描述根据第二实施例的SiC半导体器件的制造方法。
如图2和图3中所示，制备外延晶圆100，该外延晶圆包括在SiC衬底的表面2a上形成的具有注入了杂质（掺杂物）的区域的外延层120（步骤S1）。因为步骤S1与第一实施例的类似，所以将不再重复对其的描述。
然后，如图2中所示，对制备的外延晶圆100的第一表面100a进行氢刻蚀，形成第二表面100b（步骤S2）。因为步骤S2与第一实施例的类似，所以将不再重复对其的描述。
如图2和图8中所示，在第二表面100b上形成含有硅（Si）的半导体膜201。然后，如图5中所示，对半导体膜201进行氧化，形成栅氧化膜126（步骤S3）。
至于在第二表面100b上形成含有Si的半导体膜201的方法，可以采用已知的外延生长，例如，CVD。
在本步骤中，可以形成Si或碳化硅（SiC）的半导体膜201。在半导体膜201由Si形成的情况下，因为可以抑制在外延晶圆100和栅氧化膜126之间的界面处以及栅氧化膜126中存在碳，所以可以进一步提高所制造的半导体器件的质量。在半导体膜201由SiC形成的情况下，可以容易地形成半导体膜201，因为下面的外延层120的晶体与半导体膜201的晶体相同。
在步骤S3中，确定栅氧化膜126的厚度，并且优选地控制半导体膜201的厚度，使得当半导体膜201完全氧化（而半导体膜201下方的外延晶圆100没有氧化）时，栅氧化膜126具有确定的厚度。换言之，优选地，根据与半导体膜201的完全氧化对应的栅氧化膜126的厚度，确定半导体膜201的厚度。这可以通过以下步骤实现：考虑到由于当半导体膜201氧化变成栅氧化膜126时引入氧（O）而造成膜厚度增加，通过进行计算等，控制半导体膜201的厚度。
在半导体膜201由Si形成的情况下，优选地，半导体膜201被形成为厚度是所需的氧化膜的厚度的大致0.44倍。通过这样设计半导体膜201的厚度，即使由于当半导体膜201氧化变成栅氧化膜126时引入氧而使膜厚度增大，也可以得到具有经设计厚度的栅氧化膜126。在这个阶段，优选地，通过仅氧化半导体膜210而不氧化外延晶圆100来形成栅氧化膜126，以避免含有经离子注入的外延晶圆100的杂质。因此，外延晶圆100对离子注入剖面的影响会减小。
半导体膜201的氧化方法不特别限制，并且可以采用干法氧化、湿法氧化、高温氧化等。
如图2中所示，栅氧化膜126经受退火（步骤S4）。因此步骤S4与第一实施例的类似，所以将不再重复对其的描述。
如图2和图7中所示，在形成有栅氧化膜126的外延晶圆100上，形成栅电极110、源电极127和漏电极112（步骤S5）。因此步骤S5与第一实施例的类似，所以将不再重复对其的描述。通过执行上述步骤（步骤S1-S5），生产图7所示的SiC半导体器件200。
如上所述，根据本实施例的SiC半导体器件的制造方法包括以下步骤：制备具有第一表面100a的外延晶圆100，第一表面100a至少部分地注入有杂质（步骤S1）；通过对第一表面100a进行氢刻蚀来形成第二表面100b（步骤S2）；以及在第二表面100b上形成构成SiC半导体器件200的栅氧化膜126（步骤S3）。在形成栅氧化膜126的步骤（步骤S3）中，在第二表面100b上形成含有Si的半导体膜201，并且对半导体膜201进行氧化以形成栅氧化膜126。
发明人注意到存在以下情况：通过对至少部分地注入有杂质的第二表面100b进行氧化，在形成栅氧化膜126的步骤中没有均匀形成栅氧化膜126。具体来讲，具有离子注入区的第二表面100b包括注入有杂质的区域和没有注入杂质的区域。此外，在注入有杂质的区域中，注入的杂质不同，并且其浓度也不同。因为SiC半导体的氧化率取决于杂质的浓度和类型而不同，所以当对具有这种第二表面100b的外延晶圆100进行氧化时，在面内的各点，在深度方向上氧化率将出现变化。
通过努力研究形成均匀的栅氧化膜126的步骤，发明人发现，通过在第二表面100b上形成含有Si的膜，然后将其氧化，形成栅氧化膜126，可以产生均匀的栅氧化膜126。
因此，在本实施例中，通过在步骤S2中对外延晶圆100的第一表面100a进行氢刻蚀而形成第二表面100b之后，在第二表面100b上形成含有Si的半导体膜201。然后，对半导体膜201进行氧化以变成栅氧化膜126。因此，可以在经清洁的第二表面100b上形成半导体膜201，而与第二表面100b处杂质的浓度和类型无关。因为没有将杂质注入到半导体膜201中，所以致使其质量一致，从而使半导体膜201面内各点处在深度方向上氧化率一致。因此，可以在清洁的第二表面100b上形成具有更一致质量的栅氧化膜126，从而使SiC半导体器件200的质量能够进一步提高。
根据本实施例，可以提高栅氧化膜126的绝缘性质，并且可以减少外延晶圆100和栅氧化膜126之间的界面处以及栅氧化膜126中存在的杂质、颗粒等。此外，可以提高栅氧化膜126质量的一致性。因此，可以进一步提高SiC半导体器件200的质量。
在本实施例中使用图1的制造装置10的情况下，在去除单元11和形成单元12中的任一个中包括用于形成含有Si元素的半导体膜201的设备，优选地，为CVD设备。设置用于形成半导体膜201的设备的位置不限于去除单元11或形成单元12，并且可以另外设置在去除单元11和连接单元13之间，或者在连接单元13和形成单元12之间。在这种情况下，优选地，将外延晶圆100布置在隔绝空气的气氛中，处于用于形成半导体膜201的设备的内部和另一个连接部分之间的区域中。
因此，可以在不将第二表面100b暴露于空气的情况下形成半导体膜201。此外，可以在没有暴露于空气的情况下对半导体膜201进行氧化。因此，可以制造更高质量的SiC半导体器件200。
示例
（示例1）
在示例1中，使用图9所示的外延晶圆130作为SiC半导体。检验对外延晶圆130的第一表面130a进行氢刻蚀用于清洁的效果。图9是示例1以及比较例1和2中采用的外延晶圆的示意性截面图。
具体来讲，制备具有表面2a的4H-SiC衬底作为SiC衬底2。通过CVD生长厚度为10μm且杂质浓度为1×1016cm-3的n型SiC层131作为构成外延层120的层。
使用SiO2作为掩模，形成以铝（Al）作为p型杂质、掺杂浓度为2×1016cm-3的p主体区123。另外，形成以磷（P）作为n型杂质、杂质浓度为1×1019cm–3的n+源区。此外，形成以铝（Al）作为p型杂质、杂质浓度为1×1019cm–3的p+区125。
然后，执行活化退火。使用Ar气作为气氛气体，在加热温度为1700-1800°C且加热时间为30分钟的条件下，执行活化退火处理。因此，制备具有第一表面130a的外延晶圆130（步骤S1）。
然后，通过氢刻蚀，去除所制备的外延晶圆100的主表面的第一表面130a（步骤S2）。
具体来讲，将外延晶圆130置于反应腔内。在温度被控制成大于或等于1300°C且小于或等于1650°C的基座处加热外延晶圆130，同时对第一表面130a进行氢刻蚀。至于氢刻蚀条件，引入反应腔中的氢气的流速为50slm至200slm，炉中的压力为20-150hPa，并且反应时间为1小时。
（比较例1）
比较例1与示例1基本类似，不同之处在于不执行步骤2的氢刻蚀。换言之，在比较例1中，在步骤S1制备的外延晶圆130没有经受清洁处理。
（比较例2）
比较例2与示例1基本类似，不同之处在于使用液相进行化学溶液冲洗而不是氢刻蚀来清洁SiC半导体的表面。至于液相，使用体硫酸（H2SO4）∶过氧化氢溶液（H2O2）积比为5∶1混合而成的混合溶液1、氨水∶过氧化氢溶液∶去离子水体积比为1∶1∶5混合而成的混合溶液2、氯化氢（HCl）∶过氧化氢∶去离子水体积比为1∶1∶6混合而成的混合溶液3以及10%的氟化氢（HF）溶液。具体来讲，在比较例2中，将制备的外延晶圆130在混合溶液1中浸没0.5小时，在混合溶液2中浸没10分钟，在HF溶液中浸没10分钟，在混合溶液3中浸没10分钟，在混合溶液2中浸没10分钟并且在HF溶液中浸没10分钟，用来通过化学溶液进行清洁。使用Ar枪或N2枪以氩气或N2气吹干经受通过化学溶液进行清洁的外延晶圆130。
（测量表面杂质）
示例1、比较例1和比较例2的外延晶圆130的表面经受TXRF（全反射X射线荧光分析）。在TXRF中，使用W（钨）-Lβ辐射作激励源。
通过TXRF测量示例1、比较例1和比较例2的外延晶圆130的表面处的杂质。与没有进行氢刻蚀的比较例1的表面相比，在示例1中进行氢刻蚀之后的外延晶圆130的表面处的杂质减少。因此，应理解，通过在经受过氢刻蚀的外延晶圆130上形成栅氧化膜和电极来制造SiC半导体器件，可以制造高质量的SiC半导体器件。
还应理解，与比较例1相比，在比较例2中使用液相进行清洁之后的外延晶圆130的表面具有更多的杂质。结果示于图10和图11中。
图10表示通过TXRF测得的比较例1的SiC半导体表面的光谱结果。图11表示通过TXRF测得的比较例2的SiC半导体表面的光谱结果。在这些附图的每个中，在水平轴上绘出能量强度，并且沿着竖直轴绘出光谱强度。峰值越高表示检测到的相关元素越多。例如，图10中竖直指示的“Cl、Ka”表示检测到Cl-Kα辐射。对于其它描述，同样如此。能量强度为9.67eV附近的峰值是作为激励辐射源的W-Lβ辐射的峰值。
在比较图10和图11时，在比较例1中只检测到氯（Cl），而在比较例2中检测到氯（Cl）、钙（Ca）、镍（Ni）和铁（Fe）。因此，应理解，当外延晶圆130的表面经受常规清洁处理时，表面不仅未被清洁，而且还具有更多的附着杂质。
因此，由于在示例1中，基于在氢刻蚀之后在外延晶圆130没有经受通过液相进行的清洁的情况下形成氧化膜和电极，来制造SiC半导体器件，所以应理解，与比较例2的SiC半导体器件相比，可以制造更高质量的SiC半导体器件。
虽然以上已描述了本发明的实施例和示例，但是最初意图是每个实施例和示例的特征以合适的方式组合。应理解，本文公开的实施例和示例只是示例的方式，而不是限制的方式。本发明的范围不受上述实施例和示例限制，而是受所附权利要求书的条款限制，并且旨在包括与权利要求书条款等价的范围和含义内的任何修改形式。
附图标记列表
2SiC衬底；2a表面；10制造装置；11去除单元；12形成单元；13连接单元；100、130外延晶圆；100a、130a第一表面；100b第二表面；110栅电极；111源接触电极；112漏电极；120外延层；121缓冲层；122漂移层；123主体区；124源区；125p+区；126栅氧化膜；127源电极；200SiC半导体器件；201半导体膜。

Claims (8)

1.一种制造碳化硅半导体器件（200）的方法，包括以下步骤：
制备包括第一表面（100a）的碳化硅半导体（100），所述第一表面（100a）至少部分地注入有杂质，
通过使用含有氢气的气体对所述碳化硅半导体（100）的所述第一表面（100a）进行干法刻蚀，来形成第二表面（100b），以及
在所述第二表面（100b）上形成构成所述碳化硅半导体器件（200）的氧化膜（126）。
2.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成第二表面（100b）的步骤之后，在不使用液相进行清洁的情况下来执行所述的形成氧化膜（126）的步骤。
3.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成第二表面（100b）的步骤中，在大于或等于1300°C且小于或等于1650°C的温度范围中执行所述干法刻蚀。
4.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成氧化膜（126）的步骤中，通过在所述第二表面（100b）上形成含有硅的膜（201）并且氧化所述含有硅的膜（201），来形成所述氧化膜（126）。
5.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成第二表面（100b）的步骤中，所述气体还包括氯化氢气体。
6.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成第二表面（100b）的步骤中，所述气体还包括碳氢化合物气体。
7.根据权利要求1所述的制造碳化硅半导体器件（200）的方法，其中，
在所述的形成第二表面（100b）的步骤和所述的形成氧化膜（126）的步骤之间，将所述碳化硅半导体（100）布置在隔绝空气的气氛中。
8.一种碳化硅半导体器件（200）的制造装置（10），其包括：
去除单元（11），所述去除单元（11）用于通过使用含有氢气的气体进行干法刻蚀来去除碳化硅半导体（100）的至少部分注入有杂质的第一表面（100a），
形成单元（12），所述形成单元（12）用于在通过在所述碳化硅半导体（100）上去除所述第一表面（100a）而形成的第二表面（100b）上，来形成构成所述碳化硅半导体器件（200）的氧化膜（126），以及
连接单元（13），所述连接单元（13）以使得能够转移所述碳化硅半导体（100）的方式来连接所述去除单元（11）和所述形成单元（12），
其中，所述连接单元（13）中的用于转移所述碳化硅半导体（100）的区域能够隔绝空气。
CN2011800047820A 2010-06-16 2011-02-23 制造碳化硅半导体器件的方法和装置 Pending CN102782820A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-136866 2010-06-16
JP2010136866A JP2012004269A (ja) 2010-06-16 2010-06-16 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
PCT/JP2011/054010 WO2011158528A1 (ja) 2010-06-16 2011-02-23 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置

Publications (1)

Publication Number Publication Date
CN102782820A true CN102782820A (zh) 2012-11-14

Family

ID=45347940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800047820A Pending CN102782820A (zh) 2010-06-16 2011-02-23 制造碳化硅半导体器件的方法和装置

Country Status (8)

Country Link
US (1) US20120214309A1 (zh)
EP (1) EP2584594A4 (zh)
JP (1) JP2012004269A (zh)
KR (1) KR20130076791A (zh)
CN (1) CN102782820A (zh)
CA (1) CA2779426A1 (zh)
TW (1) TW201203391A (zh)
WO (1) WO2011158528A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952811A (zh) * 2015-12-11 2017-07-14 丰田自动车株式会社 制造半导体装置的方法
US10600921B2 (en) 2013-11-22 2020-03-24 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256094B2 (en) * 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP2012004275A (ja) 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
EP2833409A4 (en) * 2012-03-30 2015-11-11 Hitachi Ltd SILICON CARBIDE FIELD EFFECT TRANSISTOR
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6162388B2 (ja) * 2012-11-14 2017-07-12 新日本無線株式会社 炭化珪素半導体装置の製造方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN116569310A (zh) * 2020-12-18 2023-08-08 国立大学法人京都大学 SiC半导体元件的制造方法及SiC金属氧化物半导体场效应晶体管
WO2024241167A1 (en) * 2023-05-19 2024-11-28 Consiglio Nazionale Delle Ricerche Power transistor semiconductor device and method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297172B1 (en) * 1999-06-07 2001-10-02 Sony Corporation Method of forming oxide film
US20070015333A1 (en) * 2005-06-15 2007-01-18 Fuji Electric Holdings Co., Ltd. Method for manufacturing silicon carbide semiconductor devices
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN101263589A (zh) * 2005-09-13 2008-09-10 大见忠弘 半导体装置的制造方法及半导体制造装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
JP3261683B2 (ja) 1991-05-31 2002-03-04 忠弘 大見 半導体の洗浄方法及び洗浄装置
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JPH0851110A (ja) * 1994-08-05 1996-02-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JPH10261615A (ja) * 1997-03-17 1998-09-29 Fuji Electric Co Ltd ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4044053B2 (ja) * 2002-03-19 2008-02-06 財団法人電力中央研究所 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
US7781312B2 (en) * 2006-12-13 2010-08-24 General Electric Company Silicon carbide devices and method of making
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5125095B2 (ja) * 2006-12-22 2013-01-23 パナソニック株式会社 ＳｉＣエピタキシャル膜付き基板の製造方法及びＳｉＣエピタキシャル膜付き基板の製造装置
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
EP2395133B1 (en) * 2009-01-30 2020-03-04 Showa Denko K.K. Method for producing epitaxial silicon carbide single crystal substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297172B1 (en) * 1999-06-07 2001-10-02 Sony Corporation Method of forming oxide film
US20070015333A1 (en) * 2005-06-15 2007-01-18 Fuji Electric Holdings Co., Ltd. Method for manufacturing silicon carbide semiconductor devices
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN101263589A (zh) * 2005-09-13 2008-09-10 大见忠弘 半导体装置的制造方法及半导体制造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600921B2 (en) 2013-11-22 2020-03-24 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN106952811A (zh) * 2015-12-11 2017-07-14 丰田自动车株式会社 制造半导体装置的方法
TWI630645B (zh) * 2015-12-11 2018-07-21 豐田自動車股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
KR20130076791A (ko) 2013-07-08
TW201203391A (en) 2012-01-16
WO2011158528A1 (ja) 2011-12-22
EP2584594A4 (en) 2014-07-23
US20120214309A1 (en) 2012-08-23
EP2584594A1 (en) 2013-04-24
JP2012004269A (ja) 2012-01-05
CA2779426A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102782820A (zh) 制造碳化硅半导体器件的方法和装置
TW201230178A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
US20120178259A1 (en) Method of cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor
CN101336473A (zh) 制造碳化硅半导体器件的方法
CN103489760B (zh) SiC衬底同质外延碳硅双原子层薄膜的方法
US8642476B2 (en) Method for manufacturing silicon carbide semiconductor device
CN107731728A (zh) 基板支撑组件
US10208400B2 (en) Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
CN102502592A (zh) 在4H/6H-SiC碳面外延生长晶圆级石墨烯的方法
US11158503B2 (en) Silicon carbide semiconductor substrate
US11942330B2 (en) Methods for selective dry etching gallium oxide
US8232184B2 (en) Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device
CN103474332B (zh) 提升网状生长Web Growth的刻蚀方法
CN103489759B (zh) SiC衬底同质网状生长Web Growth外延方法
JP2595935B2 (ja) 表面清浄化方法
JP2002289612A (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
O‘Brien et al. Morphology of silicon oxides on silicon carbide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121114