JPH0851110A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH0851110A JPH0851110A JP18444094A JP18444094A JPH0851110A JP H0851110 A JPH0851110 A JP H0851110A JP 18444094 A JP18444094 A JP 18444094A JP 18444094 A JP18444094 A JP 18444094A JP H0851110 A JPH0851110 A JP H0851110A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- thin film
- substrate
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000010408 film Substances 0.000 claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 93
- 239000010703 silicon Substances 0.000 claims abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 239000010409 thin film Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 33
- 229910003460 diamond Inorganic materials 0.000 abstract description 29
- 239000010432 diamond Substances 0.000 abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 24
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 239000000463 material Substances 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 21
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 150000001485 argon Chemical class 0.000 description 1
- 229910021386 carbon form Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Silicon Compounds (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 シリコン以外の半導体基板に形成される電子
素子用の、基板との界面及び絶縁膜中のトラップ準位密
度の小さい絶縁膜の形成方法を提供する。特に炭化珪素
やダイヤモンド等のワイドバンドギャップ半導体材料を
用いた高温パワーデバイス用ＭＯＳ素子に有効な、絶縁
膜の形成方法を提供することを目的とする。 【構成】 シリコン以外の半導体の清浄基板上に第一の
プロセスによりシリコン薄膜を形成する。次に第２のプ
ロセスにより上記シリコン薄膜を酸化することにより、
トラップ準位密度の低い酸化珪素絶縁膜をシリコン以外
の半導体基板上に形成する。
素子用の、基板との界面及び絶縁膜中のトラップ準位密
度の小さい絶縁膜の形成方法を提供する。特に炭化珪素
やダイヤモンド等のワイドバンドギャップ半導体材料を
用いた高温パワーデバイス用ＭＯＳ素子に有効な、絶縁
膜の形成方法を提供することを目的とする。 【構成】 シリコン以外の半導体の清浄基板上に第一の
プロセスによりシリコン薄膜を形成する。次に第２のプ
ロセスにより上記シリコン薄膜を酸化することにより、
トラップ準位密度の低い酸化珪素絶縁膜をシリコン以外
の半導体基板上に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン以外の半導体
基板に形成される電子素子用の、基板との界面及び絶縁
膜中のトラップ準位密度の小さい絶縁膜の形成方法に関
する。特に炭化珪素やダイヤモンド等のワイドバンドギ
ャップ半導体材料を用いた高温パワーデバイス用ＭＯＳ
素子に有効な、絶縁膜の形成方法に関する。
基板に形成される電子素子用の、基板との界面及び絶縁
膜中のトラップ準位密度の小さい絶縁膜の形成方法に関
する。特に炭化珪素やダイヤモンド等のワイドバンドギ
ャップ半導体材料を用いた高温パワーデバイス用ＭＯＳ
素子に有効な、絶縁膜の形成方法に関する。
【０００２】
【従来の技術】シリコン半導体素子の場合は、基板であ
るシリコンを酸化した酸化珪素膜を絶縁膜として用いる
ことができ、基板との界面及び絶縁膜中のトラップ準位
密度の低い良好な絶縁膜を再現性良く形成することがで
きる。一方、シリコン以外の半導体素子の場合は、基板
そのものの酸化膜が絶縁膜として良好な特性を示さない
ため、酸化珪素膜を基板表面に蒸着するなどして絶縁膜
を形成している。
るシリコンを酸化した酸化珪素膜を絶縁膜として用いる
ことができ、基板との界面及び絶縁膜中のトラップ準位
密度の低い良好な絶縁膜を再現性良く形成することがで
きる。一方、シリコン以外の半導体素子の場合は、基板
そのものの酸化膜が絶縁膜として良好な特性を示さない
ため、酸化珪素膜を基板表面に蒸着するなどして絶縁膜
を形成している。
【０００３】従来、例えば炭化珪素の半導体素子の絶縁
膜は、炭化珪素基板表面に酸化珪素薄膜をスパッタ法や
ＣＶＤ法等により形成するか、炭化珪素基板自体を表面
から酸化して形成していた。また、シリコンを構成元素
として含まない半導体材料例えばダイヤモンドの場合
は、基板表面に酸化珪素薄膜をスパッタ法やＣＶＤ法等
により形成していた。
膜は、炭化珪素基板表面に酸化珪素薄膜をスパッタ法や
ＣＶＤ法等により形成するか、炭化珪素基板自体を表面
から酸化して形成していた。また、シリコンを構成元素
として含まない半導体材料例えばダイヤモンドの場合
は、基板表面に酸化珪素薄膜をスパッタ法やＣＶＤ法等
により形成していた。
【０００４】
【発明が解決しようとする課題】この様なシリコン以外
の半導体材料を用いた電子素子用の絶縁膜の従来の形成
方法に於て、スパッタ法やＣＶＤ法等によって酸化珪素
膜を形成した場合には、膜形成中に、絶縁膜中及び半導
体基板との界面にスパッタ雰囲気（プラズマ雰囲気）中
のイオンの衝撃などにより欠陥が導入されて、トラップ
準位密度が大きくなり電子素子として十分に機能する絶
縁膜は得られなかった。また、炭化珪素自体を酸化した
場合には、炭化珪素の構成元素がシリコンと炭素である
ため、酸化によって酸化珪素が形成されると同時に炭素
が酸化絶縁膜中や基板との界面に残留することとなる。
この余分な炭素はトラップ準位を形成するため、炭化珪
素の自己酸化膜は電子素子用の絶縁膜としては問題があ
った。特に高温での動作が必要な高温パワーデバイス用
ＭＯＳのゲート絶縁膜は、非常に低いトラップ準位密度
に保たれる必要があり、従来の形成方法では不十分であ
った。
の半導体材料を用いた電子素子用の絶縁膜の従来の形成
方法に於て、スパッタ法やＣＶＤ法等によって酸化珪素
膜を形成した場合には、膜形成中に、絶縁膜中及び半導
体基板との界面にスパッタ雰囲気（プラズマ雰囲気）中
のイオンの衝撃などにより欠陥が導入されて、トラップ
準位密度が大きくなり電子素子として十分に機能する絶
縁膜は得られなかった。また、炭化珪素自体を酸化した
場合には、炭化珪素の構成元素がシリコンと炭素である
ため、酸化によって酸化珪素が形成されると同時に炭素
が酸化絶縁膜中や基板との界面に残留することとなる。
この余分な炭素はトラップ準位を形成するため、炭化珪
素の自己酸化膜は電子素子用の絶縁膜としては問題があ
った。特に高温での動作が必要な高温パワーデバイス用
ＭＯＳのゲート絶縁膜は、非常に低いトラップ準位密度
に保たれる必要があり、従来の形成方法では不十分であ
った。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
め、基板表面にシリコン薄膜を形成する第一のプロセス
と、上記第一のプロセスにより形成されたシリコン薄膜
を酸化する第２のプロセスを含むことを特徴とする絶縁
膜の形成方法を発明した。
め、基板表面にシリコン薄膜を形成する第一のプロセス
と、上記第一のプロセスにより形成されたシリコン薄膜
を酸化する第２のプロセスを含むことを特徴とする絶縁
膜の形成方法を発明した。
【０００６】
【作用】本発明の絶縁膜の形成方法において、まず炭化
珪素またはダイヤモンド等のシリコン以外の半導体材料
基板１の清浄表面２上に第一のプロセスによりシリコン
薄膜３を図１（ａ）の様に形成する。次に通常のシリコ
ンプロセスの酸化膜形成方法に従って上記第一のプロセ
スにより形成したシリコン薄膜３を酸化し、図１（ｂ）
の様に絶縁膜である酸化珪素膜４を形成する。この第２
のプロセスの酸化プロセスにおいて、シリコン薄膜を表
面に有する基板は酸素叉は水蒸気雰囲気中で７００℃か
ら１３００℃程度の温度範囲に加熱される。シリコンプ
ロセスにおいては、基板であるシリコン自体を酸化処理
する事により良好な界面・絶縁性・低いトラップ準位密
度を有する酸化珪素絶縁膜が形成できることが知られて
おり、本発明の絶縁膜４もシリコン薄膜３の酸化によっ
て形成されるためシリコンプロセスに於ける自己酸化膜
と同等の絶縁膜が得られる。
珪素またはダイヤモンド等のシリコン以外の半導体材料
基板１の清浄表面２上に第一のプロセスによりシリコン
薄膜３を図１（ａ）の様に形成する。次に通常のシリコ
ンプロセスの酸化膜形成方法に従って上記第一のプロセ
スにより形成したシリコン薄膜３を酸化し、図１（ｂ）
の様に絶縁膜である酸化珪素膜４を形成する。この第２
のプロセスの酸化プロセスにおいて、シリコン薄膜を表
面に有する基板は酸素叉は水蒸気雰囲気中で７００℃か
ら１３００℃程度の温度範囲に加熱される。シリコンプ
ロセスにおいては、基板であるシリコン自体を酸化処理
する事により良好な界面・絶縁性・低いトラップ準位密
度を有する酸化珪素絶縁膜が形成できることが知られて
おり、本発明の絶縁膜４もシリコン薄膜３の酸化によっ
て形成されるためシリコンプロセスに於ける自己酸化膜
と同等の絶縁膜が得られる。
【０００７】本発明の絶縁膜の形成方法に於て、酸化絶
縁膜形成中にイオンの衝撃など酸化膜中および基板との
界面に欠陥が導入される様な要因は無い。たとえ第一の
プロセスによるシリコン薄膜の形成時にシリコン薄膜中
に欠陥が導入された場合でも、第２の酸化プロセスによ
り欠陥が取り除かれ欠陥密度の低い絶縁膜が形成可能で
ある。
縁膜形成中にイオンの衝撃など酸化膜中および基板との
界面に欠陥が導入される様な要因は無い。たとえ第一の
プロセスによるシリコン薄膜の形成時にシリコン薄膜中
に欠陥が導入された場合でも、第２の酸化プロセスによ
り欠陥が取り除かれ欠陥密度の低い絶縁膜が形成可能で
ある。
【０００８】また、上記第一のシリコン薄膜の形成プロ
セスの前に基板の表面を十分に清浄化する事により、第
一のプロセスにより形成されるシリコン薄膜と基板との
界面の不純物を除いておけば、第２のプロセスの酸化中
または酸化後に絶縁酸化膜／基板界面に不純物が残留ま
たは析出する事は無く、絶縁膜／基板界面のトラップ密
度も低く保つことができる。
セスの前に基板の表面を十分に清浄化する事により、第
一のプロセスにより形成されるシリコン薄膜と基板との
界面の不純物を除いておけば、第２のプロセスの酸化中
または酸化後に絶縁酸化膜／基板界面に不純物が残留ま
たは析出する事は無く、絶縁膜／基板界面のトラップ密
度も低く保つことができる。
【０００９】半導体基板材料が炭化珪素やダイヤモンド
等の高温材料つまり高温下でも安定な材料の場合は、第
一のプロセスのシリコン薄膜形成の前処理として６００
℃以上１０００℃程度の熱処理を１０ー7Ｔｏｒｒ以上の
高真空中叉は不活性ガスや水素雰囲気中で行うことによ
り清浄な表面を形成することが出来る。この場合、シリ
コンの場合のように表面の炭素不純物と反応して炭化珪
素のような安定な不純物が形成されたりすることも少な
い。清浄な表面上に第一のプロセスにより形成されるシ
リコン薄膜と基板との界面は原子レベルで急峻となる。
等の高温材料つまり高温下でも安定な材料の場合は、第
一のプロセスのシリコン薄膜形成の前処理として６００
℃以上１０００℃程度の熱処理を１０ー7Ｔｏｒｒ以上の
高真空中叉は不活性ガスや水素雰囲気中で行うことによ
り清浄な表面を形成することが出来る。この場合、シリ
コンの場合のように表面の炭素不純物と反応して炭化珪
素のような安定な不純物が形成されたりすることも少な
い。清浄な表面上に第一のプロセスにより形成されるシ
リコン薄膜と基板との界面は原子レベルで急峻となる。
【００１０】第一のプロセスにより形成されるシリコン
薄膜が、形成温度を７００℃以上として基板表面に１０
μｍ／ｈ以下の形成速度でヘテロエピタキシャルさせた
単結晶薄膜である場合は特に、絶縁膜中及び絶縁膜／基
板界面のトラップ準位密度が低かった。しかし、上記範
囲より形成温度を低くするか形成速度を速くする事によ
り形成された多結晶薄膜叉はアモルファス薄膜でも、本
発明の絶縁膜の形成方法の第一のプロセスによって形成
されたシリコン薄膜として十分に機能し、第２のプロセ
スの酸化処理後は良好な絶縁膜となった。
薄膜が、形成温度を７００℃以上として基板表面に１０
μｍ／ｈ以下の形成速度でヘテロエピタキシャルさせた
単結晶薄膜である場合は特に、絶縁膜中及び絶縁膜／基
板界面のトラップ準位密度が低かった。しかし、上記範
囲より形成温度を低くするか形成速度を速くする事によ
り形成された多結晶薄膜叉はアモルファス薄膜でも、本
発明の絶縁膜の形成方法の第一のプロセスによって形成
されたシリコン薄膜として十分に機能し、第２のプロセ
スの酸化処理後は良好な絶縁膜となった。
【００１１】半導体基板材料が例えば炭化珪素の場合は
特に、第一のプロセスによって形成されるシリコンに比
べて基板材料の酸化速度が非常に遅い。このため、第２
のプロセスの酸化処理においてシリコン薄膜表面から酸
化が進んだ場合に、広い酸化条件下で酸化膜の形成は基
板との界面でほぼ止まる。このことは、第一のプロセス
により基板表面に形成したシリコン薄膜のみを第２のプ
ロセスにより酸化することの制御性再現性が優れている
ことを意味している。酸化後の絶縁膜／半導体基板の界
面は第一のプロセスによって形成されたシリコン薄膜／
半導体基板界面にほぼ一致する。この様に本発明の絶縁
膜の形成方法においては、従来例の炭化珪素を自己酸化
した場合のように余分な炭素が絶縁酸化膜中や絶縁膜／
基板界面に残留しトラップ準位を形成することも少な
い。
特に、第一のプロセスによって形成されるシリコンに比
べて基板材料の酸化速度が非常に遅い。このため、第２
のプロセスの酸化処理においてシリコン薄膜表面から酸
化が進んだ場合に、広い酸化条件下で酸化膜の形成は基
板との界面でほぼ止まる。このことは、第一のプロセス
により基板表面に形成したシリコン薄膜のみを第２のプ
ロセスにより酸化することの制御性再現性が優れている
ことを意味している。酸化後の絶縁膜／半導体基板の界
面は第一のプロセスによって形成されたシリコン薄膜／
半導体基板界面にほぼ一致する。この様に本発明の絶縁
膜の形成方法においては、従来例の炭化珪素を自己酸化
した場合のように余分な炭素が絶縁酸化膜中や絶縁膜／
基板界面に残留しトラップ準位を形成することも少な
い。
【００１２】上記第２のプロセスの酸化処理において、
第１のプロセスによって形成されたシリコン薄膜を酸素
または水蒸気雰囲気下に置き、例えばアルゴンレーザの
様なシリコンに吸収される波長を有する光を上記シリコ
ン薄膜表面に照射することにより加熱して酸化すると有
効であることを確認した。つまり上記光による表面から
の加熱はシリコンに主に与えられ基板の加熱は低く抑え
られ基板の酸化が抑えられる。この光による加熱は、基
板が例えばダイヤモンドの様に酸化され易い材料の場合
でも、シリコンのみを加熱酸化して酸化珪素を形成でき
るので有効であった。酸化され形成された酸化珪素のバ
ンドギャップは広いため、形成された酸化珪素による光
の吸収は低く、酸化珪素絶縁膜が形成後に必要以上に加
熱されることもない。
第１のプロセスによって形成されたシリコン薄膜を酸素
または水蒸気雰囲気下に置き、例えばアルゴンレーザの
様なシリコンに吸収される波長を有する光を上記シリコ
ン薄膜表面に照射することにより加熱して酸化すると有
効であることを確認した。つまり上記光による表面から
の加熱はシリコンに主に与えられ基板の加熱は低く抑え
られ基板の酸化が抑えられる。この光による加熱は、基
板が例えばダイヤモンドの様に酸化され易い材料の場合
でも、シリコンのみを加熱酸化して酸化珪素を形成でき
るので有効であった。酸化され形成された酸化珪素のバ
ンドギャップは広いため、形成された酸化珪素による光
の吸収は低く、酸化珪素絶縁膜が形成後に必要以上に加
熱されることもない。
【００１３】光による加熱は、例えば上述のアルゴンレ
ーザ光をダイヤモンド上に形成されたシリコン薄膜に照
射した場合のように、シリコン薄膜には吸収され基板は
透過する光の波長を選ぶことにより、シリコン薄膜表面
からでも半導体基板裏面からでも光を照射することによ
り、効率よくシリコン薄膜のみを加熱できる。
ーザ光をダイヤモンド上に形成されたシリコン薄膜に照
射した場合のように、シリコン薄膜には吸収され基板は
透過する光の波長を選ぶことにより、シリコン薄膜表面
からでも半導体基板裏面からでも光を照射することによ
り、効率よくシリコン薄膜のみを加熱できる。
【００１４】次に本発明を具体的な実施例にしたがって
詳細に説明する。
詳細に説明する。
【００１５】
（実施例１）本発明の第一の実施例を図２を用いて説明
する。６Ｈ−ＳｉＣのウェハ表面にＮをドープしたｎ型
のホモエピタキシャル層を３μｍの膜厚で常圧ＣＶＤ法
により形成した基板を用い、上記基板表面に第１のプロ
セスによりシリコン薄膜を２３０Åの膜厚で形成した。
つまり、単結晶６Ｈ−ＳｉＣ（０００１）面のオフアク
シスウェハ５を常圧ＣＶＤ装置内６に設置し、まずＨＣ
ｌガスにより１５００℃でウェハ表面をエッチングし清
浄表面７を形成し、次に上記清浄表面７にＳｉＨ4:0.3s
ccm・Ｃ3Ｈ8:0.2sccm・Ｈ2:3slmを供給し１５００℃で
ヘテロエピタキシャル成長させた。この時、成長装置内
にＮガスも導入する事によりｎ型の６Ｈ−ＳｉＣエピタ
キシャル層８を３μｍの膜厚で形成し、これを本発明の
絶縁膜の形成方法の基板として用いた。上記基板表面９
の６Ｈ−ＳｉＣエピタキシャル成長に続いて、基板温度
を９００℃としＳｉＨ4・Ｈ2のみを導入した常圧ＣＶＤ
を行なう本発明に述べた第１のプロセスにより、シリコ
ン薄膜１０を６Ｈ−ＳｉＣ（０００１）表面９に２３０
Åの膜厚でヘテロエピタキシャルさせた。この場合、第
１のプロセスによるシリコン薄膜形成が、基板表面の６
Ｈ−ＳｉＣのエピタキシャル成長と連続して行なわれる
ので、シリコン薄膜／基板界面９は清浄に保たれ不純物
は殆ど存在しない。このシリコン薄膜／ＳｉＣを酸素雰
囲気に設置し１０００℃で１０分間ドライ酸化する本発
明の第２のプロセスにより、第１のプロセスにより形成
されたシリコン薄膜１０が酸化され５００Åの膜厚の酸
化珪素絶縁膜１１に変化した。図３のように、本発明の
第一の実施例の絶縁膜の形成方法による絶縁酸化珪素膜
表面にＭｏの電極１２を蒸着し、基板表面のＳｉＣ８に
はＮｉを蒸着し熱処理してオーミック電極１３を形成し
て、酸化珪素絶縁膜／ＳｉＣのＣ−Ｖ特性を測定した。
この結果から求められたトラップ準位密度は、約１ｘ１
０12ｃｍ-1と、スパッタ法によりＳｉＣ表面に形成され
た酸化珪素絶縁膜の場合の１ｘ１０13ｃｍ-1以上に比べ
て非常に低い値であった。
する。６Ｈ−ＳｉＣのウェハ表面にＮをドープしたｎ型
のホモエピタキシャル層を３μｍの膜厚で常圧ＣＶＤ法
により形成した基板を用い、上記基板表面に第１のプロ
セスによりシリコン薄膜を２３０Åの膜厚で形成した。
つまり、単結晶６Ｈ−ＳｉＣ（０００１）面のオフアク
シスウェハ５を常圧ＣＶＤ装置内６に設置し、まずＨＣ
ｌガスにより１５００℃でウェハ表面をエッチングし清
浄表面７を形成し、次に上記清浄表面７にＳｉＨ4:0.3s
ccm・Ｃ3Ｈ8:0.2sccm・Ｈ2:3slmを供給し１５００℃で
ヘテロエピタキシャル成長させた。この時、成長装置内
にＮガスも導入する事によりｎ型の６Ｈ−ＳｉＣエピタ
キシャル層８を３μｍの膜厚で形成し、これを本発明の
絶縁膜の形成方法の基板として用いた。上記基板表面９
の６Ｈ−ＳｉＣエピタキシャル成長に続いて、基板温度
を９００℃としＳｉＨ4・Ｈ2のみを導入した常圧ＣＶＤ
を行なう本発明に述べた第１のプロセスにより、シリコ
ン薄膜１０を６Ｈ−ＳｉＣ（０００１）表面９に２３０
Åの膜厚でヘテロエピタキシャルさせた。この場合、第
１のプロセスによるシリコン薄膜形成が、基板表面の６
Ｈ−ＳｉＣのエピタキシャル成長と連続して行なわれる
ので、シリコン薄膜／基板界面９は清浄に保たれ不純物
は殆ど存在しない。このシリコン薄膜／ＳｉＣを酸素雰
囲気に設置し１０００℃で１０分間ドライ酸化する本発
明の第２のプロセスにより、第１のプロセスにより形成
されたシリコン薄膜１０が酸化され５００Åの膜厚の酸
化珪素絶縁膜１１に変化した。図３のように、本発明の
第一の実施例の絶縁膜の形成方法による絶縁酸化珪素膜
表面にＭｏの電極１２を蒸着し、基板表面のＳｉＣ８に
はＮｉを蒸着し熱処理してオーミック電極１３を形成し
て、酸化珪素絶縁膜／ＳｉＣのＣ−Ｖ特性を測定した。
この結果から求められたトラップ準位密度は、約１ｘ１
０12ｃｍ-1と、スパッタ法によりＳｉＣ表面に形成され
た酸化珪素絶縁膜の場合の１ｘ１０13ｃｍ-1以上に比べ
て非常に低い値であった。
【００１６】上記本発明の絶縁膜の形成方法により形成
された絶縁膜／ＳｉＣ界面１４は、第１のプロセスによ
り形成されたシリコン薄膜／ＳｉＣヘテロ界面９をその
まま保存しており、清浄な平坦な界面を形成している。
本実施例において、シリコン薄膜を形成する第一のプロ
セスとしてＳｉＣの形成後の連続したＣＶＤ法を用いた
が、上記ＳｉＣを形成したＣＶＤ装置から一度基板を取
り出し、ＭＢＥ装置・スパッタ装置など他の薄膜形成装
置に設置し表面清浄化後にシリコン薄膜を形成しても良
い。この場合、第一のプロセスのシリコン薄膜形成の前
処理として、ＳｉＣ基板表面の６００℃以上１０００℃
程度の熱処理を１０ー7Ｔｏｒｒ以上の高真空中叉は不活
性ガスや水素雰囲気中で行うことにより清浄な表面を形
成することが出来る。
された絶縁膜／ＳｉＣ界面１４は、第１のプロセスによ
り形成されたシリコン薄膜／ＳｉＣヘテロ界面９をその
まま保存しており、清浄な平坦な界面を形成している。
本実施例において、シリコン薄膜を形成する第一のプロ
セスとしてＳｉＣの形成後の連続したＣＶＤ法を用いた
が、上記ＳｉＣを形成したＣＶＤ装置から一度基板を取
り出し、ＭＢＥ装置・スパッタ装置など他の薄膜形成装
置に設置し表面清浄化後にシリコン薄膜を形成しても良
い。この場合、第一のプロセスのシリコン薄膜形成の前
処理として、ＳｉＣ基板表面の６００℃以上１０００℃
程度の熱処理を１０ー7Ｔｏｒｒ以上の高真空中叉は不活
性ガスや水素雰囲気中で行うことにより清浄な表面を形
成することが出来る。
【００１７】清浄な表面上に第一のプロセスにより形成
されるシリコン薄膜と基板との界面９は原子レベルで急
峻となる。第一のプロセスにより形成されるシリコン薄
膜が、形成温度を７００℃以上として基板表面に１０μ
ｍ／ｈ以下の形成速度でヘテロエピタキシャルさせた単
結晶薄膜である場合は特に、絶縁膜中及び絶縁膜／基板
界面のトラップ準位密度が低かった。しかし、上記範囲
より形成温度を低くするか形成速度を速くする事により
形成された多結晶薄膜叉はアモルファス薄膜でも良好な
絶縁膜を形成する本発明の第一のプロセスによって形成
されたシリコン薄膜として十分に機能した。
されるシリコン薄膜と基板との界面９は原子レベルで急
峻となる。第一のプロセスにより形成されるシリコン薄
膜が、形成温度を７００℃以上として基板表面に１０μ
ｍ／ｈ以下の形成速度でヘテロエピタキシャルさせた単
結晶薄膜である場合は特に、絶縁膜中及び絶縁膜／基板
界面のトラップ準位密度が低かった。しかし、上記範囲
より形成温度を低くするか形成速度を速くする事により
形成された多結晶薄膜叉はアモルファス薄膜でも良好な
絶縁膜を形成する本発明の第一のプロセスによって形成
されたシリコン薄膜として十分に機能した。
【００１８】本発明の第２のプロセスの酸化処理は、上
述の酸素雰囲気で行うドライ酸化以外の水蒸気雰囲気で
行うウェット酸化でも良く、大気圧でなく減圧／加圧雰
囲気でもよい事を確認した。この場合、酸化条件・酸化
時間を多少変化させても、シリコン薄膜がすべて酸化さ
れた後、絶縁酸化膜の膜厚は殆ど変化しない。これはシ
リコンの酸化速度に比べてＳｉＣの酸化速度が極端に小
さいためで、第一のプロセスにおいてシリコン薄膜の膜
厚を制御しておけば酸化条件の広い範囲で酸化絶縁膜の
膜厚が一定に制御される。これは、ＳｉＣのデバイス形
成プロセスにおいて、酸化珪素絶縁膜形成後に行われる
他のプロセスによって、最初に形成された絶縁膜厚が変
化しないことを意味し、デバイスプロセス上も有効であ
る。
述の酸素雰囲気で行うドライ酸化以外の水蒸気雰囲気で
行うウェット酸化でも良く、大気圧でなく減圧／加圧雰
囲気でもよい事を確認した。この場合、酸化条件・酸化
時間を多少変化させても、シリコン薄膜がすべて酸化さ
れた後、絶縁酸化膜の膜厚は殆ど変化しない。これはシ
リコンの酸化速度に比べてＳｉＣの酸化速度が極端に小
さいためで、第一のプロセスにおいてシリコン薄膜の膜
厚を制御しておけば酸化条件の広い範囲で酸化絶縁膜の
膜厚が一定に制御される。これは、ＳｉＣのデバイス形
成プロセスにおいて、酸化珪素絶縁膜形成後に行われる
他のプロセスによって、最初に形成された絶縁膜厚が変
化しないことを意味し、デバイスプロセス上も有効であ
る。
【００１９】（実施例２）図４を用いて本発明の第２の
実施例を説明する。ダイヤモンド単結晶１５（００１）
表面にＢをドープしたｐ型のホモエピタキシャル層１６
を３μｍの膜厚でマイクロ波ＣＶＤ法により形成した基
板を用い、上記基板表面１７に第１のプロセスによりシ
リコン薄膜１８を１００Åの膜厚で形成した。つまり、
単結晶ダイヤモンド１５（００１）面をマイクロ波ＣＶ
Ｄ装置内に設置し、ＣＯ:5sccm・Ｈ 2:100sccmを供給し
圧力３０００Ｐａ・マイクロ波パワー３００Ｗ・基板温
度９００℃でヘテロエピタキシャル成長させた。この
時、成長装置内にジボランガスも導入する事によりｐ型
のダイヤモンドエピタキシャル層１６を３μｍの膜厚で
形成し、これを本発明の絶縁膜の形成方法の基板として
用いた。
実施例を説明する。ダイヤモンド単結晶１５（００１）
表面にＢをドープしたｐ型のホモエピタキシャル層１６
を３μｍの膜厚でマイクロ波ＣＶＤ法により形成した基
板を用い、上記基板表面１７に第１のプロセスによりシ
リコン薄膜１８を１００Åの膜厚で形成した。つまり、
単結晶ダイヤモンド１５（００１）面をマイクロ波ＣＶ
Ｄ装置内に設置し、ＣＯ:5sccm・Ｈ 2:100sccmを供給し
圧力３０００Ｐａ・マイクロ波パワー３００Ｗ・基板温
度９００℃でヘテロエピタキシャル成長させた。この
時、成長装置内にジボランガスも導入する事によりｐ型
のダイヤモンドエピタキシャル層１６を３μｍの膜厚で
形成し、これを本発明の絶縁膜の形成方法の基板として
用いた。
【００２０】上記基板をＭＢＥ装置に設置し、１０ー８
Ｔｏｒｒ以上の高真空下で１０００℃に加熱し清浄表面
１７とし、シリコン分子線を供給して基板温度９００℃
で１００Åのシリコン薄膜１８を形成した。
Ｔｏｒｒ以上の高真空下で１０００℃に加熱し清浄表面
１７とし、シリコン分子線を供給して基板温度９００℃
で１００Åのシリコン薄膜１８を形成した。
【００２１】このシリコン薄膜／ダイヤモンドを１０ー
５Ｔｏｒｒ以下の真空中に設置し１０００℃まで加熱
し、その後加熱を止めて直ちに酸素を供給し自然冷却し
た。この自然冷却中に酸化させる本発明の第２のプロセ
スにより、第１のプロセスにより形成されたシリコン薄
膜が酸化され２２０Åの膜厚の酸化珪素絶縁膜に変化し
た。ダイヤモンドを酸素雰囲気中で加熱するとダイヤモ
ンド結晶が表面１７からエッチされたり黒鉛化して崩れ
るため、この様な酸化法を使用した。この自然冷却中の
酸化によるダイヤモンド表面への影響は無視できるほど
小さく、ダイヤモンド表面１７に形成されたシリコン薄
膜１８のみが酸化された。本発明の第２の実施例の絶縁
膜の形成方法による酸化珪素絶縁膜１９表面に、図３の
様にＭｏの電極１２を蒸着し、基板表面のダイヤモンド
にはＴｉ１３を蒸着しオーミック電極を形成して、酸化
珪素絶縁膜／ダイヤモンドのＣ−Ｖ特性を測定した。こ
の結果から求められたトラップ準位密度は、約５ｘ１０
12ｃｍ-1と、スパッタ法によりダイヤモンド表面に形成
された酸化珪素絶縁膜の場合の５ｘ１０13ｃｍ-1以上に
比べて非常に低い値であった。
５Ｔｏｒｒ以下の真空中に設置し１０００℃まで加熱
し、その後加熱を止めて直ちに酸素を供給し自然冷却し
た。この自然冷却中に酸化させる本発明の第２のプロセ
スにより、第１のプロセスにより形成されたシリコン薄
膜が酸化され２２０Åの膜厚の酸化珪素絶縁膜に変化し
た。ダイヤモンドを酸素雰囲気中で加熱するとダイヤモ
ンド結晶が表面１７からエッチされたり黒鉛化して崩れ
るため、この様な酸化法を使用した。この自然冷却中の
酸化によるダイヤモンド表面への影響は無視できるほど
小さく、ダイヤモンド表面１７に形成されたシリコン薄
膜１８のみが酸化された。本発明の第２の実施例の絶縁
膜の形成方法による酸化珪素絶縁膜１９表面に、図３の
様にＭｏの電極１２を蒸着し、基板表面のダイヤモンド
にはＴｉ１３を蒸着しオーミック電極を形成して、酸化
珪素絶縁膜／ダイヤモンドのＣ−Ｖ特性を測定した。こ
の結果から求められたトラップ準位密度は、約５ｘ１０
12ｃｍ-1と、スパッタ法によりダイヤモンド表面に形成
された酸化珪素絶縁膜の場合の５ｘ１０13ｃｍ-1以上に
比べて非常に低い値であった。
【００２２】上記本発明の絶縁膜の形成方法により形成
された絶縁膜／ダイヤモンド界面は、第１のプロセスに
より形成されたシリコン薄膜／ダイヤモンドヘテロ界面
をそのまま保存しており、清浄な平坦な界面を形成して
いる。本実施例において、シリコン薄膜を形成する第一
のプロセスとしてＭＢＥ法を用いたが、スパッタ装置な
ど他の薄膜形成装置に設置し表面清浄化後にシリコン薄
膜を形成しても良い。この場合、第一のプロセスのシリ
コン薄膜形成の前処理として、ＳｉＣ基板表面の６００
℃以上１０００℃程度の熱処理を１０ー7Ｔｏｒｒ以上の
高真空中叉は不活性ガスで行うことにより清浄な表面を
形成することが出来る。清浄な表面上に第一のプロセス
により形成されるシリコン薄膜と基板との界面は原子レ
ベルで急峻となる。第一のプロセスにより形成されるシ
リコン薄膜が、形成温度を７００℃以上として基板表面
に１０μｍ／ｈ以下の形成速度でヘテロエピタキシャル
させた単結晶薄膜である場合は特に、絶縁膜中及び絶縁
膜／基板界面のトラップ準位密度が低かった。しかし、
上記範囲より形成温度を低くするか形成速度を速くする
事により形成された多結晶薄膜叉はアモルファス薄膜で
も良好な絶縁膜を形成する本発明の第一のプロセスによ
って形成されたシリコン薄膜として十分に機能した。
された絶縁膜／ダイヤモンド界面は、第１のプロセスに
より形成されたシリコン薄膜／ダイヤモンドヘテロ界面
をそのまま保存しており、清浄な平坦な界面を形成して
いる。本実施例において、シリコン薄膜を形成する第一
のプロセスとしてＭＢＥ法を用いたが、スパッタ装置な
ど他の薄膜形成装置に設置し表面清浄化後にシリコン薄
膜を形成しても良い。この場合、第一のプロセスのシリ
コン薄膜形成の前処理として、ＳｉＣ基板表面の６００
℃以上１０００℃程度の熱処理を１０ー7Ｔｏｒｒ以上の
高真空中叉は不活性ガスで行うことにより清浄な表面を
形成することが出来る。清浄な表面上に第一のプロセス
により形成されるシリコン薄膜と基板との界面は原子レ
ベルで急峻となる。第一のプロセスにより形成されるシ
リコン薄膜が、形成温度を７００℃以上として基板表面
に１０μｍ／ｈ以下の形成速度でヘテロエピタキシャル
させた単結晶薄膜である場合は特に、絶縁膜中及び絶縁
膜／基板界面のトラップ準位密度が低かった。しかし、
上記範囲より形成温度を低くするか形成速度を速くする
事により形成された多結晶薄膜叉はアモルファス薄膜で
も良好な絶縁膜を形成する本発明の第一のプロセスによ
って形成されたシリコン薄膜として十分に機能した。
【００２３】（実施例３）図５を用いて本発明の第三の
実施例を説明する。
実施例を説明する。
【００２４】ダイヤモンド表面１７に上記実施例２と同
様の方法でシリコン薄膜１８を形成し、この試料を酸素
雰囲気中に設置し、アルゴンレーザ光２０（波長：４８
８０Å・エネルギー：８Ｗ・スキャン速度：３ｃｍ／ｓ
ｅｃ）を照射した。このアルゴンレーザ光によりシリコ
ン薄膜１８のみが加熱され酸化された。上記レーザ光を
シリコン薄膜表面２１でスキャンすることにより、光の
照射された軌跡部分２２が加熱酸化され、酸化珪素絶縁
膜１９が形成された。この場合ダイヤモンド基板１の加
熱は無視できるほどであった。シリコンが吸収する波長
の光を用いた加熱酸化によりダイヤモンド表面の損傷を
低く抑えることができた。この酸化珪素／ダイヤモンド
は上記実施例２の場合と同等の低いトラップ準位密度を
示した。ここで、アルゴンレーザはシリコン薄膜表面か
ら照射しても、ダイヤモンド基板側から照射しても同様
であった。光はアルゴンレーザ以外でも、シリコンが吸
収する波長を含むルビーレーザ・エキシマレーザ・Ｋｒ
レーザ・ハロゲンランプ・Ｘｅフラッシュランプ等でも
有効であった。実施例１においてはＳｉＣ・実施例２・
３においてはダイヤモンド基板に対する絶縁膜の形成に
ついて説明したが、本発明はこれらのＳｉＣ・ダイヤモ
ンドの基板に対するだけのものではなく他の基板材料に
ついても有効である。
様の方法でシリコン薄膜１８を形成し、この試料を酸素
雰囲気中に設置し、アルゴンレーザ光２０（波長：４８
８０Å・エネルギー：８Ｗ・スキャン速度：３ｃｍ／ｓ
ｅｃ）を照射した。このアルゴンレーザ光によりシリコ
ン薄膜１８のみが加熱され酸化された。上記レーザ光を
シリコン薄膜表面２１でスキャンすることにより、光の
照射された軌跡部分２２が加熱酸化され、酸化珪素絶縁
膜１９が形成された。この場合ダイヤモンド基板１の加
熱は無視できるほどであった。シリコンが吸収する波長
の光を用いた加熱酸化によりダイヤモンド表面の損傷を
低く抑えることができた。この酸化珪素／ダイヤモンド
は上記実施例２の場合と同等の低いトラップ準位密度を
示した。ここで、アルゴンレーザはシリコン薄膜表面か
ら照射しても、ダイヤモンド基板側から照射しても同様
であった。光はアルゴンレーザ以外でも、シリコンが吸
収する波長を含むルビーレーザ・エキシマレーザ・Ｋｒ
レーザ・ハロゲンランプ・Ｘｅフラッシュランプ等でも
有効であった。実施例１においてはＳｉＣ・実施例２・
３においてはダイヤモンド基板に対する絶縁膜の形成に
ついて説明したが、本発明はこれらのＳｉＣ・ダイヤモ
ンドの基板に対するだけのものではなく他の基板材料に
ついても有効である。
【００２５】
【発明の効果】本発明は、特に炭化珪素やダイヤモンド
等のワイドバンドギャップ半導体材料を用いた高温パワ
ーデバイス用ＭＯＳ素子に有効な、絶縁膜の形成方法に
関し、シリコン以外の半導体基板に形成される、基板と
の界面及び絶縁膜中のトラップ準位密度の低い電子素子
用の絶縁膜を形成可能とするもので、その工業的意義は
大きい。
等のワイドバンドギャップ半導体材料を用いた高温パワ
ーデバイス用ＭＯＳ素子に有効な、絶縁膜の形成方法に
関し、シリコン以外の半導体基板に形成される、基板と
の界面及び絶縁膜中のトラップ準位密度の低い電子素子
用の絶縁膜を形成可能とするもので、その工業的意義は
大きい。
【図１】（ａ）は本発明の第一のプロセスにより基板上
に形成されたシリコン薄膜を示す図 （ｂ）は本発明の第２のプロセスにより形成された酸化
珪素絶縁膜を示す図
に形成されたシリコン薄膜を示す図 （ｂ）は本発明の第２のプロセスにより形成された酸化
珪素絶縁膜を示す図
【図２】本発明の第一の実施例の説明図
【図３】本発明の絶縁膜／基板界面の評価試料の構成図
【図４】本発明の第２の実施例の説明図
【図５】本発明シリコンが吸収する光による加熱酸化法
の説明図
の説明図
１ 半導体材料基板 ２ 基板表面 ３ シリコン薄膜 ４ 酸化珪素膜 ５ ６Ｈ−ＳｉＣ（０００１）面のオフアクシスウェハ ６ ＣＶＤ装置 ７ ウェハ表面 ８ ６Ｈ−ＳｉＣエピタキシャル層 ９ 基板表面（シリコン薄膜／基板界面） １０ シリコン薄膜 １１ 酸化珪素絶縁膜 １２ 絶縁膜表面電極 １３ 基板側の電極 １４ 絶縁膜／基板界面 １５ ダイヤモンド単結晶 １６ Ｐ型ホモエピタキシャル層 １７ 基板表面 １８ シリコン薄膜 １９ 酸化珪素絶縁膜 ２０ アルゴンレーザ光 ２１ シリコン薄膜表面 ２２ 光が照射された軌跡部分
Claims (2)
- 【請求項１】基板表面にシリコン薄膜を形成する第一の
プロセスと、上記第一のプロセスにより形成されたシリ
コン薄膜を酸化する第２のプロセスを含むことを特徴と
する絶縁膜の形成方法。 - 【請求項２】シリコンに吸収される波長を有する光を第
一のプロセスにより形成されたシリコン薄膜に照射し、
上記シリコン薄膜を加熱することにより、第２のプロセ
スのシリコン薄膜の酸化を行うことを特徴とする請求項
１記載の絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444094A JPH0851110A (ja) | 1994-08-05 | 1994-08-05 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444094A JPH0851110A (ja) | 1994-08-05 | 1994-08-05 | 絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851110A true JPH0851110A (ja) | 1996-02-20 |
Family
ID=16153192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18444094A Pending JPH0851110A (ja) | 1994-08-05 | 1994-08-05 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851110A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009585A1 (fr) * | 1997-08-13 | 1999-02-25 | Matsushita Electric Industrial Co., Ltd. | Substrat et dispositif semi-conducteurs |
| JP2002222950A (ja) * | 2001-01-25 | 2002-08-09 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| JP2009182264A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
| WO2011158528A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 |
| WO2011158534A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2013165118A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 |
| CN111747414A (zh) * | 2020-06-18 | 2020-10-09 | 太原理工大学 | 多层碳化硅/二氧化硅/金刚石复合自支撑膜及制备方法 |
-
1994
- 1994-08-05 JP JP18444094A patent/JPH0851110A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009585A1 (fr) * | 1997-08-13 | 1999-02-25 | Matsushita Electric Industrial Co., Ltd. | Substrat et dispositif semi-conducteurs |
| JP2002222950A (ja) * | 2001-01-25 | 2002-08-09 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| JP2009182264A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
| WO2011158528A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 |
| WO2011158534A1 (ja) * | 2010-06-16 | 2011-12-22 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US20120214309A1 (en) * | 2010-06-16 | 2012-08-23 | Sumitomo Electric Industries, Ltd. | Method and apparatus of fabricating silicon carbide semiconductor device |
| US8642476B2 (en) | 2010-06-16 | 2014-02-04 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
| JP2013165118A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 |
| CN111747414A (zh) * | 2020-06-18 | 2020-10-09 | 太原理工大学 | 多层碳化硅/二氧化硅/金刚石复合自支撑膜及制备方法 |
| CN111747414B (zh) * | 2020-06-18 | 2023-03-03 | 太原理工大学 | 多层碳化硅/二氧化硅/金刚石复合自支撑膜及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
| US6214107B1 (en) | Method for manufacturing a SiC device | |
| US5133986A (en) | Plasma enhanced chemical vapor processing system using hollow cathode effect | |
| US6273950B1 (en) | SiC device and method for manufacturing the same | |
| JPH09190979A (ja) | 選択シリコンエピタキシャル成長方法及び成長装置 | |
| JPH0851110A (ja) | 絶縁膜の形成方法 | |
| JP2002234799A (ja) | ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法 | |
| Rogers et al. | ZnO thin film templates for GaN-based devices | |
| JPH1070313A (ja) | 気相成長用基板及びその加熱方法 | |
| JP3322740B2 (ja) | 半導体基板およびその製造方法 | |
| JP5024765B2 (ja) | 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法 | |
| JP3405687B2 (ja) | 炭化珪素膜の製造方法 | |
| Shimizu et al. | Epitaxial growth of 3C-SiC on thin silicon-on-insulator substrate by chemical vapor deposition using alternating gas supply | |
| JPH06224127A (ja) | シリコン膜の成長方法およびその装置 | |
| JP2006036613A (ja) | ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法 | |
| JPH1041544A (ja) | 半導体発光素子の製造方法 | |
| JP2865130B2 (ja) | 半導体基板のエッチング方法及び半導体薄膜の製造方法 | |
| JPH0744154B2 (ja) | 光照射型低温ｍｏｃｖｄ方法および装置 | |
| JPH05206520A (ja) | ｐ型ＩＩ−ＶＩ族化合物半導体の製造方法 | |
| JP2663518B2 (ja) | シリコン基板の清浄化方法 | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JPH02185018A (ja) | 半導体膜の形成方法 | |
| JPH0682683B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0597582A (ja) | ダイヤモンド薄膜の堆積方法 | |
| JP4509244B2 (ja) | 半導体素子の製造方法 |