CN101263246A - 通过电镀使用金属涂布基底表面的方法 - Google Patents

通过电镀使用金属涂布基底表面的方法 Download PDF

Info

Publication number
CN101263246A
CN101263246A CNA2006800336425A CN200680033642A CN101263246A CN 101263246 A CN101263246 A CN 101263246A CN A2006800336425 A CNA2006800336425 A CN A2006800336425A CN 200680033642 A CN200680033642 A CN 200680033642A CN 101263246 A CN101263246 A CN 101263246A
Authority
CN
China
Prior art keywords
copper
voltage
plating bath
coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800336425A
Other languages
English (en)
Other versions
CN101263246B (zh
Inventor
埃尔韦·蒙肖斯
弗雷德里克·雷纳尔
热罗姆·戴维特
乔斯·冈萨雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer SA filed Critical Alchimer SA
Publication of CN101263246A publication Critical patent/CN101263246A/zh
Application granted granted Critical
Publication of CN101263246B publication Critical patent/CN101263246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的是提供一种通过电镀使用铜涂布基底表面的方法。根据本发明，所述方法包括：使所述待涂布的表面与电镀浴接触，同时所述表面未被施加偏电压的步骤；形成涂层的步骤，在此步骤中，所述表面被施加偏电压；在被施加偏电压下使所述表面与所述电镀浴分离；以及所述电镀浴在溶剂的溶液中包括：铜离子源，其浓度为0.4～40mM；以及至少一种铜络合剂。

Description

通过电镀使用金属涂布基底表面的方法
本发明总体上涉及一种通过电镀使用金属涂布基底表面的方法，尤其是使用铜，特别是涂布由电阻性材料构成的表面。
本发明尤其适用于微电子领域，用于制造集成电路中的互连。本发明也适用于其他电子领域，用于制造印刷电路(被称作印刷电路板或印刷线路板)中的互连或用于制造无源元件(如感应器)，或适用于集成电路或微系统(被称作微机电系统)中的机电领域。
术语“电镀”在本文中应被理解成一种使用金属涂层或有机金属涂层覆盖基底表面的方法，其中所述基底被施加偏电压并与含有所述金属涂层或有机金属涂层的前体的液体接触，从而形成所述涂层。当基底是电导体时，例如，通过在含有涂料前体源(例如在金属涂层的情况下是金属离子)和任选用于改善形成的涂层的性能(均匀性和沉积物的细度、电阻率等)的各种试剂的浴中，使电流在构成电极的待涂布基底(在金属涂层或有机金属涂层的情况下是阴极)和第二电极(阳极)之间流过，由此进行电镀，任选地存在参比电极。根据国际公约，流过相关基底的电流和施加到其上的电压，即电化学电路的阴极，均为负值。在本文中，当提到正值的这些电流和电压时，意味着该值代表所述电流或所述电压的绝对值。
电镀铜特别用于微电子领域中，用于制造集成电路中的互连。铜的良好导电率和其对电迁移现象的高抵抗性(即在电流密度作用下铜原子的迁移较低，而迁移可能使导体显著变形并且是故障的主要原因)特别使其成为用于制造具有日益更小的蚀刻特征的集成电路的金属互连的材料选择。
通常通过在硅晶片的表面上形成有源半导体器件(尤其是晶体管)来制造集成电路，所述半导体器件通过在介电层中形成的金属互连系统连接到一起，而金属互连系统由也被称作“通孔”的“线”和“触点”构成，它们置于重叠层次中并通过分别填充也被称作“互连孔”的“沟槽”和“凹陷”得到。
由于铜难于蚀刻并在多种材料中具有高扩散能力，因此通常通过以下的顺序步骤制造互连，包括：
-沉积绝缘介电层；
-在所述介电层中蚀刻互连特征；
-沉积用于防止铜迁移的阻挡层(通常例如由钽、氮化钛、氮化钽、氮化钨或碳化钨形成)；
-用铜填充线和互连孔；和
-通过化学机械抛光除去过量的铜。
这一顺序步骤被称作“镶嵌工艺(Damascene process)”，例如已记载在C.Y.Chang和S.M.Sze“ULSI Technology”，McGraw-Hill，New York，(1996)，页444-445中。
阻挡层通常对于将在晶片规模上均匀地电化学沉积的铜具有过高的电阻，本领域技术人员将这种已知的效应称作术语“电阻降”。阻挡层的高电阻是其构成材料(通常是金属氮化物)的高电阻率和其较小的厚度(通常几纳米至几十纳米，这取决于集成电路的产生)的结果，其厚度受到互连特征的较小尺寸的影响。
因此，在电镀铜步骤之前，通常必须使用非电化学方法用被称作种子层的金属铜的薄层覆盖阻挡层。象阻挡层那样，该种子层目前是通过气相沉积技术形成，如PVD(物理气相沉积)或CVD(化学气相沉积)沉积法。
由于目前集成电路的线和互连孔的临界尺寸以及它们趋向于更小尺寸的原因，目前铜种子层的厚度约30nm，并很快将到达10nm或更小。
CVD沉积产生共形的铜层，即精确地匹配待涂布表面的形状的铜层，并且对于很宽范围的纵横比均如此。然而，对通过化学沉积形成的铜层的扩散阻挡层的粘合较差。这在实际应用中限制了此类工艺的优点，因为为确保构成互连的结构的可靠性要求在铜和阻挡层之间有较强的粘合。
此外，使用化学气相沉积的方法相对昂贵，这是因为消耗材料(前体)、实施所需设备的成本高并且效率低的原因。
从工业的观点来看，PVD沉积目前是优选的，因为它允许具有高电阻的表面被涂布，同时铜与阻挡层的粘合比使用CVD法的粘合更佳。
通过PVD沉积的涂层的厚度与从待涂布的表面所观察的立体角成正比。因此，与具有凹角的那些表面部分相比，具有凸角的那些表面部分被更厚的层所覆盖。其结果是，通过物理气相沉积形成的铜种子层不是共形的，因此在基底的表面的各点处不具有均匀厚度。特别地，在沟槽或通孔的利边处观察到阴影或伸出效应，从而阻挡它们的孔，并由此不能填充它们。此外，沟槽和通孔的侧壁可能被不足厚度的种子层覆盖，这会使后续填充不完美，从而遗漏材料或空隙。此外，在各特征侧壁上形成的种子层在性质上表现出与沉积在基底的平表面上(在沟槽和通孔的顶部和底部处)不同的粘合。这会导致较差的可靠性，如对电迁移的抵抗性较差。换句话说，这种非共形的覆盖不仅仅由于缺少连续性而造成厚度差异，并且会造成沟槽和通孔的侧壁上的层的粘合较差。
这些限制使得在沟槽和通孔的尺寸极小(几十纳米的量级)和纵横比极高的近代集成电路中使用PVD技术非常复杂。
就此而言，这里介绍的电镀技术构成对化学气相沉积法或物理气相沉积法以及不能在电阻性基底上实施的更常规金属电镀技术的有益选择。
这是因为常规电镀包括通常将DC电流施加到浸在含有金属离子的浴中的基底上，其仅能适用于充分导电的表面，即通常面电阻小于约几欧姆/平方(ohms/square)的表面，但对于近代技术中形成铜扩散阻挡层的各层情况不是这样，其面电阻通常为几十欧姆/平方至几百欧姆/平方，并且可以是几万欧姆/平方。
面电阻是一种本领域技术人员所使用的用于测量薄膜或层的电阻的量。面电阻用欧姆/平方表示，并等价于二维体系的电阻率，即其中电流在层的平面内流动而不是在垂直于该层的平面内流动的体系。从数学上来讲，通过用层的构成材料的电阻率(以欧姆·m或微欧姆·cm表示)除以该层的厚度(以m或nm表示)求得面电阻的值。
目前，常规电镀铜主要用于在镶嵌工艺中通过将DC电流施加到预先用种子层覆盖并浸渍在含有添加剂的硫酸铜酸性浴中的晶片上而填充沟槽和凹陷。这种使用金属铜填充沟槽和凹陷的工艺例如记载在Rosenberg等人的“Copper metallization for high performance silicontechnology”，Ann.Rev.Mater.Sci.(2000)，30，229-62中。
铜种子层上的电镀铜用于填充沟槽和凹陷的用途也记载在专利US 6893 550中，在此引入该专利作为参考。
文献US 6 893 550中记载的电镀方法其主要特征在于：
-一方面，其特征在于使用电镀浴，所述电镀浴的特定化学组合物包括至少一种酸(优选硫酸)、至少一种卤离子(优选氯离子)和能够加速或抑制形成涂层的化学试剂的组合；以及
-另一方面，其特征在于包括改变以预定顺序施加的电流的密度。
电镀铜例如也已在专利US 6 811 675中被提出，用于填充种子层中的任何空隙(种子增强)或用于修补该层(种子修补)。
在该现有文献记载的优选实施方案中，优选通过物理气相沉积法进行第一步骤，其中沉积非均匀的“超薄”(厚度约20nm)铜种子层，然后在第二步骤中，使用含有硫酸铜、铜络合剂、优选柠檬酸和任选用于改善涂层亮度的硼酸和/或用于降低涂层电阻率的硫酸铵的碱性电镀溶液(pH大于9)，通过电镀改善层的共形性。在电镀中施加的DC电流密度为1mA/cm2至5mA/cm2。
上述现有文献表明，这种电镀工艺也可能用于直接形成铜种子层，但是这种可能性未被任何例子阐明，并且由于该文献中提及的高电流密度的原因似乎不易实现这一点。
在这种情况下，本发明的目的是解决一种新的技术问题，即如何提供一种通过电镀使用金属涂布基底表面的方法，所述方法特别是可以形成连续和共形的铜种子层，而所述铜种子层的厚度为10nm或更小并且对达到几兆欧姆/平方的高表面电阻的扩散阻挡层表面表现出优异的粘合。
已经发现并且作为构成本发明基础的是，通过使用特定电镀浴，并通过控制待涂布的表面在形成涂层之前与所述电镀浴接触的条件及在形成涂层之后使该表面与所述电镀浴分离的条件，可以相对简便的方式解决该技术问题。
因此，本发明的目的总体上是一种通过电镀使用铜涂布基底表面的方法，其特征在于，所述方法包括：
-被称作“冷进入”的步骤，在此步骤中，所述待涂布的表面与电镀浴接触，同时所述表面未被施加偏电压；
-形成涂层的步骤，在此步骤中，所述表面被施加持续时间足以形成所述涂层的偏电压；
-被称作“热退出”的步骤，在此步骤中，在偏电压下使所述表面与所述电镀浴分离；以及
其特征在于，所述电镀浴在溶剂的溶液中包括：
-铜离子源，其浓度为0.4～40mM，优选0.4～18mM，更优选0.4～15mM；以及
-至少一种铜络合剂，其选自脂肪族伯胺、脂肪族仲胺、脂肪族叔胺、芳香胺、氮杂环和肟。
相当意外的是，已经观察到，通过在电镀步骤之前在未施加偏电压下(即相对于反电极或相对于参比电极没有在该表面上施加电流或电压)使待涂布的表面与所述电镀浴接触，使用所述电镀浴可以改善通过电镀形成的铜涂层和阻挡层之间的粘合。
当在该接触步骤之后但仍在电镀步骤之前，使待涂布的基底的表面保持与所述电镀浴接触至少5秒时，已经观察到粘合方面有更为显著的改善。
令人惊讶的是，还已经观察到，在从电镀浴中取出之后，在偏电压下保持涂布的表面优选1～10秒的同时可以得到导电率与电镀填充方法相容的种子层。
因此，“冷进入”和“热退出”步骤构成本发明方法的必要特征步骤。
形成铜涂层的步骤以相对常规的方式进行，但已经观察到，与现有技术、尤其是专利US 6 811 675中所述的方法不同，形成涂层所需的电流水平更低(比现有专利中提到的平均值至少低5倍，并且在任何情况下均超出所述方法范围)。
“热进入”，即在偏电压下进入，是电化学沉积用于填充沟槽和凹陷的铜的各方法中的标准方法。这是因为，由于电镀溶液通常是酸性的，所以可以使种子层蚀刻，因此防止了电镀，这是必须避免的情况。
在本发明方法的“冷进入”步骤中，待涂布的基底的表面优选保持与电镀浴接触至少5秒。
令人惊讶的是，已经观察到，通过调节制造种子层中的参数，可以改善“种子层/填充层或厚铜或厚层”组件的粘合，即用于形成种子层的组件的“操作”粘合。具体而言，即使通常难于直接测量单个种子层的粘合，尤其是由于其较小的厚度，但是观察到根据本发明形成的种子层的粘合显然极高。然而，在制造厚铜层(厚度约500nm至1微米或更大)后，“种子层/填充层或厚铜或厚层”组件与阻挡层的粘合能可以较容易和较有用地被测定，粘合能是实际上将要被优化的相关操作性质。例如，通过例如使用拉伸测试系统剥离与组件的上表面结合的粘合带，可以测定这种粘合。按此方式测量的粘合或以J/m2表示的界面能全面地表征了种子层与阻挡层的粘合以及厚铜层与种子层的粘合。尽管没有给出关于一个或另一个界面的精确信息，但是这样的确允许量化所需的操作性质，即铜/阻挡层界面的强度。因此，在下文中，“种子层的粘合”、“厚铜层与种子层的粘合”和“填充之后铜/阻挡层界面的强度”将可互换地使用。
还已经观察到，如果“冷”进入步骤的持续时间小于5秒，那么铜层与基底的粘合尽管与在偏电压下进入相比所有改善，但在某些情况下仍不充分，尤其是在要求铜种子层的沉积与集成电路互连的阻挡层直接接触的情况下。
另一方面，如果该步骤的持续时间为5秒或更长，优选10～60秒，更优选约10～30秒，那么通过剥离力测得的界面能基本上等于或甚至大于通过溅射法得到的界面能(大于10J/m2)。
对于该步骤的最大持续时间没有特别限制，但在所用的实验条件下，对于大于约60秒的时间没有观察到明显的粘合改善。
在本发明方法的“热退出”步骤中，从电镀浴中取出用铜涂布的基底表面，同时在偏电压下优选1～10秒，更优选约1～5秒。
已经观察到，在这种情况下，“冷退出”，即在没有偏电压下(即在从电镀浴中取出所述基底之前基底的偏电压被中断的情况)的退出，铜涂层的电阻保持极接近于阻挡层，即使有时可以使用常规电化学方法在所述涂层上沉积厚的填充铜。
相比而言，出乎意外的是，已经观察到，“热退出”导致形成极薄(10nm)的种子层，其导电率足以允许在下一步骤中使用本领域技术人员已知的方法通过电化学沉积用铜填充。
有利的是，以恒电压模式进行“热退出”步骤，即保持晶片的电压在固定值，相对于电路的反电极或相对于参比电极测量该电压，优选在与涂层沉积步骤(当也以恒电压模式进行该步骤时)相同的电压水平下。
在本发明的方法中，“冷进入”步骤和“热退出”步骤的组合可以更容易和可再现地获得更好的“种子层/铜填充”组件的粘合。
通过电镀形成涂层的步骤进行足以形成所需涂层的持续时间。本领域技术人员可以容易地测定该持续时间，薄膜的生长是电荷的函数，而电荷等于在电路中流过的电流在沉积时间内的时间积分(法拉第定律)。
在形成涂层的步骤中，待涂布的表面以恒电流模式(固定的电流)或以恒电压模式(固定的电压，任选地相对于参比电极)或以脉冲模式(电流或电压是脉冲的)被施加偏电压。
也可以组合这些步骤，例如以恒电压模式进行步骤，然后以恒电流模式进行步骤。
通常，通过以恒电流模式施加偏电压可以获得令人满意的涂层，优选电流为0.1mA/cm2(毫安/平方厘米)～5mA/cm2，更特别是0.1mA/cm2～1mA/cm2。
通过以恒电压模式施加偏电压也可以获得令人满意的涂层，即通过施加电池电压使得到的电池电流处于之前所示的相同电流范围内。尽管电池电压特别是取决于电池设计参数，如距反电极的距离或膜的存在，但是本领域技术人员通过测量和调节对于给定的电压和给定的结构所得到的电流可以容易地测定电池电压。
通过以脉冲模式施加偏电压也可以获得令人满意的涂层，优选施加电压脉冲。
通常，可以通过施加相应于最大电流/单位面积为0.1mA/cm2～5mA/cm2、更特别是0.1mA/cm2～1mA/cm2和最小电流/单位面积为0mA/cm2～0.5mA/cm2、更特别是0mA/cm2～0.1mA/cm2的电压脉冲进行该步骤。
根据一个特定特征，最大电压下的偏电压持续时间可以为0.15～5秒，例如对于相应于最大电流/单位面积约0.5mA/cm2的电压约2秒，而最小电压下的偏电压持续时间可以为0.15～7秒，例如对于相应于最小电流/单位面积约0.05mA/cm2的电压约3秒。
在该步骤中将要进行的循环次数取决于所需的涂层厚度。
通常，本领域技术人员可以容易地测定将要进行的循环次数，已知的是，在上述一般条件下，如以下实施例所示，已经观察到，沉积速率约0.1nm/循环。
实施本发明的后一种方法特别用于在高电阻性基底上形成铜种子层，所述基底的面电阻可以达到100000欧姆/平方，或甚至几兆欧姆/平方。
本发明方法中所用的电镀浴(或组合物)在溶剂的溶液中包括铜离子源和至少一种特定的铜络合剂，优选特定的铜/络合剂摩尔比，更优选所述电镀的pH必须小于7。
特别地，当在以下的电镀浴中时已经获得了优异的结果：
-铜/络合剂摩尔比为0.1～2.5，优选0.3～1.3；和
-所述组合物的pH小于7，优选3.5～6.5。
尽管原则上对溶剂的性质没有限制(只要其可充分地溶解溶液的活性物质并且不会干扰电镀)，但水或水醇溶液是优选的。
可以在本发明中使用的铜络合剂可以选自：
-脂肪族伯胺，特别是乙胺、环己胺、乙二胺和环己二胺；
-脂肪族仲胺，特别是吡咯烷；
-脂肪族叔胺，特别是羟乙基二乙胺和四亚乙基五胺；
-芳香胺，特别是1，2-二氨基苯和3，5-二甲基苯胺；
-氮杂环，特别是吡啶、2，2’-联吡啶、8-羟基喹啉磺酸酯、1，10-菲咯啉、3，5-二甲基吡啶和2，2’-联嘧啶；以及
-肟，特别是丁二酮肟。
通常，构成可以在本发明中使用的优选一类络合剂的氮杂环可以被定义作单环或多环化合物，不管是否是稠合的，具有1～8个氮原子，每个环是5～6员环，可以是未取代的或可以被选自卤素、羟基和具有1～6个碳原子的烷基的1～8个原子或原子团所取代。
所述电镀组合物可以包括一种或多种络合剂。
已经发现，使用能够在金属表面上被吸附、从而生成有序层的络合剂可以获得优异的结果。构成本发明目前优选的铜络合剂的试剂尤其是吡啶、2，2’-联吡啶和其混合物，特别是其中吡啶和2，2′-联吡啶的摩尔比为5∶1～1∶5、优选3∶1～1∶1、更优选约2∶1的混合物。
通常，所述电镀组合物包括铜离子源，特别是铜(Cu2+)离子。
有利的是，所述铜离子源是铜盐，例如特别是硫酸铜、氯化铜、硝酸铜或醋酸铜，优选硫酸铜。
根据一个特定特征，所述铜离子源在电镀组合物中的存在浓度为0.4～40mM，优选0.4～18mM，更优选0.4～15mM。
使用其中所述铜离子源的存在浓度为0.5～4mM的组合物已经获得了优异的结果。
根据优选的实施方法，在本发明方法所用的电镀组合物中铜离子源/铜络合剂摩尔比为0.1～2.5，优选0.3～1.3。
通常，有利的是，所述电镀组合物其pH小于7，优选3.5～6.5。
可以通过使用缓冲液，在上述pH范围内任选地调节组合物的pH，如在“Handbook of Chemistry and Physics”，第84版，David R.Lide，CRCPress中记载的那些缓冲液中的一种。
目前优选的电镀组合物在水溶液中包括：
-硫酸铜，其浓度为0.4～40mM，优选0.4～18mM，更优选0.4～15mM；
-作为铜络合剂的吡啶和2，2’-联吡啶的混合物；
-铜/络合剂摩尔比为0.3～1.3；以及
-所述组合物的pH小于7，优选3.5～6.5。
本发明的方法尤其可用于在形成防止铜扩散的阻挡层的表面上制造具有例如10nm或更小量级的极低厚度的铜种子层。
根据一个特定实施方案，防止铜扩散的阻挡层包括选自氮化钽、钽、钌、钴、钨、氮化钛的至少一种材料，具体的阻挡层表面的例子是由氮化钽/钽双层或钌层构成的那些。
下面通过非限制性实施例阐明本发明，其中本发明的方法用于在使用铜扩散阻挡层涂布的硅基底上沉积铜种子层。该方法尤其适用于制造集成电路的铜互连结构。
实施例1：根据实施本发明的第一方法在TaN/Ta阻挡层上沉积铜种 子层
A.装置和设备
基底：
该实施例中使用的基底由用厚度400nm的氧化硅层覆盖的200mm直径的硅晶片构成，氧化硅层本身用通过反应溅射沉积的厚度15nm的氮化钽(TaN)层和通过溅射沉积的厚度10nm的钽(Ta)层涂布。
在制造集成电路的铜互连中，该TaN/Ta“双层”构成用于“双镶嵌”结构中的铜扩散阻挡层。
电镀溶液：
该实施例中使用的电镀溶液是水溶液，含有：0.3g/l(或1.7mM)2，2’-联吡啶；0.6g/l(或2.4mM)CuSO4·5H2O；和0.3ml/l(或3.3mM)吡啶，溶液的pH为约6。
设备：
在该实施例中，使用微电子工业中用的代表性电镀沉积设备，型号EquinoxTM from
Figure A20068003364200151
能够处理200mm晶片。
该设备包括在其中沉积种子层的电镀沉积槽和沉积之后使用的漂洗/干燥台。
该电镀沉积槽包括阳极，阳极可由惰性金属(例如铂涂布的钛)形成或由与构成种子层相同的金属形成，在铜的情况下，用TaN/Ta阻挡层涂布的硅晶片构成该电镀沉积槽的阴极。
该电镀沉积槽还包括用于输送达到30V和4A电力的稳定电源和用于电接触阴极并通过密封条与溶液物理分离的装置。该电接触装置通常呈环形，并允许基底在所述基底周围均匀设置的各接触点处被施加偏电压。
该电镀沉积槽还包括用于支撑待涂布的晶片的装置，其包括用于使所述晶片以预定速度旋转的部件。
B.实验方案
本发明的方法包括以下各连续步骤。
步骤1：“冷进入”
该步骤被分成两个子步骤：
1.1.将上述基底导入电镀沉积槽中，使得具有TaN/Ta阻挡层的那面与电接触装置接触，电接触装置尚未被供电。
1.2.使由电接触装置和基底形成的组件(下面将称作“阴极组件”)例如通过浸渍与电镀溶液接触。进行该接触步骤，通常持续5秒或更短(例如2秒)，同时该装置仍未被供电。根据本发明方法的一个特定特征，然后，将该阴极组件在未被施加偏电压下在电镀溶液中保持至少5秒(例如约30秒)。
步骤2：形成铜涂层
然后，阴极组件通过施加相应于电流/单位面积通常0.4mA/cm2～0.8mA/cm2(例如0.6mA/cm2)的电池电压以恒电压模式被施加偏电压，同时以20～60转/分钟(例如40转/分钟)的速度旋转。
可以理解，该步骤的持续时间取决于种子层的目标厚度。本领域技术人员可以容易地测定持续时间，薄膜的生长取决于电路中流过的电荷。
在上述条件下，沉积速率为约1nm/库仑电路中流过的电荷。
在该实施例中，为获得厚度10nm的涂层，电镀步骤的持续时间为约50秒，为获得厚度40nm的涂层，持续时间为约200秒。
步骤3：“执退出”
该步骤可以分成两个子步骤：
3.1.在电镀步骤之后，以零转速从电镀溶液中取出铜涂布的阴极组件，同时保持在偏电压下。该阶段的持续时间为约2秒。
然后将转速升至500转/分钟，保持10秒，在最后阶段中切断阴极组件的偏电压。
在电镀沉积槽中使用去离子水进行预漂洗。
3.2.然后将用种子层涂布的基底转移至漂洗/干燥模块中，用去离子水进行漂洗。
然后除去漂洗水，然后在氮气流下进行干燥操作。
然后停止旋转，从而允许取出干燥的涂布基底。
在该实施例中，退出步骤，特别是从电镀溶液中取出阴极组件，在与形成涂层步骤中相同水平的偏电压下进行。
C.所得结果
通过使用上述实验方案，得到厚度为10nm、20nm和40nm并表现出优异的共形性、粘合和电阻特性的铜层。
通过观察扫描电子显微镜截面并将水平面上的种子层厚度与垂直面上的作比较，分析共形性。
使用本领域技术人员公知的“4-点”测量仪测量面电阻。
在种子层上电化学沉积500nm厚铜层(电镀层或填充层或厚铜或厚层)之后测量粘合能或界面能。使用一种装置(拉伸测试系统)进行这种测量，经强的粘合带在表面上施加渐增的垂直拉力，直到铜层(种子层和电镀层)与基底分离。该力所作的功(力乘以已经剥离的层的长度)等于为使铜层与其基底分离所必须供给的能量。通过用该能量除以剥离的面积，求得每单位面积的能量。
测量的一些结果列于下表1。
实施例2：根据实施本发明的第二方法在TaN阻挡层上沉积铜种子 层
在该实施例中，本发明的方法用于在高电阻的扩散阻挡层上沉积铜种子层。
A.装置和设备
基底：
该实施例中使用的基底由用厚度400nm的氧化硅层覆盖的200mm直径的硅晶片构成，氧化硅层本身用通过ALD(原子层沉积)技术沉积的厚度5nm的氮化钽(TaN)层涂布。
在集成电路的铜互连中，该TaN层构成用于“双镶嵌”结构中的铜扩散阻挡层，其表面电阻约3500欧姆/平方。
然后将该晶片切成宽度1.5cm和长度6cm的矩形块，下面称作“样品”。
电镀溶液：
该实施例中使用的溶液是水溶液，含有：0.3g/l(或1.7mM)2，2’-联吡啶；0.6g/l(或2.4mM)CuSO4·5H2O；和0.3ml/l(或3.3mM)吡啶，溶液的pH为约6。
设备：
对于该实施例，使用玻璃电镀槽，其中加有100ml上述电镀溶液。
该电镀槽设有带有两个开孔的盖子，其中一个开孔固定样品固持器和其电接触装置，另一个开孔固定由铂涂布的钛部件形成的阳极。
将电接触装置和阳极与能够输送20V/2A的稳压器连接。
B.实验方案
本发明的方法包括以下各连续步骤。
步骤1：“冷进入”
该步骤可以分成两个子步骤：
1.1.将各样品引入电镀沉积槽中，使得具有TaN阻挡层的那面与电接触装置接触，电接触装置尚未被供电。
1.2.使由电接触装置和基底形成的组件(下面将称作“阴极组件”)例如通过浸渍与电镀溶液接触。进行该接触步骤，通常持续5秒或更短(例如2秒)，同时该装置仍未被供电。根据本发明方法的一个特定特征，然后，将该阴极组件在未被施加偏电压下在电镀溶液中保持大于5秒(例如约30秒)。
步骤2：形成铜涂层
然后，阴极组件被施加偏电压，从而在电镀槽上施加电压脉冲，最大8V～12V(例如10V)和最小0V～2V(例如1V)。
10V下的偏电压持续时间为0.1～5秒(例如2秒)。
1V下的偏电压持续时间为0.15～7秒(例如3秒)。
在一个具体实施例中，每个电压施加循环包括在10V下施加偏电压2秒、然后在1V下施加偏电压3秒。
在这些实验条件下，沉积速率为约0.32nm/循环，并且为获得厚度65nm的铜涂层，进行200次循环。
步骤3：“热退出”
然后，从溶液中垂直取出阴极组件，同时仍在10V的偏电压下。
然后使用去离子水用手漂洗每个样品30秒，用氩气枪干燥30秒。
C.所得结果
在上述具体实施例中，得到面电阻为0.5欧姆/平方的铜种子层。
铜填充层被电化学沉积在该层上。
通过实施例1所述的技术进行测量，种子层/填充层组件其界面能为约6J/m2。
从用200微欧姆·cm～50000微欧姆·cm(即400～100000欧姆/平方)高电阻率的阻挡层涂布的硅晶片得到的切片进行上述方案。
在共形性、粘合和电阻方面获得良好结果。
实施例3：根据实施本发明的第三方法在Ru阻挡层上沉积铜种子层
在该实施例中，本发明的方法用于在钌基扩散阻挡层上沉积铜种子层。
基底：
该实施例中使用的基底由用厚度400nm的氧化硅层涂布的长度6cm和宽度2cm的硅切片构成，氧化硅层本身用通过溅射沉积的厚度30nm的钌(Ru)层涂布。该基底的面电阻为7.5欧姆/平方。
在制造高级集成电路的铜互连中，该Ru层构成用于“双镶嵌”结构中的铜扩散阻挡层。
溶液：
该实施例中使用的溶液与实施例1的相同。
设备：
在该实施例中，使用由两部分构成的玻璃电镀槽，即用于容纳电镀溶液的槽和用于将各电极保持在操作位置的“盖子”。
该电镀槽具有三个电极：
-惰性金属(铂)阳极；
-用TaN/Ta层涂布的硅切片构成的阴极，和
-Ag/AgClO4参比电极。
连接器用于电接触各电极，并通过电线与输送达到10V/2A电力的稳压器连接。
B.实验方案
该实施例中使用的电镀方法由以下各连续步骤构成。
步骤1：“冷进入”
将电镀溶液倒入电镀槽中。
将各电极置于电镀槽的盖子上。
使电极与电镀溶液接触。在此阶段，形成的组件尚未被施加偏电压(处于开路电压)。
将组件保持在该状态下(即在没有偏电压下)10～60秒(例如30秒)。
步骤2：形成铜涂层
阴极以恒电流模式被施加偏电压，电流为2mA(或0.25mA/cm2)至8mA(或1mA/cm2)(例如6mA(或0.75mA/cm2))。
使用氩气进行脱气-这样允许在电镀槽内建立一些液压状态。
该步骤的持续时间取决于种子层的目标厚度，本领域技术人员可以容易地测定持续时间，薄膜的生长是电路中流过的电荷的函数。
在上述条件下，沉积速率为约33nm/库仑电路中流过的电荷。
在该实施例中，为获得厚度约40nm的涂层，电镀步骤的持续时间为约200秒。
步骤3：“热退出”
然后从溶液中取出阴极，仍施加偏电压。
然后切断阴极，用18MΩ去离子水彻底漂洗，然后使用氩气枪以约2bar的气体压力进行干燥。
C.所得结果
通过使用上述实验方案，得到厚度为40nm的连续的、共形的铜层(在扫描电子显微镜下观察)。
通过实施例1所述的方法进行测量，该铜种子层的面电阻为2.5欧姆/平方。
实施例4：根据实施本发明的第四方法在TaN/Ta阻挡层上沉积铜种 子层
A.装置和设备
基底：
该实施例中使用的基底与实施例1使用的相同。
电镀溶液：
该实施例中使用的电镀溶液是在无尘室环境(类别10,000或ISO 7)中制备的水溶液(去离子水18.2MΩ·cm)，含有：0.4g/l(或2.56mM)Oxkem供应的2，2’-联吡啶(纯度99.7％)；0.8g/l(或3.2mM)Alfa Aesar供应的CuSO4·5H2O(纯度99.995％)；和0.367ml/l(或4mM)Aldrich供应的吡啶(纯度99.9％)。
制备后，通过0.2μm过滤器过滤该溶液。
溶液的pH为5.94。
设备：
该实施例中使用的设备与实施例1使用的相同。
B.实验方案
该实施例中使用的电镀方法与实施例1使用的相同。
C.所得结果
通过使用上述实验方案，得到厚度为10nm和20nm并表现出优异的共形性、粘合和电阻特性的铜层。
该层的优异的共形性特性示于图1A和图1B中，图1A和图1B表述了后向散射电子模式的截面图，用于增强化学对比。
沟槽上的共形性也可以使用散射测量法大规模地表征(0.01mm2)。这些测量表明沟槽顶部、底部和侧壁的铜层厚度为7nm，它们与通过SEM截面观察到的实际厚度有良好的一致性。
除了散射测量法之外，所有的表征方法均与实施例1中使用的相同。
下表1列出了实施上面实施例1～4所得的一些结果。更准确地说，该表报道了从不同厚度的铜种子层得到的面电阻和粘合值(根据实施例1所示方案测量)。对于处理之前几百欧姆/平方、或几万欧姆/平方或甚至达到几兆欧姆/平方的面电阻也观察到相似的趋势。
为比较，该表也报道了通过使用包括“热”进入和“冷”退出的标准电镀方法从具体使用的本发明组合物获得的面电阻和粘合值。
表1
Figure A20068003364200221
对扫描电子显微镜截面图进行观察表明，通过实施本发明方法获得的铜种子层是均匀和连续的，并充分满足了共形性要求。
所得结果也表明，本发明的方法特别是可以形成连续和共形的铜种子层，而所述铜种子层的厚度为约10nm或更小并且对扩散阻挡层表面表现出优异的粘合。
表1尤其表明，铜种子膜的面电阻与基底的表面的面电阻相比极低，且面电阻越低，种子层越厚。
得到的铜种子层能充分导电(足够低的面电阻)，从而允许通过常规电镀进行后续填充，包括当铜种子层的厚度极小时，例如约10nm或更小。
测得的粘合值至少等于本领域技术人员实施溅射法所预期的粘合值。
因此，这些结果表明本发明的方法显然解决了提出的技术问题。

Claims (13)

1.一种通过电镀使用铜涂布基底表面的方法，其特征在于，所述方法包括：
-被称作“冷进入”的步骤，在此步骤中，所述待涂布的表面与电镀浴接触，同时所述表面未被施加偏电压；
-形成涂层的步骤，在此步骤中，所述表面被施加持续时间足以形成所述涂层的偏电压；
-被称作“热退出”的步骤，在此步骤中，在偏电压下使所述表面与所述电镀浴分离；以及
其特征在于，所述电镀浴在溶剂的溶液中包括：
-铜离子源，其浓度为0.4～40mM，优选0.4～18mM，更优选0.4～15mM；以及
-至少一种铜络合剂，其选自脂肪族伯胺、脂肪族仲胺、脂肪族叔胺、芳香胺、氮杂环和肟。
2.如权利要求1所述的方法，其特征在于，在上述“冷”进入步骤中，使待涂布的表面保持与所述电镀浴接触至少5秒。
3.如权利要求1或2所述的方法，其特征在于，通过以恒电流模式施加偏电压进行所述形成涂层的步骤，优选电流为0.1mA/cm2(毫安/平方厘米)～5mA/cm2，更特别是0.1mA/cm2～1mA/cm2。
4.如权利要求1或2所述的方法，其特征在于，通过以恒电压模式施加偏电压进行所述形成涂层的步骤，优选施加电池电压使得电池电流为0.1mA/cm2～5mA/cm2，更特别是0.1mA/cm2～1mA/cm2。
5.如权利要求1或2所述的方法，其特征在于，通过以脉冲模式施加偏电压进行所述形成涂层的步骤，优选施加相应于最大电流/单位面积为0.1mA/cm2～5mA/cm2、更特别是0.1mA/cm2～1mA/cm2和最小电流/单位面积为0mA/cm2～0.5mA/cm2、更特别是0mA/cm2～0.1mA/cm2的电压脉冲。
6.如权利要求1～5任一项所述的方法，其特征在于，在“冷进入”步骤中，待涂布的表面保持与所述电镀浴接触10～60秒，优选约10～30秒。
7.如权利要求1～6任一项所述的方法，其特征在于，所述基底是制造集成电路中的硅晶片，待涂布的表面是铜扩散阻挡层，如基于氮化钽/钽(TaN/Ta)的双层或仅有氮化钽(TaN)层。
8.如权利要求1～7任一项所述的方法，其特征在于，在“热退出”步骤中，从所述电镀浴中取出涂布的表面，同时在偏电压下1～10秒，优选约1～5秒。
9.如权利要求1～8任一项所述的方法，其特征在于，在所述电镀浴中：
-铜/络合剂摩尔比为0.1～2.5，优选0.3～1.3；和
-所述组合物的pH小于7，优选3.5～6.5。
10.如权利要求1～9任一项所述的方法，其特征在于，在所述电镀浴中，所述溶剂选自水和水醇混合物，所述铜离子源是铜盐，例如特别是硫酸铜、氯化铜、硝酸铜或醋酸铜，优选硫酸铜。
11.如权利要求1～10任一项所述的方法，其特征在于，在所述电镀浴中，所述铜络合剂是选自吡啶、2，2’-联吡啶、8-羟基喹啉磺酸酯、1，10-菲咯啉、3，5-二甲基吡啶和2，2’-联嘧啶的氮杂环。
12.如权利要求1～11任一项所述的方法，其特征在于，所述电镀浴包括作为铜络合剂的吡啶和2，2’-联吡啶的混合物。
13.如权利要求1～12任一项所述的方法，其特征在于，所述电镀浴在水溶液中包括：
-硫酸铜，其浓度为0.4～40mM，优选0.4～18mM，更优选0.4～15mM；
-作为铜络合剂的吡啶和2，2’-联吡啶的混合物；
-铜/络合剂摩尔比为0.2～0.6；以及
-所述组合物的pH小于7，优选3.5～6.5。
CN2006800336425A 2005-09-20 2006-09-20 通过电镀使用金属涂布基底表面的方法 Active CN101263246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0509572 2005-09-20
FR0509572A FR2890984B1 (fr) 2005-09-20 2005-09-20 Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
PCT/FR2006/050915 WO2007034117A2 (fr) 2005-09-20 2006-09-20 Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal

Publications (2)

Publication Number Publication Date
CN101263246A true CN101263246A (zh) 2008-09-10
CN101263246B CN101263246B (zh) 2011-05-18

Family

ID=36282645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800336425A Active CN101263246B (zh) 2005-09-20 2006-09-20 通过电镀使用金属涂布基底表面的方法

Country Status (10)

Country Link
US (2) US20070062817A1 (zh)
EP (1) EP1927129B1 (zh)
JP (1) JP5689221B2 (zh)
KR (1) KR101295478B1 (zh)
CN (1) CN101263246B (zh)
CA (1) CA2622918A1 (zh)
FR (1) FR2890984B1 (zh)
IL (1) IL189662A (zh)
TW (1) TWI434963B (zh)
WO (1) WO2007034117A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012174732A1 (en) * 2011-06-24 2012-12-27 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
CN104685107B (zh) * 2012-09-24 2017-05-03 埃其玛公司 电解液和向阻挡层上电镀铜的方法
CN111041533A (zh) * 2019-12-31 2020-04-21 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
JP2009030167A (ja) * 2007-07-02 2009-02-12 Ebara Corp 基板処理方法及び基板処理装置
EP2072644A1 (en) * 2007-12-21 2009-06-24 ETH Zürich, ETH Transfer Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and or stoichiometry
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
US7964497B2 (en) * 2008-06-27 2011-06-21 International Business Machines Corporation Structure to facilitate plating into high aspect ratio vias
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
US20130168255A1 (en) * 2010-06-11 2013-07-04 Alchimer Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
US8647535B2 (en) 2011-01-07 2014-02-11 International Business Machines Corporation Conductive metal and diffusion barrier seed compositions, and methods of use in semiconductor and interlevel dielectric substrates
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
US9048292B2 (en) 2012-10-25 2015-06-02 Micron Technology, Inc. Patterning methods and methods of forming electrically conductive lines
US20140299476A1 (en) * 2013-04-09 2014-10-09 Ebara Corporation Electroplating method
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
FR3061601B1 (fr) * 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US611840A (en) * 1898-10-04 Toy puzzle
JPH01219187A (ja) 1988-02-25 1989-09-01 Ishihara Chem Co Ltd 電気銅めっき液
JP2678701B2 (ja) * 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
US5302278A (en) * 1993-02-19 1994-04-12 Learonal, Inc. Cyanide-free plating solutions for monovalent metals
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
JPH11269693A (ja) * 1998-03-24 1999-10-05 Japan Energy Corp 銅の成膜方法及び銅めっき液
US6309969B1 (en) * 1998-11-03 2001-10-30 The John Hopkins University Copper metallization structure and method of construction
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
JP4258011B2 (ja) * 1999-03-26 2009-04-30 石原薬品株式会社 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
US6551484B2 (en) * 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6409903B1 (en) * 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
JP2002146585A (ja) * 2000-11-07 2002-05-22 Kanto Chem Co Inc 電解めっき液
JP2002180259A (ja) 2000-12-12 2002-06-26 Shipley Co Llc めっき液における金属析出促進化合物および該化合物を含むめっき液
JP4202016B2 (ja) * 2000-12-13 2008-12-24 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 電気めっき浴を準備する方法および関連した銅めっきプロセス
US6739881B2 (en) * 2001-05-31 2004-05-25 Trw Inc. High integration electronic assembly and method
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US7223323B2 (en) * 2002-07-24 2007-05-29 Applied Materials, Inc. Multi-chemistry plating system
US6974531B2 (en) * 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
US6897152B2 (en) * 2003-02-05 2005-05-24 Enthone Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
US20040206628A1 (en) * 2003-04-18 2004-10-21 Applied Materials, Inc. Electrical bias during wafer exit from electrolyte bath
JP2004323931A (ja) * 2003-04-25 2004-11-18 Shibaura Institute Of Technology 銅メッキ溶液、銅メッキ用前処理溶液及びそれらを用いた銅メッキ膜とその形成方法
JP2004346422A (ja) * 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2890984B1 (fr) 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012174732A1 (en) * 2011-06-24 2012-12-27 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
US9666426B2 (en) 2011-06-24 2017-05-30 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
CN104685107B (zh) * 2012-09-24 2017-05-03 埃其玛公司 电解液和向阻挡层上电镀铜的方法
CN111041533A (zh) * 2019-12-31 2020-04-21 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用
CN111041533B (zh) * 2019-12-31 2021-06-29 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用

Also Published As

Publication number Publication date
IL189662A (en) 2012-05-31
JP5689221B2 (ja) 2015-03-25
US8574418B2 (en) 2013-11-05
FR2890984A1 (fr) 2007-03-23
US20070062817A1 (en) 2007-03-22
CN101263246B (zh) 2011-05-18
TW200728514A (en) 2007-08-01
WO2007034117A2 (fr) 2007-03-29
US20100038256A1 (en) 2010-02-18
IL189662A0 (en) 2008-06-05
TWI434963B (zh) 2014-04-21
KR101295478B1 (ko) 2013-08-09
JP2009509045A (ja) 2009-03-05
WO2007034117A3 (fr) 2007-12-06
EP1927129B1 (fr) 2019-03-13
EP1927129A2 (fr) 2008-06-04
CA2622918A1 (fr) 2007-03-29
KR20080047381A (ko) 2008-05-28
FR2890984B1 (fr) 2009-03-27

Similar Documents

Publication Publication Date Title
CN101263246B (zh) 通过电镀使用金属涂布基底表面的方法
CN101263247B (zh) 用于使用金属涂布基底表面的电镀组合物
CN100399524C (zh) 作为铜阻挡层的电镀CoWP复合结构
US8591715B2 (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
CN101512048A (zh) 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
CN104685107A (zh) 电解液和向阻挡层上电镀铜的方法
US7918984B2 (en) Method of electrodepositing germanium compound materials on a substrate
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
CN103109365B (zh) 微观特征中的种子层沉积
CN105280614B (zh) 用于在反应性金属膜上电化学沉积金属的方法
WO1998040910A1 (en) Wiring forming method for semiconductor device and semiconductor device
Maldonado et al. Behavior of electrodeposited Cd and Pb schottky junctions on CH3-terminated n-Si (111) surfaces
RU2510631C1 (ru) Электролит и способ осаждения меди на тонкий проводящий подслой на поверхности кремниевых пластин
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant