CN100399524C - 作为铜阻挡层的电镀CoWP复合结构 - Google Patents

作为铜阻挡层的电镀CoWP复合结构 Download PDF

Info

Publication number
CN100399524C
CN100399524C CNB2004100883542A CN200410088354A CN100399524C CN 100399524 C CN100399524 C CN 100399524C CN B2004100883542 A CNB2004100883542 A CN B2004100883542A CN 200410088354 A CN200410088354 A CN 200410088354A CN 100399524 C CN100399524 C CN 100399524C
Authority
CN
China
Prior art keywords
cowp film
cowp
film
atomic percents
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100883542A
Other languages
English (en)
Other versions
CN1618601A (zh
Inventor
小西里尔·加布莱尔
斯特芬尼·R·奇拉斯
埃马努埃尔·I·库伯
哈里克里亚·迪里吉安尼
安德鲁·J·凯劳克
朱迪斯·M·鲁比诺
罗格里·Y·蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1618601A publication Critical patent/CN1618601A/zh
Application granted granted Critical
Publication of CN100399524C publication Critical patent/CN100399524C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种复合材料，包括含有铜的层，以及在铜层上的电沉积的CoWP膜。CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm。本发明还涉及一种形成互连结构的方法，包括：在介质材料中提供沟槽或过孔和在沟槽或过孔中的含有铜的导电金属；以及通过电沉积在铜层上形成CoWP膜。CoWP膜含有从10原子百分比到25原子百分比的磷，厚度从5nm到200nm。本发明还涉及互连结构，包括：与金属层接触的介质层；在金属层上电沉积的CoWP膜；以及在CoWP膜上的铜层。

Description

作为铜阻挡层的电镀CoWP复合结构
技术领域
本发明涉及电镀的钴钨磷化物-铜复合结构。电镀的钴钨磷化物膜下文中称作CoWP膜，在复合结构中的CoWP膜可用作半导体器件中的铜互连结构的阻挡层。
背景技术
铝-铜和有关的合金曾经是电子器件，例如，集成电路芯片，中形成互连结构的首选合金.但是，微电子工业当前增加密度和提高性能(速度和效率)的需求要求互连结构由纯铜或接近纯铜的材料构成。由于铜和某些铜合金的电阻系数远远低于铝-铜的电阻系数，所以能够提高性能.而且，可以使用更窄的互连结构(线)，从而提供更高的布线密度.
通常，使用镶嵌工艺方法制造铜互连结构。在该工艺中，在硅晶片上的介质层中形成沟槽或过孔，然后在沟槽/过孔中淀积金属衬里(例如，TaN/Ta)和铜籽晶层.接着用铜填充沟槽/过孔.然后使用化学机械抛光(CMP)去掉多余的铜，从而提供与介质层平齐的干净的上铜表面.然后，在抛光的表面上淀积蚀刻停止或帽盖材料，例如，SiNx或含有硅、碳和可选的氮的介质。
已经提出了覆盖铜的许多种类的材料，包括无电镀和电解电镀金属以及物理汽相淀积金属和有机基的帽盖材料。PVD或CVD帽盖材料没有选择性，需要CMP或蚀刻步骤来从介质上去掉膜.选择性无电淀积的某些金属合金，特别是CoWP，已经显示出显著改善电迁移寿命的特点，参看Hu等人的“Reduced Electromigration of Cu Wires bySurface Coating”Applied Physics Letters，81(10)，2002，p.1782.但是，无电镀工艺通常要求籽晶方案(开始淀积的形核)以及高的镀覆温度，并且难以控制，特别是对于膜的厚度小于300
Figure C20041008835400071
的情形。
铜通过帽盖材料的电迁移和扩散主要沿帽盖材料的晶粒边界出现。(C.-K.Hu等人的“Electromigration in On-Chip Single/DualDamascene Cu Interconnections”，J.Electrochem.Soc.149，G408(2002)；C.-K.Hu & S.Reynolds的“CVD Cu Interconnections andElectromigration”，Electrochem.Soc Procs.Vol.97-25(1997)，p.1514.)结果，需要优化帽盖材料，从而最小化晶粒边界区和/或延长沿晶粒边界的扩散路径。如A.Kohn等人在“Characterization ofElectroless Deposited Co(W，P)Thin Films for Encapsulation ofCopper Metallization”，Materials Science and Engineering A302(2001)p.18-25中说明的，PVD钴和无电镀CoWP膜在扩散阻挡层质量中观察到差别的原因是由于两种材料的结晶化程度和晶粒尺寸导致的。“由于低温体扩散非常小，并且没有快速扩散的晶粒边界，所以预计单晶材料作为最佳扩散阻挡层.但是，单晶薄膜的淀积在技术上仍不能实现.因此，由于非晶能够消除沿晶粒边界的快速扩散路径，用作扩散阻挡层的薄膜的优选微结构是非晶.”Id.21页。
虽然原理上非晶材料用作帽盖材料非常有吸引力，但是研究人员为了得到有效的非晶材料而进行的许多尝试却失败了.针对现有非晶材料优化工艺条件的尝试或者提供与铜的互相扩散太强以致于不能使用的材料(例如，无电镀NiP)，或者在加热下容易结晶，即，在400℃或更高的温度下退火。优化的帽盖材料也对铜导体具有良好的附着力，并且是较薄的连续膜。
美国专利No.5,695,810介绍了用无电淀积的CoWP膜作为包括作为铜互连结构的帽盖材料的阻挡层.用无电淀积的CoWP膜作为阻挡层的一个已知的优点是铜可以无电淀积在CoWP上，而不需要活化(籽晶)层。该专利还意识到在CoWP膜中的范围在2到7原子百分比的少量钨可以改善在磷化钴膜上的膜的阻挡特性.钨原子在晶粒的边界优先定位.该观察到的效应通常称作“填塞”CoP膜的晶粒边界.
但是，如Kohn强调的，无电淀积的CoWP膜限于约8到10原子百分比的磷。而且，无电淀积的膜趋向于更结晶化而不是非晶，并且在退火时，膜的结晶化进一步增加。
与其尝试通过1)限制最大磷含量为8到10原子百分比和2)结晶对无电淀积的CoWP膜的阻挡特性进行改进，倒不如如申请人那样尝试以不同的方法与相邻的铜导电层，特别是，同互联结构结合形成CoWP薄膜。
发明内容
本发明提供了一种复合材料，包括：含有铜的层；以及在铜层上的电沉积CoWP膜，其中CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm。
其中，当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨.
其中，当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y)).
其中，0.77＜x＜0.83和0.03＜y＜0.07。
其中，铜层淀积在CoWP膜与一个金属层之间。
其中，铜层和金属层设置在介质材料的沟槽或过孔中。
其中还包括在CoWP膜上的金属帽盖层，其中CoWP膜和金属帽盖层放在介质材料的沟槽或过孔中.
其中，CoWP膜的厚度从5nm到50nm.
其中，CoWP膜的厚度从10nm到30nm.
其中，通过卢瑟福背散射谱测量磷的原子百分比.
本发明还提供了一种形成互连结构的方法，包括：在介质材料中提供沟槽或过孔，并在沟槽或过孔中提供含铜的导电材料；以及通过电沉积在铜层上形成CoWP膜，其中CoWP膜含有从10原子百分比到25原子百分比的磷，厚度从5nm到200nm.
其中，当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
其中，当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。
其中，0.77＜x＜0.83和0.03＜y＜0.07。
其中还包括沿沟槽或过孔的侧壁淀积金属层，其中铜层设置在CoWP膜与金属层之间。
其中还包括在形成CoWP膜之前去掉一部分铜导电金属，形成凹陷结构。
其中还包括在CoWP膜上形成金属帽盖层.
其中，CoWP膜的厚度从5nm到50nm。
其中，形成CoWP膜包括提供pH值从7到10的电镀电解液.
其中，形成CoWP膜包括施加3mA/cm2到20mA/cm2的电流密度。
其中，通过卢瑟福背散射谱测量磷的原子百分比。
本发明还提供了一种互连结构，包括：与金属层接触的介质层；在金属层上电沉积的CoWP膜，其中CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm；以及在CoWP膜上的含铜导电层.
其中，当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨.
其中，当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y)).
其中，0.77＜x＜0.83和0.03＜y＜0.07。
其中还包括在铜导电层上的帽盖材料，其中当用卢瑟福背散射谱测量时，帽盖材料基本由CoxWyPz构成，并且0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。
其中，帽盖材料的厚度从5nm到50nm。
其中，铜导电层凹入介质层中。
本发明还提供了一种形成互连结构的方法，包括：在介质材料中提供沟槽或过孔，其中沟槽或过孔具有与金属层接触的侧壁；通过在金属层上电沉积形成CoWP膜，其中CoWP膜含有从10原子百分比到25原子百分比的磷，厚度从5nm到200nm；以及在CoWP膜上形成铜层。
其中，形成CoWP膜包括保持电镀电解液pH值为7到10。
其中，形成CoWP膜包括施加3mA/cm2到20mA/cm2的电流密度。
本发明还提供了一种互连结构，包括：在介质材料中设置的沟槽或过孔，其中用沿沟槽或过孔的侧壁设置金属层填充沟槽或过孔，并且导电层含铜；以及在铜层上电沉积CoWP膜，其中CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm.
其中，当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
其中，当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。
其中，0.77＜x＜0.83和0.03＜y＜0.07。
其中还包括在铜层和金属层之间设置的CoWP阻挡层，当用卢瑟福背散射谱测量时，CoWP阻挡层基本由CoxWyPz构成，并且0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。
其中还包括在CoWP膜上的金属帽盖层。
其中，CoWP膜的厚度从5nm到50nm。
其中，通过卢瑟福背散射谱测量磷的原子百分比.
本发明涉及包括含有铜的层和在铜层上的电沉积CoWP膜的复合材料.CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm.
本发明还涉及形成互连结构的方法，包括：在介质材料中提供沟槽或过孔和在沟槽或过孔中的含有铜的导电材料，并且通过电沉积在铜层上形成CoWP膜。CoWP膜含有从10原子百分比到25原子百分比的磷，厚度从5nm到200nm。
本发明还涉及互连结构，包括：与金属层接触的介质层；在金属层上电沉积的CoWP膜；以及在CoWP膜上的铜层.CoWP膜含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm.
本发明还涉及互连结构，包括：在介质材料中放置沟槽或过孔，其中用沿沟槽或过孔的侧壁放置的金属层填充沟槽或过孔，在金属层上放置含铜的导电层；以及在铜层上放置帽盖材料。帽盖材料是电沉积的CoWP膜，含有从11原子百分比到25原子百分比的磷，厚度从5nm到200nm。
附图说明
通过参考本发明的详细介绍以及附图，将更好地理解本发明，其中：
图1是本领域中已知的互连结构的图示；
图2是具有本发明的CoWP膜的图1的互连结构的图示；
图3是采用铜填充沟槽的图2的互连结构的图示；
图4A是本发明的一个实施例的互连结构的图示；
图4B是本发明的另一个实施例的互连结构的图示；
图5是本发明的另一个实施例的互连结构的图示；
图6是表示本发明的一部分电镀CoWP膜的局部三重复合图；
图7A和7B是本发明的CoWP膜的x射线衍射谱图；以及
图8A和8B是比较CoWP膜的x射线衍射谱图.
具体实施方式
申请人尝试在CoWP膜中增加磷和钨的最大数量的方法.另一个目的是得到淀积的非晶CoWP膜代替通过无电淀积得到的晶体CoWP膜.但是，仅仅得到淀积的非晶CoWP膜不足以为铜提供有效的阻挡层.在温度超过300℃时，在大多数情况下为400℃或更高，淀积的非晶层仍然要保持非晶。通常，在这种温度条件下，非晶CoWP膜将结晶.因此，申请人尝试不仅提供非晶淀积的CoWP膜，而且在热退火时非晶CoWP膜在可评估的程度下不结晶的方法.
申请人开始确定使用电沉积工艺是否可以得到热稳定的非晶CoWP膜.电镀具有低处理温度和往往能够提供厚度从5nm到200nm的更均匀的膜的优点.电镀还能够提供更大的处理控制，并且比相应的通过无电淀积制备的CoWP膜具有更大的各个元素的复合范围。
电解淀积的CoWP膜可以是晶体或非晶的。晶体膜倾向于与垂直于铜下层的晶粒边界强结构化(strongly textured)。结果，晶粒边界的取向对于通穿过阻挡层的扩散控制和电迁移是不希望的.相对于电镀的非晶CoWP膜，申请人很快确认在退火时某些膜容易结晶。结果，申请人需要识别产生在温度接近或稍稍高于400℃时不结晶而足够稳定、而不产生高密度的互连的晶粒边界的非晶膜的特定的电镀条件。
通过包括提供含有铜的层，并通过电沉积在铜层上形成CoWP膜的工艺制备本发明的复合材料。所得到的CoWP膜具有从5nm到200nm的厚度，优选从5nm到50nm，更优选从10nm到30nm。当用卢瑟福背散射谱测量时，CoWP膜含有从10原子百分比到25原子百分比的磷，从11原子百分比到25原子百分比的磷，或从11原子百分比到20原子百分比的磷。
或者，通过包括提供与金属层接触的介质层；在金属层上通过电沉积形成CoWP膜；以及在CoWP膜上形成铜层的工艺制备CoWP-铜复合材料.所得到的CoWP膜具有从5nm到200nm的厚度，优选从5nm到50nm，更优选从10nm到30nm。当用卢瑟福背散射谱测量时，CoWP膜含有从10原子百分比到25原子百分比的磷，从11原子百分比到25原子百分比的磷，或从11原子百分比到20原子百分比的磷。
当用卢瑟福背散射谱测量时，本发明的CoWP膜含有从1.5原子百分比到10原子百分比的钨，或从3原子百分比到10原子百分比的钨.相反，无电淀积的CoWP膜通常限制在膜中的钨的量从1原子百分比到3原子百分比。
在一个实施例中，当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。在另一个实施例中，CoWP膜基本由CoxWyPz构成，其中0.77＜x＜0.83和0.03＜y＜0.07.在另一个实施例中，CoWP膜基本由CoxWyPz构成，其中0.77＜x＜0.83和0.03＜y＜0.07.
图1是在衬底1(例如，半导体晶片衬底)上具有例如二氧化硅等介质材料2的已知互连结构的图示。光刻限定沟槽和/或过孔开口3，并通过已知的技术在介质材料2中形成。应当理解，本发明并不限于在双镶嵌开口中形成的结构。相反，开口3可以具有各种结构，例如，过孔、沟槽或单镶嵌开口。
根据本发明，金属层4淀积在图1的结构上，如图2所示。淀积通常通过CVD(化学气相淀积)或最好通过溅射来进行。溅射通常通过PVD(物理气相淀积)或IPVD(电离物理气相淀积)来实现.此外，金属层淀积的进一步讨论并不认为是必需的，因为该工艺是本领域的技术人员公知的。
金属层可以由各种金属和金属合金的一层或多层构成.一个或多个金属层可以作为扩散或阻挡层，和/或作为附着层.在本领域中所用的普通金属和金属合金包括钽、钨、氮化钽和氮化钛.这些金属通常用作与介质层接触的第一金属层.然后可以在第一金属层上淀积含有从钯、钌、铑、锇和铼中选择的一种或多种金属的第二金属层。一个或多个金属层通常为10nm到200nm，更一般的为50nm到100nm厚.
然后，在金属层4上电沉积根据本发明的CoWP膜5.CoWP膜5具有从5nm到200nm的厚度，更一般的从5nm到50nm.某些更优选的本发明的复合结构的CoWP膜的厚度从10nm到30nm。
电沉积本发明的CoWP膜的溶液包括钨离子源，例如，钠或铵的钨酸盐，或者磷钨酸；钴离子源，例如，氯化钴或硫酸钴；以及复合剂、表面活性剂和用来调节电解液的pH值的化学药品.电沉积CoWP膜的代表性的溶液含有(NH4)2WO4、CoCl2、Na3-柠檬酸、硼酸、TritonX-114、NaOH和Na2H2PO2。通过加入电解液中的NaOH的数量可以调节该溶液的pH值.
以得到所希望的合金的微结构的方式调节Co2+离子的络合程度和溶液的pH值.通过大量的实验，申请人发现本发明的CoWP膜中钴、磷和钨的数量高度依赖于所加的电流密度(i，mA/cm2)和电镀槽溶液的pH值。结果，本发明可以提供比通过无电镀工艺制备的CoWP膜具有更大的各个元素的成分范围的CoWP膜.
具体地，改变淀积电流密度可以控制本发明的CoWP膜中钨的数量。在淀积本发明的膜时所用的电流密度一般为大约3mA/cm2到大约20mA/cm2，更一般地为大约6mA/cm2到大约12mA/cm2。
本发明的CoWP膜中钨的数量也依赖于电镀槽溶液的pH值.例如，如果pH值小于6，则制备的CoWP膜具有小于1原子百分比的钨。增加电镀槽的pH值超过7(例如，pH值从8到10)，导致膜中钨的数量超过1原子百分比。
在电沉积CoWP膜之后，使用本领域的技术人员公知的工序在超过300℃的温度下退火CoWP膜，更一般地为400℃。CoWP膜可在合成气体N2中含5％H2于400℃下退火约4小时。退火电沉积的步骤不必在电沉积CoWP膜之后马上进行。相反，在任何后续的热处理工艺步骤中可以退火CoWP膜。
然后在CoWP膜5上淀积铜或铜合金层6，如图3所示。铜可以直接淀积在CoWP膜5上，而不需要籽晶层.可以通过电化学淀积进行铜的淀积，例如，电镀或无电镀.合适的电镀成分的例子在InternationalBusiness Machines受让的美国专利申请No.09/348,632中公开，其整个公开在这里作为参考引入。
通常，本领域的技术人员然后使用化学机械抛光(CMP)工艺去掉在衬底上表面上的层4、5和6的多余的材料，以提供具有铜的上表面与介质材料2的上表面平齐的平面化的结构。如果使用无电淀积淀积铜，则在淀积铜之前，如果需要，可以进行CMP、e-CMP或RIE处理。
在CMP工艺之后，在铜和介质材料的上暴露表面上淀积非选择性帽盖材料.非选择性帽盖材料可以是本领域的技术人员已知的任何类型的材料。
或者，本发明的另一个方案是淀积本发明的CoWP膜的帽盖材料。这样，CoWP膜用作沟槽或过孔中的阻挡层以及帽盖材料。
在一个实施例中，通过电蚀刻或电化学抛光可以从铜层上蚀刻掉少量铜，以提供铜的上表面低于介质12的上表面的铜互连结构16。在图4A中示出了这种结构，并称作凹陷结构.在沟槽的侧壁和底部表面上淀积阻挡层14。当然，阻挡层14可以包括本领域的普通技术人员已知的一个或多个金属层。而且，提供阻挡层14，可以在微电子工艺中所用的标准铜酸浴中直接铜沉积，而不需要籽晶层。在导电铜层16淀积之后，然后使用阻挡层14作为从边缘到衬底中间的电流载体在铜的表面上淀积CoWP膜15。
用CoWP帽盖层填充并覆盖复合结构的优点是CoWP膜倾向于优先淀积在铜而不是阻挡层14上，如图所示.然后可以通过CMP、e-CMP或RIE工艺步骤去掉阻挡层。
在另一个实施例中，含有从钯、钌、铑、锇和铼中选择的一种或多种金属，优选钌的金属帽盖层18淀积在CoWP层上。可以使用与淀积CoWP所用相同的电镀方法淀积金属帽盖层18，或者使用本领域的技术人员公知的另一种淀积方法。在双层就位之后，可以通过CMP、e-CMP或RIE工艺从介质上去掉阻挡层，如图4B所示.
在另一个实施例中，本发明的方法包括提供具有衬底20和介质材料22的互连结构，如图5所示。在本发明的CoWP膜25之后淀积第一金属层24。最好通过电镀淀积铜导电层26。可以使用电化学抛光步骤形成凹陷结构，如图所示，然后在铜结构上面淀积CoWP膜25’。之后使用CMP工艺去掉层24、25和25’的多余材料，提供平坦化的结构。
在2002年4月26日提交的美国专利申请No.10/132,173和在2002年10月24日提交的10/279,057介绍了本发明的优选阻挡层，两者均受让与International Business Machines，其整个公开在这里作为参考引入。
介质层2、12和22可以是用在半导体制造行业中的任何适当的介质层，例如，氧化物，例如，二氧化硅、氮化物，氮化硅或氮氧化物层。可以使用低k介质材料，例如，Dow Chemical的
Figure C20041008835400151
Novellus的
Figure C20041008835400152
Applied Materials的Black
Figure C20041008835400153
和旋涂的硅基介质。
Figure C20041008835400154
可以简单描述为SiCOH介质.可以通过任何方法形成介质层，包括化学气相淀积和旋涂技术.在2000年11月14日提交的美国专利Nos.6,147,009和2002年8月27日提交的6,441,491中介绍了介质材料，其整个公开在这里作为参考引入，两者均受让与International BusinessMachines，也可以用来形成本发明的互连结构.
用下面的非限定性例子进一步说明本发明。
例子
在包括具有TaN/Ta阻挡层的覆层p-Si、PVD铜籽晶层和4×4cm电镀铜层的复合结构衬底上电镀本发明的CoWP膜.该电镀工艺包括由电源控制的改进的旋转盘电极，用Pine Instruments系统操作.改进的旋转盘电极包括拧在包含金属上表面的插头中的金属轴和具有凹陷插入物的Teflon样品固定夹具。通过插头放置四个接触脚将样品固定在插入物中的合适位置，并提供电流通路。
样品在50和200rmp之间搅动，电流密度在5和10mA/cm2之间变化.通过根据需要在溶液中加入硫酸或氢氧化钠，电镀溶液的pH值从4到9变化.用双层外壳单元控制溶液的温度，范围从室温到50℃。正极是镀铂的网状电极.用自动定时装置控制时间.改变电镀时间以得到不同厚度的CoWP膜。在电镀之前和之后分别称样品的重量，确定电镀速度.用卢瑟福背散射谱(RES)分析CoWP膜的成分和厚度。X射线衍射(XRD)用来确定膜的结晶程度.
在电沉积之后用XRD分析CoWP膜，并且如果热退火之后膜没有完全结晶，则用XRD重新分析退火的膜.在非晶膜中，所观察到的尖峰是由衬底的Cu和Ta引起的。在结晶的膜中，所观察到的材料相是由Co(hcp)和Co2P引起的。没有检测到钨的化合物.
制备下面的电镀溶液，在表1中提供各种成分的浓度和淀积条件。用提供稳定的非晶CoWP膜的电解液A、B和E制备CoWP膜.分别用电解液C和D制备相对照的的CoWP膜C和D.
表1
  成分   电解液A   电解液B   电解液C   电解液D   电解液E
  硫酸钴   0.34M   0.51M   0.17M   0.51M   0.39M
  钨酸钠   0.04M   0.03M   -   -   0.06M
  磷钨酸   -   -   0.006M   0.006M   -
  柠檬酸钠   0.68M   0.68M   0.20M   0.82M   0.70M
  硼酸   0.48M   0.48M   0.48M   -   0.48M
  次磷酸钠   0.05M   0.05M   0.38M   0.05M   0.05M
  表面活性剂   0.05g/l   -   0.1g/l   0.1g/l   0.05g/l
  pH   8.8   9   6   6   8.8
  温度，℃   40   50   35   35   78.5
在预退火和退火的样品上进行X射线电光子分光光谱(XPS)，确定作为铜扩散阻挡层的CoWP膜的效果.在4小时400℃的合成气体退火之前和之后用XPS检查各种CoWP膜。使用Al k X射线进行XPS测量，用针对客户所用的室校准的原子灵敏度系数评定量化。
XPS是表面分析技术，提供样品的表面到～40
Figure C20041008835400171
的化学成分信息。在退火之前所做的XPS测量提供与之比较的膜的原始成分，并用RBS分析验证。在退火之后进行对照测量，并进行仔细分析，寻找在CoWP膜的表面出现的铜.在膜表面的铜表示来自下层膜的铜被热驱动穿过CoWP膜.在表2中提供的一部分XRD数据与XPS数据之间观察到相关性.数据显示与本发明的非晶CoWP膜相比，晶体膜是较差的扩散阻挡层。
应当理解，描述本发明的CoWP膜的术语“非晶”定义在膜的x射线散射光谱中CoWP膜表现出很少的晶体特性，如果有的话.术语“非晶”还包括纳米晶体(nanocrystalline)的CoWP膜，因为用x射线散射难以检测纳米晶体材料。
在某些情况下，本发明的CoWP膜在x射线散射光谱中可以显示出一些峰值，表示在膜中的某些晶体材料的特性，但是，本发明的工艺允许最小化这种特性。在本领域的技术人员肯定认识到，本发明的CoWP膜，特别是经过退火的这些膜与无电镀的CoWP膜相比包含较少的晶体材料的特性。而且，如果在CoWP膜中有晶体材料，晶体材料不可能通过它们各自的晶粒边界互相连接。
通过在铜表面上淀积的各种电镀的CoWP膜的XRD数据，构成图6的三元成分图。如图所示，在400℃下退火30分钟之后，某些电镀的CoWP膜结晶(▲)，在400℃下退火30分钟之后充分结晶(◆)，在400℃下退火4小时之后，淀积的非晶体部分变为晶体(O)，或者，淀积的非晶体在退火之后表现出很少的或没有晶体结构(T).具有在虚线梯形中的原子组成的CoWP膜在大多数情况下将提供本发明的热稳定膜。由越靠近梯形边的原子组成定义的膜，提供热稳定膜的可能性越小。
表2
Figure C20041008835400181
例A
在40℃、100rpms和6.3mA/cm2下淀积用电解液A制备的CoWP膜A.在合成气体(含有5％的H2的N2)中在400℃下退火淀积的膜4个小时，并且没有显示出结晶性.通过RBS分析，CoWP膜A中的Co、W和P分别具有77.6/5.9/16.5的原子百分比浓度，厚度为160nm。
在图7A中提供了例A的x射线散射光谱.在400℃下退火4小时之后得到该光谱.从38 2θ到42.6 2θ缓慢变化的数据组(嵌入显示的)表示在ca.41°20的晶体Co2P峰值实际上不存在.
例B
在50℃、100rpms和5mA/cm2下淀积用电解液B制备的CoWP膜B。在合成气体中在400℃下退火淀积的膜30分钟。在30分钟退火结束时，通过XRD分析，经过退火的膜没有显示出结晶性。在相同的条件下经过4个小时的额外退火之后，通过XRD分析，CoWP膜B表现出非常小的晶体结构(单个弱强度Co2P(121)峰值；没有识别到其它相)。CoWP膜B中的Co、W和P分别具有70/6/24的原子百分比浓度，厚度为100nm。
例E
在78.5℃、100rpms和6.3mA/cm2下淀积用电解液E制备的CoWP膜E。在4个小时的退火之后，膜显示没有结晶性。CoWP膜E中的Co、W和P分别具有76.9/9.9/13.2的原子百分比浓度.在40℃、100rpms和6.3mA/cm2下淀积用电解液E制备的CoWP膜E2.在400℃下退火4小时之后通过XPS确定在表2中提供的Cu原子％/Co原子％的比例.
例F
在23℃、100rpms和8.5mA/cm2下淀积CoWP膜F。在退火4个小时之后，该膜没有显示出结晶性。CoWP膜F中的Co、W和P分别具有73.9/1.1/25的原子百分比浓度.在图7B中提供了例F的x射线散射光谱。在400℃下退火4小时之后得到该光谱.从38 2θ到42.6 2θ缓慢变化的数据组(嵌入显示的)在ca.41°2θ显示出晶体Co2P的小峰值。
对照例C
在35℃、50rpms和5mA/cm2下淀积用电解液C制备的对照CoWP膜C。当淀积时，该膜结晶.CoWP膜C中的Co、W和P分别具有92/0.1/8的原子百分比浓度。在图8A示出了对照例C的x射线散射光谱.
对照例D
在35℃、200rpms和5mA/cm2下淀积用电解液D制备的对照CoWP膜(D)。当淀积时，该膜最初为玻璃态，并且在在400℃下退火30分钟之后，在XRD中表现出较强的峰值.CoWP膜D中的Co、W和P分别具有91/0.2/8.8的原子百分比浓度。在图8B示出了对照例D的x射线散射光谱。

Claims (39)

1.一种复合材料，包括：
含有铜的层；以及
在铜层上的电沉积CoWP膜，其中CoWP膜含有从13.2原子百分比到25原子百分比的磷，厚度从5nm到200nm。
2.根据权利要求1的复合材料，其中当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
3.根据权利要求1的复合材料，其中当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.858；0.01＜y＜0.10；和z＝(1-(x+y))。
4.根据权利要求3的复合材料，其中0.77＜x＜0.83和0.03＜y＜0.07。
5.根据权利要求1的复合材料，其中铜层淀积在CoWP膜与一个金属层之间。
6.根据权利要求5的复合材料，其中铜层和金属层设置在介质材料的沟槽或过孔中。
7.根据权利要求6的复合材料，还包括在CoWP膜上的金属帽盖层，其中CoWP膜和金属帽盖层放在介质材料的沟槽或过孔中。
8.根据权利要求1的复合材料，其中CoWP膜的厚度从5nm到50nm。
9.根据权利要求1的复合材料，其中CoWP膜的厚度从10nm到30nm。
10.根据权利要求1的复合材料，其中通过卢瑟福背散射谱测量磷的原子百分比。
11.一种形成互连结构的方法，包括：
在介质材料中提供沟槽或过孔，并在沟槽或过孔中提供含铜的导电材料；以及
通过电沉积在铜层上形成CoWP膜，其中CoWP膜含有从13.2原子百分比到25原子百分比的磷，厚度从5nm到200nm。
12.根据权利要求11的方法，其中当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
13.根据权利要求11的方法，其中当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.858；0.01＜y＜0.10；和z＝(1-(x+y))。
14.根据权利要求13的方法，其中0.77＜x＜0.83和0.03＜y＜0.07。
15.根据权利要求11的方法，还包括沿沟槽或过孔的侧壁淀积金属层，其中铜层设置在CoWP膜与金属层之间。
16.根据权利要求11的方法，还包括在形成CoWP膜之前去掉一部分铜导电金属，形成凹陷结构。
17.根据权利要求16的方法，还包括在CoWP膜上形成金属帽盖层。
18.根据权利要求11的方法，其中CoWP膜的厚度从5nm到50nm。
19.根据权利要求11的方法，其中形成CoWP膜包括提供pH值从7到10的电镀电解液。
20.根据权利要求19的方法，其中形成CoWP膜包括施加3mA/cm2到20mA/cm2的电流密度。
21.根据权利要求11的方法，其中通过卢瑟福背散射谱测量磷的原子百分比。
22.一种互连结构，包括：
与金属层接触的介质层；
在金属层上电沉积的CoWP膜，其中CoWP膜含有从13.2原子百分比到25原子百分比的磷，厚度从5nm到200nm；以及
在CoWP膜上的含铜导电层。
23.根据权利要求22的互连结构，其中当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
24.根据权利要求22的互连结构，其中当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.858；0.01＜y＜0.10；和z＝(1-(x+y))。
25.根据权利要求24的互连结构，其中0.77＜x＜0.83和0.03＜y＜0.07。
26.根据权利要求22的互连结构，还包括在铜导电层上的帽盖材料，其中当用卢瑟福背散射谱测量时，帽盖材料基本由CoxWyPz构成，并且0.68＜x＜0.88；0.01＜y＜0.10；和z＝(1-(x+y))。
27.根据权利要求26的互连结构，其中帽盖材料的厚度从5nm到50nm。
28.根据权利要求22的互连结构，其中铜导电层凹入介质层中。
29.一种形成互连结构的方法，包括：
在介质材料中提供沟槽或过孔，其中沟槽或过孔具有与金属层接触的侧壁；
通过在金属层上电沉积形成CoWP膜，其中CoWP膜含有从13.2原子百分比到25原子百分比的磷，厚度从5nm到200nm；以及
在CoWP膜上形成铜层。
30.根据权利要求29的方法，其中形成CoWP膜包括保持电镀电解液pH值为7到10。
31.根据权利要求30的方法，其中形成CoWP膜包括施加3mA/cm2到20mA/cm2的电流密度。
32.一种互连结构，包括：
在介质材料中设置的沟槽或过孔，其中用沿沟槽或过孔的侧壁设置金属层填充沟槽或过孔，并且导电层含铜；以及
在铜层上电沉积CoWP膜，其中CoWP膜含有从13.2原子百分比到25原子百分比的磷，厚度从5nm到200nm。
33.根据权利要求32的互连结构，其中当用卢瑟福背散射谱测量时，CoWP膜含有从3原子百分比到10原子百分比的钨。
34.根据权利要求32的互连结构，其中当用卢瑟福背散射谱测量时，CoWP膜基本由CoxWyPz构成，其中0.68＜x＜0.858；0.01＜y＜0.10；和z＝(1-(x+y))。
35.根据权利要求34的互连结构，其中0.77＜x＜0.83和0.03＜y＜0.07。
36.根据权利要求32的互连结构，还包括在铜层和金属层之间设置的CoWP阻挡层，当用卢瑟福背散射谱测量时，CoWP阻挡层基本由CoxWyPz构成，并且0.68＜x＜0.858；0.01＜y＜0.10；和z＝(1-(x+y))。
37.根据权利要求32的互连结构，还包括在CoWP膜上的金属帽盖层。
38.根据权利要求32的互连结构，其中CoWP膜的厚度从5nm到50nm。
39.根据权利要求32的互连结构，其中通过卢瑟福背散射谱测量磷的原子百分比。
CNB2004100883542A 2003-11-18 2004-11-12 作为铜阻挡层的电镀CoWP复合结构 Active CN100399524C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/714,966 US7193323B2 (en) 2003-11-18 2003-11-18 Electroplated CoWP composite structures as copper barrier layers
US10/714,966 2003-11-18

Publications (2)

Publication Number Publication Date
CN1618601A CN1618601A (zh) 2005-05-25
CN100399524C true CN100399524C (zh) 2008-07-02

Family

ID=34574094

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100883542A Active CN100399524C (zh) 2003-11-18 2004-11-12 作为铜阻挡层的电镀CoWP复合结构

Country Status (3)

Country Link
US (2) US7193323B2 (zh)
CN (1) CN100399524C (zh)
TW (1) TWI326478B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579846B1 (ko) * 2003-12-11 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선층 및 이의 제조 방법
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP2006041453A (ja) * 2004-06-22 2006-02-09 Ebara Corp 配線形成方法及び配線形成装置
US7453149B2 (en) * 2004-08-04 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Composite barrier layer
US20060270234A1 (en) * 2005-05-27 2006-11-30 Varughese Mathew Method and composition for preparing a semiconductor surface for deposition of a barrier material
JP2007035734A (ja) * 2005-07-25 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US7367343B2 (en) * 2006-01-23 2008-05-06 Micron Technology, Inc. Method of cleaning a surface of a cobalt-containing material, method of forming an opening to a cobalt-containing material, semiconductor processing method of forming an integrated circuit comprising a copper-containing conductive line, and a cobalt-containing film cleaning solution
US20070210448A1 (en) * 2006-03-10 2007-09-13 International Business Machines Corporation Electroless cobalt-containing liner for middle-of-the-line (mol) applications
US8367543B2 (en) * 2006-03-21 2013-02-05 International Business Machines Corporation Structure and method to improve current-carrying capabilities of C4 joints
DE102006043163B4 (de) * 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
US20080157911A1 (en) * 2006-12-29 2008-07-03 Fajardo Arnel M Soft magnetic layer for on-die inductively coupled wires with high electrical resistance
US8592312B2 (en) * 2007-06-07 2013-11-26 Globalfoundries Inc. Method for depositing a conductive capping layer on metal lines
DE102007035837A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kornorientierungsschicht
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US20090127711A1 (en) * 2007-11-15 2009-05-21 International Business Machines Corporation Interconnect structure and method of making same
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
JP2010225682A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体装置およびその製造方法
US8404582B2 (en) 2010-05-04 2013-03-26 International Business Machines Corporation Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
US8426236B2 (en) 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
FR2963158B1 (fr) 2010-07-21 2013-05-17 Commissariat Energie Atomique Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
US8039920B1 (en) 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
US8476765B2 (en) 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
TWI458072B (zh) * 2010-12-16 2014-10-21 Soitec Silicon On Insulator 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
FR2969814A1 (fr) * 2010-12-23 2012-06-29 Soitec Silicon On Insulator Procédés pour lier directement les unes aux autres des structures semi-conductrices, et structures semi-conductrices liées formées en utilisant ces procédés
US8778773B2 (en) 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
FR2973937B1 (fr) * 2011-04-08 2013-11-01 Soitec Silicon On Insulator Procédés de collage de structures semi-conductrices comprenant des processus de recuit, et structures semi-conductrices liées et structures intermédiaires formées au moyen de tels procédés
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
TWI471951B (zh) * 2011-03-31 2015-02-01 Soitec Silicon On Insulator 包含退火程序之半導體結構接合方法，經接合的半導體結構及使用該方法所形成的中間結構
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same
US8723392B2 (en) * 2011-07-15 2014-05-13 International Business Machines Corporation Saw filter having planar barrier layer and method of making
KR101684310B1 (ko) * 2011-11-04 2016-12-08 인텔 코포레이션 자기 정렬 캡의 형성 방법 및 장치
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
US8669176B1 (en) * 2012-08-28 2014-03-11 Globalfoundries Inc. BEOL integration scheme for copper CMP to prevent dendrite formation
FR3017993B1 (fr) * 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
US20150345044A1 (en) * 2014-05-29 2015-12-03 National Chung Shan Institute Of Science And Technology Method of electroplating cobalt alloy to wiring surface
US9583442B2 (en) 2015-06-29 2017-02-28 International Business Machines Corporation Interconnect structure including middle of line (MOL) metal layer local interconnect on etch stop layer
US10830913B2 (en) * 2015-10-14 2020-11-10 Shenzhen Xpectvision Technology Co., Ltd. X-ray detectors capable of limiting diffusion of charge carriers
US9960161B2 (en) * 2016-01-12 2018-05-01 International Business Machines Corporation Low resistive electrode for an extendable high-k metal gate stack
CN107527862B (zh) * 2016-06-22 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US11171046B2 (en) * 2019-04-06 2021-11-09 Applied Materials, Inc. Methods for forming cobalt and ruthenium capping layers for interconnect structures
WO2020263837A1 (en) * 2019-06-28 2020-12-30 Lam Research Corporation Electrodeposition of cobalt tungsten films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6489857B2 (en) * 2000-11-30 2002-12-03 International Business Machines Corporation Multiposition micro electromechanical switch

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922831C2 (de) * 1999-05-19 2002-01-24 Ims Connector Systems Gmbh Verfahren zur Einstellung des Koppelfaktors eines Streifenleitungsrichtkopplers und Streifenleitungsrichtkoppler
US6323128B1 (en) 1999-05-26 2001-11-27 International Business Machines Corporation Method for forming Co-W-P-Au films
US6168991B1 (en) * 1999-06-25 2001-01-02 Lucent Technologies Inc. DRAM capacitor including Cu plug and Ta barrier and method of forming
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP2002367998A (ja) * 2001-06-11 2002-12-20 Ebara Corp 半導体装置及びその製造方法
JP2004533123A (ja) 2001-06-14 2004-10-28 マトソン テクノロジー インコーポレーテッド 銅接続用の障壁エンハンスメント工程
US6573606B2 (en) * 2001-06-14 2003-06-03 International Business Machines Corporation Chip to wiring interface with single metal alloy layer applied to surface of copper interconnect
KR20040018558A (ko) * 2001-08-13 2004-03-03 가부시키 가이샤 에바라 세이사꾸쇼 반도체장치와 그 제조방법 및 도금액
US6528409B1 (en) 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
CN1241250C (zh) * 2002-12-27 2006-02-08 中芯国际集成电路制造(上海)有限公司 多孔电介质中镶嵌铜结构的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6489857B2 (en) * 2000-11-30 2002-12-03 International Business Machines Corporation Multiposition micro electromechanical switch

Also Published As

Publication number Publication date
US7217655B2 (en) 2007-05-15
US20050127518A1 (en) 2005-06-16
TWI326478B (en) 2010-06-21
CN1618601A (zh) 2005-05-25
US20050104216A1 (en) 2005-05-19
TW200524078A (en) 2005-07-16
US7193323B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
CN100399524C (zh) 作为铜阻挡层的电镀CoWP复合结构
CN101504932B (zh) 半导体器件及其制造方法
US7189650B2 (en) Method and apparatus for copper film quality enhancement with two-step deposition
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
EP1112125B1 (en) Metallization structures for microelectronic applications and process for forming the structures
US7495338B2 (en) Metal capped copper interconnect
CN101263247B (zh) 用于使用金属涂布基底表面的电镀组合物
US7129165B2 (en) Method and structure to improve reliability of copper interconnects
CN101263246B (zh) 通过电镀使用金属涂布基底表面的方法
CN100420008C (zh) 具有铜布线的半导体器件及其制造方法
US20020033342A1 (en) Packaging deposition methods
US20050272253A1 (en) Method for alloy-electroplating group IB metals with refractory metals for interconnections
CN101016638A (zh) 用于在非铜可镀层上直接电镀铜的方法
JPH11274157A (ja) 微細配線形成方法
US6861354B2 (en) Method and structure to reduce defects in integrated circuits and substrates
US20040229462A1 (en) Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
US7597787B2 (en) Methods and apparatuses for electrochemical deposition
Shacham-Diamand et al. Electroless Co (W, P) and Co (Mo, P) deposition for Cu metallization applications
Datta Electrochemical processing tools for advanced copper interconnects: an introduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160127

Address after: Taiwan, Hsinchu, China Science Industry Park, Hsinchu Road, force six, No. eight

Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.