CN101262208A - 自动增益控制电路 - Google Patents
自动增益控制电路 Download PDFInfo
- Publication number
- CN101262208A CN101262208A CNA2008100825920A CN200810082592A CN101262208A CN 101262208 A CN101262208 A CN 101262208A CN A2008100825920 A CNA2008100825920 A CN A2008100825920A CN 200810082592 A CN200810082592 A CN 200810082592A CN 101262208 A CN101262208 A CN 101262208A
- Authority
- CN
- China
- Prior art keywords
- gain control
- output
- counting
- down counter
- generating unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000009471 action Effects 0.000 claims description 42
- 230000008859 change Effects 0.000 claims description 23
- 230000000052 comparative effect Effects 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
本发明提供一种自动增益控制电路,对可变增益放大部(11)的增益进行控制,包括计数控制信号生成部(12)、增减计数器(13)、增益控制信号生成部(14)、减计数时钟信号生成部(15)。增减计数器(13)基于由计数控制信号生成部(12)生成的计数控制信号,进行对增计数时钟信号执行增计数的动作或对减计数时钟信号执行减计数的动作。增益控制信号生成部(14)生成与增减计数器(13)的计数值对应的增益控制信号。减计数时钟信号生成部(15)生成与增减计数器(13)的计数值对应频率的减计数时钟信号。由此,能在不需要利用了电容器的积分电路的情况下实现听觉上更优异的自动增益调整电路。
Description
技术领域
本发明涉及在通信系统或声音系统中,根据输入信号的振幅来控制可变增益放大电路的增益的自动增益控制电路。
背景技术
在通信系统或声音系统中,根据输入信号的振幅来控制可变增益放大电路的增益的自动增益控制电路一般使用利用了电容器的积分电路。但是,在这样的积分电路中,由于所需要的电容器的静电电容值为相当大的值,因此难以内置到半导体集成电路中。
作为无需使用电容器而容易内置到半导体集成电路内的AGC电路,例如存在本申请人等公开的电路(例如,参照专利文献1)。以往的AGC电路例如如图21所示,通过整流器112和电压比较器113来生成与可变增益放大器111的输出对应的计数控制信号。根据计数控制信号来使增减计数器114增计数或减计数,并通过数字模拟转换器115和放大器116来生成与增减计数器114的计数值对应的增益控制信号。此外,图21表示了设定为增减计数器114的计数值越小可变增益放大部111的增益越大的例子。
当输入到可变增益放大部111的信号的电平增大,可变增益放大部111的输出超过设定的阈值Vth时,增减计数器114进行增计数,可变增益放大部111的增益被抑制。另一方面,在可变增益放大部111的输出未超过设定的阈值Vth的情况下,不进行增计数,而进行减计数,可变增益放大部111的增益上升。
专利文献1:特开2004-274571号公报
但是,上述现有的AGC电路中存在如下问题。在输入了如图22(a)所示的波形的信号的情况下,在输入信号电平急剧增大的期间T3中,增减计数器114进行增计数。由此,如图22(b)所示,增益控制信号的电压上升,可变增益放大部111的增益被抑制,维持原来的信号电平。接着,当在期间T4中输入信号的电平急剧减小时,增减计数器114进行减计数,增益控制信号的电压下降,使可变增益放大部111的增益上升,从而维持原来的信号电平。
但是,若使信号电平瞬间恢复到相同电平,会破坏现场感和距离感,产生听觉上的不适。一般,优选对大的信号电平进行抑制的抑止(attack)动作迅速进行,但在输入信号减小的情况下到再次恢复至原来的电平的复原动作的时间过短,则不适感增加。因此,如图22(c)和(d)所示那样,设定为减计数器时钟的频率比增计数器时钟的频率低,缓慢地进行复原动作。
但是,在现有的AGC电路中,在输入了如图22(a)所示的波形的信号的情况下的输出信号的变化如图22(e)所示,复原动作时振幅的变化成为直线。而且,在结束复原动作后振幅达到一定时振幅的变化急剧消失。因此,存在听觉上产生较强的不适感的问题。
发明内容
具体而言,本发明的第一自动增益控制电路以基于可变增益放大部的输出来生成对所述可变增益放大部的增益进行控制的增益控制信号的自动增益控制电路为对象,包括:计数控制信号生成部,其基于可变增益放大部的输出,生成计数控制信号;增减计数器,其基于计数控制信号,进行对增计数时钟信号进行增计数的动作或对减计数时钟信号进行减计数的动作;增益控制信号生成部,其生成与增减计数器的计数值对应的增益控制信号;和减计数时钟信号生成部,其生成与增减计数器的计数值对应的频率的减计数时钟信号。
根据第一自动增益控制电路,由于具备生成与增减计数器的计数值对应的频率的减计数时钟信号的减计数时钟信号生成部,因此,复原动作时增益控制信号随时间的变化成为曲线。所以,复原动作时可变增益放大部的输出圆滑地变化,因此,可实现听觉上没有不适感的自动增益控制电路。
在第一自动增益控制电路中,增益控制信号生成部可具有对数字模拟转换部的输出进行放大的增益控制信号放大部。通过采用这种构成,能根据电压来控制可变增益放大部的增益。
在本发明的自动增益控制电路中,增益控制信号生成部也可具有对数字模拟转换部的输出进行放大的增益控制信号放大部。通过采用这种构成,在可变增益放大部的控制中能获得最佳范围的增益控制信号。
在第一自动增益控制电路中,优选减计数时钟信号生成部是由数字模拟转换部的输出来控制振荡频率的电压控制振荡电路。通过采用这种构成,能使减计数时钟的频率与增减计数器的计数值对应地变化。
另外,减计数时钟信号生成部还可具有选择开关,该选择开关基于增减计数器的计数值,选择频率相互不同的多个时钟脉冲中的一个来作为减计数时钟信号。在这种构成中,也能使减计数时钟的频率与增减计数器的计数值对应地变化。
该情况下,优选减计数时钟信号生成部具有模拟数字转换部,该模拟数字转换部生成与数字模拟转换部的输出对应的数字数据,选择开关由模拟数字转换部的输出控制。
在第一自动增益控制电路中,优选计数控制信号生成部具有:整流电路,其对可变增益放大部的输出进行整流;和阈值电压比较部,其将整流电路的输出与阈值电压进行比较,并输出比较结果作为计数控制信号。
该情况下,优选阈值电压基于增减计数器的计数值而确定。通过采用这样的构成,能根据输入信号的变化使输出信号变化。能实现听觉上更优异的自动增益控制电路。
该情况下,优选还包括将数字模拟转换部的输出转换为阈值电压的阈值电压转换部。
该情况下,优选阈值电压转换部是能使增益变化的放大器。通过采用这样的构成,能任意设定输出信号的振幅电平相对于输入信号的振幅电平的变化幅度。
本发明的第二自动增益控制电路,以基于可变增益放大部的输出来生成对可变增益放大部的增益进行控制的增益控制信号的自动增益控制电路为对象,包括:计数控制信号生成部,其基于可变增益放大部的输出,生成第一计数控制信号;第一增减计数器,其基于第一计数控制信号,进行对第一增计数时钟信号进行增计数的动作或对第一减计数时钟信号进行减计数的动作;第二增减计数器,其基于第二计数控制信号,进行对第二增计数时钟信号进行增计数的动作或对第二减计数时钟信号进行减计数的动作;增益控制信号生成部,其基于第一增减计数器的计数值和第二增减计数器的计数值,生成第二计数控制信号和增益控制信号;和减计数时钟信号生成部,其生成与第一增减计数器的计数值和第二增减计数器的计数值之差对应的频率的第一减计数时钟信号。
根据第二自动增益控制电路,由于具备生成与第一增减计数器的计数值和第二增减计数器的计数值之差对应的频率的减计数时钟信号的减计数时钟信号生成部,因此,复原动作时增益控制信号随时间的变化成为曲线。而且,由于具备基于第一增减计数器的计数值和第二增减计数器的计数值来生成第二计数控制信号和增益控制信号的增益控制信号生成部,因此,能根据输入信号的变化使增益控制信号的响应性变化。因此,可实现听觉上没有不适感的自动增益控制电路。
在第二自动增益控制电路中,增益控制信号生成部基于第一增减计数器的计数值和第二增减计数器的计数值的比较结果来生成第二计数控制信号,并且,基于第一增减计数器的计数值和第二增减计数器的计数值中大的一方的计数值来生成增益控制信号。
而且,增益控制信号生成部也可基于第一增减计数器的计数值和第二增减计数器的计数值的比较结果来生成第二计数控制信号,并且,基于第一增减计数器的计数值来生成增益控制信号。根据这样的构成,由于增益控制信号生成部的构成变得简单,因此能减小电路的占有面积,还能降低成本。进而,由于不需要切换增益控制信号的供给源的切换开关,因此,能抑制由切换开关的开关噪声等引起的输出波形的变形和异常信号的产生。
在第二自动增益控制电路中,增益控制信号生成部也可以具有:第一数字模拟转换部,其将第一增减计数器的计数值转换为电压;第二数字模拟转换部,其将第二增减计数器的计数值转换为电压;切换开关,其选择第一数字模拟转换部的输出和第二数字模拟转换部的输出中的一方进行输出,作为增益控制信号;和比较信号生成部,其对第一数字模拟转换部的输出和第二数字模拟转换部的输出进行比较,生成第二计数控制信号;增益控制信号切换开关由比较信号生成部所生成的信号控制。
在第二自动增益控制电路中,增益控制信号生成部也可具有:第一数字模拟转换部,其将第一增减计数器的计数值转换为电压后生成增益控制信号;第二数字模拟转换部,其将第二增减计数器的计数值转换为电压;和比较信号生成部,其对第一数字模拟转换部的输出和第二数字模拟转换部的输出进行比较,生成第二计数控制信号。
在第二自动增益控制电路中,增益控制信号生成部还可具有:第一数字模拟转换部,其将第一增减计数器的计数值转换为电压后生成增益控制信号;和运算电路,其对第一增减计数器的计数值和第二增减计数器的计数值进行比较运算,生成第二计数控制信号。
在第二自动增益控制电路中,减计数时钟信号生成部可以是由第一数字模拟转换部的输出与第二数字模拟转换部的输出的电压差来控制振荡频率的电压控制振荡电路。
在第二自动增益控制电路中,减计数时钟信号生成部还可具有选择开关,该选择开关基于第一数字模拟转换部的输出与第二数字模拟转换部的输出的电压差,选择频率相互不同的多个时钟脉冲中的一个来作为第一减计数时钟信号。
该情况下,减计数时钟信号生成部可具有模拟数字转换部,该模拟数字转换部生成与第一数字模拟转换部的输出与第二数字模拟转换部的输出的电压差对应的数字数据,选择开关由模拟数字转换部的输出控制。
该情况下,减计数时钟信号生成部还可具有选择开关,该选择开关基于运算电路的输出,选择频率相互不同的多个时钟脉冲中的一个来作为第一减计数时钟信号。
在第二自动增益控制电路中,增益控制信号生成部可具有对增益控制信号进行放大的增益控制信号放大部。
在第二自动增益控制电路中,计数控制信号生成部可具有:整流电路,其对可变增益放大部的输出进行整流;和阈值电压比较部,其将整流电路的输出与阈值电压进行比较,并输出比较结果作为第一计数控制信号。
在第二自动增益控制电路中,阈值电压可基于第一增减计数器的计数值而确定。
该情况下,还可包括将第一数字模拟转换部的输出转换为阈值电压的阈值电压转换部。
该情况下,阈值电压转换部是能使增益变化的放大器。
(发明效果)
可实现不需要利用了电容器的积分电路的在听觉上更优异的自动增益调整电路。
附图说明
图1是表示本发明的第一实施方式的AGC电路的框图。
图2(a)~(f)是分别表示本发明的第一实施方式的AGC电路的基本动作中各部的信号波形的图。
图3(a)~(d)是分别表示本发明的第一实施方式的AGC电路中的各部的信号波形的图。
图4是表示本发明的第一实施方式的第一变形例的AGC电路的框图。
图5(a)~(d)是分别表示本发明的第一实施方式的第一变形例的AGC电路中的各部的信号波形的图。
图6(a)~(b)是分别表示本发明的第一实施方式的第一变形例的AGC电路中的各部的信号波形的图。
图7是表示本发明的第一实施方式的第一变形例的另一例的AGC电路的框图。
图8是表示本发明的第一实施方式的第二变形例的另一例的AGC电路的框图。
图9(a)~(d)是分别表示本发明的第一实施方式的第二变形例的AGC电路中的各部的信号波形的图。
图10是表示本发明的第一实施方式的第二变形例的AGC电路中的输入信号与输出信号的相关的图。
图11是表示本发明的第二实施方式的AGC电路的框图。
图12(a)~(e)是分别表示本发明的第二实施方式的AGC电路中的各部的信号波形的图。
图13是表示本发明的第二实施方式的第一变形例的AGC电路的框图。
图14是表示本发明的第二实施方式的第二变形例的AGC电路的框图。
图15是表示本发明的第二实施方式的第二变形例的AGC电路的框图。
图16是表示本发明的第二实施方式的第二变形例的AGC电路中的输入信号与输出信号的相关的图。
图17是表示本发明的第三实施方式的AGC电路的框图。
图18是表示本发明的第三实施方式的AGC电路的变形例的框图。
图19是表示本发明的第四实施方式的AGC电路的框图。
图20是表示本发明的第四实施方式的AGC电路的变形例的框图。
图21是表示现有例的AGC电路的框图。
图22(a)~(e)是分别表示现有例的AGC电路中的各部的信号波形的图。
图中:11-可变增益放大部;11a-增益控制端子;12-计数控制信号生成部;13-增减计数器;13a-计数控制端子;13b-增计数时钟端子;13c-减计数时钟端子;14-增益控制信号生成部;15-减计数时钟生成部;16-第一增减计数器;16a-第一计数控制端子;16b-第一增计数时钟端子;16c-第一减计数时钟端子;17-第二增减计数器;17a-第二计数控制端子;17b-第二增计数时钟端子;17c-第二减计数时钟端子;21-整流部;22-阈值电压比较部;31-D/A转换部;32-增益控制信号放大部;33-第一D/A转换部;34-第二D/A转换部;35-增益控制信号切换开关;35a-开关控制端子;36-比较信号生成部;37-运算电路;41-VCO部;41a-振荡控制端子;42-时钟信号选择开关;43-A/D转换部;44-放大部;51-阈值电压转换部;51B-可变放大部。
具体实施方式
(第一实施方式)
参照附图,对本发明的第一实施方式进行说明。图1表示本发明的第一实施方式的自动增益调整(AGC)电路的电路构成。如图1所示,第一实施方式的AGC电路根据输入信号Va的值对可变增益放大部11的增益进行控制。可变增益放大部11其增益根据施加到增益控制端子11a的增益控制信号而变化。可变增益放大部11的输出信号Vb被输入到计数控制信号生成部12。计数控制信号生成部12具有:对可变增益放大部11的输出信号进行检波整流的整流部21、将整流部21的输出与阈值电压进行比较的阈值电压比较部22。
计数控制信号生成部12的输出被输入到增减计数器13的计数控制端子13a。当输入到计数控制端子13a的计数控制信号的电压为高电平时,按照输入到增计数时钟端子13b的增计数时钟进行增计数,当计数控制信号的电压为低电平时,按照输入到减计数时钟端子13c的减计数时钟进行减计数。
增减计数器13的计数值通过增益控制信号生成部14而被变换为对可变增益放大部11的增益进行控制的增益控制信号。增益控制信号生成部14具有:将增减计数器13的计数值变换成电压的数字模拟(D/A)转换器31、D/A转换部31的输出放大的增益控制信号放大部32。
向增减计数器13的增计数时钟端子13b和减计数时钟端子13c分别输入增计数时钟和减计数时钟。增计数时钟是由增计数时钟生成部(未图示)产生的频率固定的时钟信号。此外,增计数时钟生成部只要能获得规定频率的时钟信号即可。
减计数时钟由减计数时钟生成部15生成。减计数时钟生成部15产生与增减计数器13的计数值对应的频率的时钟脉冲。本实施方式的减计数时钟生成部15是由D/A转换部31的输出控制的电压控制振荡(VCO)部41。
此外,在本实施方式中,可变增益放大部11具有施加到增益控制端子11a的电压越高增益越减小的特性,VCO部41具有施加到振荡控制端子41a的电压越高振荡频率越增高的特性。
以下,对第一实施方式的AGC电路的动作进行说明。首先,对增益控制的基本动作进行说明。
图2(a)~(f)分别表示可变增益放大部11的输出Vb、整流部21的输出、计数控制信号生成部12的输出、增计数时钟、减计数时钟和D/A转换部31的输出Vc的波形。此外,为了简化说明,设增计数时钟和减计数时钟分别是频率固定的时钟脉冲,设输出Vb是正弦波。
如图2(a)所示波形的可变增益放大部11的输出Vb由整流部21整流,在成为如图2(b)所示的脉动电流之后,输入到阈值电压比较部22。阈值电压比较部22对预先设定的阈值电压Vth和整流部21的输出进行比较,输出如图2(c)所示的脉冲波形。计数控制信号生成部12的输出被输入到增减计数器13的计数控制端子13a。因此,可变增益放大部11的输出Vb的电平越高,计数控制端子13a的电压成为高电平的时间越长。
另一方面,向增减计数器13的增计数时钟端子13b输入如图2(d)所示的增计数时钟,向减计数时钟端子13c输入如图2(e)所示的减计数时钟。
增减计数器13在计数控制端子13a的电压为高电平的期间T1,按照增计数时钟进行增计数。另一方面,在计数控制端子13a的电压为低电平的期间T2,按照减计数时钟进行减计数。因此,增减计数器13反复进行增计数和减计数,D/A转换部31的输出Vc成为图2(f)所示的曲线。
若D/A转换部31的输出Vc增高则可变增益放大部11的增益降低,因输出信号Vb的电平降低而进行减计数。由此,因D/A转换部31的输出Vc降低而可变增益放大部11的增益上升。由此,因输出信号Vb的电平上升而进行增计数。反复进行该过程,由此可变增益放大部11的输出信号Vb的电平收敛至一定的电平。
如图2(d)和(e)所示,与增计数时钟相比若将减计数时钟的频率设定得较低,则增计数快速进行,减计数缓慢进行。因此,使上升的输出信号Vb的电平复原的抑止动作迅速进行,使下降的输出信号Vb的电平复原的复原动作缓慢进行。例如,在设增计数时钟的频率为250KHz、减计数时钟的频率为250Hz时,抑止动作所需时间为1毫秒,复原动作所需时间为1秒。
在本实施方式的AGC电路中,减计数时钟由VCO部41供给,该VCO部41由D/A转换部31的输出Vc控制,D/A转换部31的输出Vc的电压越高,减计数时钟的频率越高。因此,可变增益放大部11的增益越低,复原动作中的可变增益放大部11的增益的变化越大。
设定输入到可变增益放大部11的输入信号Va是如图3(a)所示那样在期间T3内振幅急剧增大、在期间T4振幅急剧减小的信号。该情况下,如图3(b)所示,在期间T3,D/A转换部31的输出Vc上升,进行抑制可变增益放大部11的增益的抑止动作。而且,由于抑止动作迅速进行,因此如图3(b)所示,在期间T3输出信号Vb几乎不变动。
另一方面,若在期间T4,输入信号Va的振幅急剧减小,则D/A转换部31的输出Vc的电压下降,进行使可变增益放大部11的增益增大的复原动作。在复原动作的初期,由于D/A转换部31的输出Vc的电压高,因此,如图3(c)所示,由VCO部41生成的减计数时钟的频率高。因此,可变增益放大部11的增益大幅度上升。但是,若D/A转换部31的输出Vc上升,则如图3(c)所示那样减计数时钟的频率降低,因此,减计数的速度下降,D/A转换部31的输出Vc的下降率减小。所以,输出信号Vb并非线性复原,而是如图3(d)所示那样描绘出曲线圆滑地复原。由此,在将本实施方式的AGC电路例如应用在声音信号处理中时,可降低听觉上的不适感。
(第一实施方式的第一变形例)
在第一实施方式中,作为减计数时钟生成部15使用了VCO部,但也可利用其他方法来产生减计数时钟。例如,如图4所示,也可采用将产生相互频率不同的多个时钟脉冲的时钟脉冲产生部(未图示)所供给的时钟脉冲通过时钟信号选择开关42来切换的构成。图4中,时钟信号选择开关42是3输入1输出的切换开关,由D/A转换部31的输出Vc控制。具体而言,在通过放大部44将D/A转换部31的输出Vc放大之后,通过模拟数字(A/D)转换部43变换为数字数据,作为时钟信号选择开关42的控制信号。
图5中表示采用了这种构成时的动作。在期间T3,当输入信号Va的电平上升时,D/A转换部31的输出Vc上升。由此,时钟信号选择开关42选择频率高的CL1。因此,在期间T4输入信号Va的电平急剧下降的情况下,增减计数器13给予频率高的CL1进行减计数。因此,D/A转换部31的输出Vc迅速下降,可变增益放大部11的增益急剧上升,输出信号Vb的振幅急剧增大。伴随着D/A转换部31的输出Vc的上升,时钟信号选择开关42选择比CL1频率低的CL2。由此,减计数器的速度变慢,D/A转换部31的输出Vc的变化率减小。因此,输出信号Vb的变化率减小。进而,当D/A转换部31的输出Vc上升时,时钟信号选择开关42选择比CL2频率低的CL3。由此,D/A转换部31的输出Vc的变化率进一步减小。
该情况下,由于减计数时钟阶段性变化,复原动作时的波形的变化变粗,能充分获得抑制听觉上的不适感的效果。而且,图4中,使递减时钟以3阶段变化,但通过如图6(a)和(b)所示那样增多切换级数,能使复原动作时的波形的变化更细。
本变形例中,通过对D/A转换部的输出再次进行A/D转换来产生时钟信号选择开关的控制信号,但也可如图7所示那样将时钟信号选择开关42与增减计数器13直接连接。
而且,只要能使减计数时钟的频率根据增计数时钟的计数值变化即可,也可采用使时钟脉冲产生部的振荡频率本身变化的构成。
(第一实施方式的第二变形例)
在第一实施方式中,表示了使生成计数控制信号用的阈值电压Vth为固定电压的例子,但也可采用基于D/A转换部31的输出Vc来生成阈值电压的构成。例如,如图8所示,在将D/A转换部31的输出Vc通过由电压放大器构成的阈值电压转换部51转换成规定的电压之后,输入到阈值电压比较部22即可。通过采用这样的构成,能使切换增减计数器13的增计数动作和减计数动作的阈值电压Vth对应于输入信号Va的大小而变化。因此,并非使输出信号Vb始终保持固定的电平,而是根据输入信号Va的大小来使输出信号Vb的大小变化。因此,例如,在用于声音信号处理中时,能输出在听觉上具有纵深感和距离感的声音信号。
下面对此时的动作进行说明。图9表示了本变形例的AGC电路中的各部的信号波形。例如,如图9(a)所示,设输入到可变增益放大部11的输入信号Va的振幅电平从Va1上升成为Va2。此时,D/A转换部31的输出Vc如图9(b)所示从Vc1上升至Vc2。同时,阈值电压如图9(c)所示从Vth1至Vth2仅上升ΔVth。由此,输出信号如图9(d)所示从Vb1至Vb2仅上升ΔVb。
即,如图10所示,即使AGC功能为开通状态,输出信号的电平也会根据输入信号的电平而上升。由此,可获得具有听觉上的纵深感和距离感的声音信号。
此外,如第一实施方式的第一变形例那样,在使减计数时钟阶段性变化的构成中,也可使阈值电压Vth基于D/A转换部31的输出Vc来生成。而且,将阈值电压转换部51作为电压放大器,但只要能基于D/A转换部31的输出Vc来生成阈值电压Vth则可采用任何构成。
(第二实施方式)
下面,参照附图,对本发明的第二实施方式进行说明。图11表示第二实施方式的AGC电路的电路构成。根据施加到增益控制端子11a的电压而增益变化的可变增益放大部11的输出被输入到计数控制信号生成部12。计数控制信号生成部12具有:对可变增益放大部11的输出信号进行检波整流的整流部21、将整流部21的输出与阈值电压进行比较的阈值电压比较部22。
计数控制信号生成部12的输出与第一增减计数器16的第一计数控制端子16a连接。在第一增减计数器16中,当施加到第一计数控制端子16a的第一计数控制信号的电压为高电平时,按照输入到第一增计数时钟端子16b的第一增计数时钟进行增计数,当第一计数控制信号的电压为低电平时,按照输入到第一减计数时钟端子16c的第一减计数时钟进行减计数。
本实施方式的AGC电路具有第二增减计数器17。在第二增减计数器17中,当施加到第二计数控制端子17a的第二计数控制信号的电压为高电平时,按照输入到第二增计数时钟端子17b的第二增计数时钟进行增计数,当第二计数控制信号的电压为低电平时,按照输入到第二减计数时钟端子17c的第二减计数时钟进行减计数。
通过增益控制信号生成部14,根据第一增减计数器16的计数值和第二增减计数器17的计数值来生成对可变增益放大部11的增益进行控制的增益控制信号。增益控制信号生成部14具有:将第一增减计数器16的计数值变换成电压的第一D/A转换部33、将第二增减计数器17的计数值变换成电压的第二D/A转换部34。第一D/A转换部33的输出和第二D/A转换部34的输出被输入到增益控制信号切换开关35。增益控制信号切换开关35的开关控制端子35a与作为电压比较器的比较信号生成部的比较信号生成部36的输出连接。比较信号生成部36对第一D/A转换部33的输出和第二D/A转换部34的输出进行比较。因此,第一D/A转换部33的输出和第二D/A转换部34的输出中大的一方由增益控制信号切换开关35选择输出。增益控制信号切换开关35的输出由增益控制信号放大部32放大,输入到可变增益放大部11的增益控制端子11a。
比较信号生成部36的输出还与第二增减计数器17的第二计数控制端子17a连接。即,比较信号生成部36的输出成为第二计数控制信号。因此,第二增减计数器17在第一D/A转换部33的输出比第二D/A转换部34的输出大时进行增计数动作,在第一D/A转换部33的输出比第二D/A转换部34的输出小时进行减计数动作。
本实施方式的第一减计数时钟通过由VCO部41所构成的减计数时钟生成部15生成。VCO部41由第一D/A转换部33的输出与第二D/A转换部34的输出的电位差来控制。即,第一D/A转换部33的输出与第二D/A转换部34的输出的电位差越大,供给越高频率的第一减计数时钟。第一增计数时钟、第二增计数时钟和第二减计数时钟分别是由时钟生成部(未图示)供给的频率固定的时钟脉冲。
下面,参照附图,对第二实施方式的AGC电路的动作进行说明。第二实施方式的AGC电路使用两个增减计数器,并分别供给不同频率的时钟作为计数动作用时钟。例如,在用于声音信号处理中时,若被检波整流后的信号的波纹残留在增益控制信号中,则会产生变形。为了对此进行抑制,第二增减计数器的频率一般设定得比在可变增益放大中进行放大的信号的频率低。而且,关于增计数时钟也设置差值,优选第一增计数时钟的频率设定为比第二增计数时钟的频率高1000倍左右。
另一方面,第一减计数时钟由VCO部41供给。VCO部41在第一D/A转换部33的输出与第二D/A转换部34的输出的电位差接近零时,生成与第二减计数时钟大致相同频率的时钟脉冲,当电位差增大时,生成比第二减计数时钟更高频率的时钟脉冲。
设定向第二实施方式的AGC电路输入如图12(a)所示的在期间T3振幅急剧增大、在期间T4振幅急剧减小的信号。该情况下,如图12(b)所示,在期间T3,第一增减计数器16进行增计数,因此,第一D/A转换部33的输出Vc上升。由此,第一D/A转换部33的输出Vc比第二D/A转换部34的输出Vd高,比较信号生成部36的输出成为高电平。由此,第二增减计数器17也开始增计数。但是,第二增计数时钟的频率比第一增计数时钟的频率低,因此,第二D/A转换部34的输出Vd的上升率比第一D/A转换部33的输出Vc的上升率小。因此,比较信号生成部36的输出维持高电平,增益控制信号切换开关35选择第一D/A转换部33的输出进行输出,可变增益放大部11的增益由第一D/A转换部33的输出控制。其结果,进行迅速的抑止动作,如图12(e)所示,输出信号的振幅几乎不变动。
另一方面,若在期间T4,输入信号Va的振幅急剧减小,则第一增减计数器16开始增计数。此时,由于第一D/A转换部33的输出Vc与第二D/A转换部34的输出Vd的电位差大,因此由VCO部41供给的第一减计数时钟的频率如图12(c)和(d)所示,比第二减计数时钟的频率高。因此,第一增减计数器的减计数快速进行,第一D/A转换部33的输出Vc急剧下降,可变增益放大部11的增益较大程度地上升。
在该时刻,第一D/A转换部33的输出Vc也比第二D/A转换部34的输出Vd大,因此,第二增减计数器17继续进行增计数,第二D/A转换部34的输出Vd继续缓慢上升。因此,第一D/A转换部33的输出Vc与第二D/A转换部34的输出的电位差逐渐减小,VCO部41所供给的第一减计数时钟的频率逐渐下降。由此,第一增减计数器16的减计数的速度下降,第一D/A转换部33的输出Vc的下降率也减小。因此,可变增益放大部11的增益的上升逐渐减小,输出信号并非线性复原,而是如图12(e)所示那样描绘出曲线圆滑地复原。
进而,在第一D/A转换部33的输出Vc的电压下降,比第二D/A转换部34的输出Vd还小时,比较信号生成部36的输出变为低电平。因此,可变增益放大部11的增益由第二D/A转换部34的输出Vd控制。而且,第二增减计数器17也开始减计数。在该时刻,由于第一减计数时钟的频率与第二减计数时钟的频率大致相同,因此,在增益控制信号切换为第二D/A转换部34的输出Vd之后,输出信号Vb也圆滑地变化。由此,例如在应用到声音信号处理中时,可降低听觉上的不适感。
(第二实施方式的第一变形例)
在第二实施方式中,为了使第一减计数时钟的频率变化而使用了VCO部,但也可如第一实施方式的第一变形例那样,采用将产生相互频率不同的多个时钟脉冲的时钟脉冲产生部(未图示)所供给的时钟脉冲通过时钟切换开关来切换的构成。例如,如图13所示,增计数时钟生成部15由时钟信号选择开关42、对比较信号生成部36的输出进行放大的放大部44、将放大部44的输出转换为数字数据的A/D转换部43构成。
在采用这种构成的情况下,由于减计数时钟阶段性变化,复原动作时的波形的变化变粗,能充分获得抑制听觉上的不适感的效果。而且,图13中,使递减时钟以3阶段变化,但通过增多切换级数,能使复原动作时的波形的变化更细。
另外,只要能根据第一增减计数器的计数值和第二增减计数器的计数值使第一减计数时钟的频率变化,则可采用任何构成。
(第二实施方式的第二变形例)
另外,表示了使生成计数控制信号用的阈值电压为固定电压的例子,与第一实施方式的第二变形例同样,也可采用基于第一D/A转换部33的输出Vc来生成阈值电压的构成。例如,如图14所示,在将第一D/A转换部33的输出Vc通过由电压放大器构成的阈值电压转换部51转换成规定的电压之后,输入到阈值电压比较部22即可。通过采用这样的构成,能使切换第一增减计数器16的增计数动作和减计数动作用的阈值电压Vth对应于输入信号Va的大小而变化。因此,并非使输出信号始终保持固定的电平,而是根据输入信号的大小来使输出信号的大小变化。因此,例如,在用于声音信号处理中时,能输出在听觉上具有纵深感和距离感的声音信号。
而且,如图15所示,取代电压放大器,而将阈值电压转换部51作为可对增益进行控制的可变增益部51B,也可改变第一D/A转换部33的输出Vc对阈值电压作出贡献的贡献度。这样一来,在AGC功能的开通状态下,能任意设定与输入信号的振幅电平对应的输出信号的振幅电平。
例如,若使可变放大器51B的增益如图16的L1所示,则输入电平为Va1时的输出电平为Vb1,输入电平为Va2时的输出电平为Vb2。在想要减小输出电平的变化时,通过设可变放大器51B的增益为L2,当输入电平从Va1变化为Va2时,输出电平会从Vb1变化为Vb3。反之,在想要增大输出电平的变化时,通过设可变放大器51B的增益为L3,当输入电平从Va1变化为Va2时,输出电平会从Vb1变化为Vb4。由此,即使在AGC功能开通的状态下,也能任意设定与输入信号的振幅电平对应的输出信号的振幅电平的变化幅度。实现更优异的AGC电路。此外,可变放大器51B的增益可以以任意阶段变化。而且,也可连续变化。此外,在第一实施方式的第二变形例的电路中,也可将阈值电压转换部作为可变放大器。
另外,也可代替VCO部,而如第二实施方式的第一变形例那样,将减计数时钟生成部15作为对时钟脉冲进行选择的选择开关。
(第三实施方式)
下面,参照附图,对本发明的第三实施方式进行说明。图17表示了本发明的第三实施方式的AGC电路的电路构成。图17中,对与图13相同的构成要素标注相同的符号并省略说明。
如图17所示,本实施方式的AGC电路通过对第一D/A转换部33的输出Vc进行放大来生成增益控制信号。
因切换增益控制信号的供给源,增益控制信号的波形产生变形,有可能会产生本来未被输入的频率的信号。而且,可能发生如下情况:进行信号切换的切换电路产生开关噪声、增益控制信号的波形变形、产生异常信号。但是,本实施方式的AGC电路不需要输出选择部,因此,能抑制增益控制信号的波形变形和产生异常信号。而且,可使复原动作中的输出信号的波形为曲线状且圆滑的波形,能实现更优异的AGC电路。
在第三实施方式的AGC电路中,也可如图18所示根据第一D/A转换部33的输出Vc来产生阈值电压Vth。该情况下,也可将阈值电压转换部51作为能控制增益的可变放大器。而且,也可将减计数时钟生成部15作为VCO部。
(第四实施方式)
下面,参照附图,对本发明的第四实施方式进行说明。图19表示了第四实施方式的AGC电路的电路构成。图19中,对与图17相同的构成要素标注相同的符号并省略说明。
如图19所示,在本实施方式的AGC电路中,通过运算电路37来生成向第二增减计数器17的第二计数控制端子17a输入的信号,该运算电路37将第一增减计数器16的输出与第二增减计数器17的输出之差作为数字数据进行输出。而且,根据由运算电路37生成的数字数据来切换时钟信号选择开关42,由此阶段性地切换第一减计数时钟。
通过采用这样的电路构成,不需要第二D/A转换部和电压比较器。而且,也不需要对时钟信号选择开关42进行驱动用的放大部和AD转换部,可实现降低成本和节省空间化。
此外,也可如图20所示那样,设置阈值电压转换部51,基于第一D/A转换部33的输出Vc来产生阈值电压Vth。该情况下,可将阈值电压转换部51作为能控制增益的可变放大器。而且,也可将减计数时钟生成部15作为由第一D/A转换部33的输出Vc控制的VCO部等。
在各实施方式和变形例中,表示了可变增益放大部11的增益控制为电压方式的情况,但可变增益放大部11的增益控制方式也可以是电流方式等其他方式。该情况下,适当变更用于将增减计数器的计数值转换为增益控制信号的D/A转换部和增益控制信号生成部的电路构成即可。
以上,对本发明的具体实施方式进行了详细说明,但本发明并不限定于这些具体例,在不脱离本发明的计数范围的情况下可进行各种变形。
(工业上的可利用性)
本发明的自动增益控制电路不需要利用了电容器的积分电路,可实现听觉上更优异的自动增益调整电路,在通信系统或声音系统中,作为根据输入信号的振幅对可变增益放大电路的增益进行控制的自动增益控制电路等有用。
Claims (25)
1、一种自动增益控制电路,基于可变增益放大部的输出,生成对所述可变增益放大部的增益进行控制的增益控制信号,
该自动增益控制电路包括:
计数控制信号生成部,其基于所述可变增益放大部的输出,生成计数控制信号;
增减计数器,其基于所述计数控制信号,进行对增计数时钟信号实施增计数的动作或对减计数时钟信号实施减计数的动作;
增益控制信号生成部,其生成与所述增减计数器的计数值对应的所述增益控制信号;和
减计数时钟信号生成部,其生成与所述增减计数器的计数值对应的频率的所述减计数时钟信号。
2、根据权利要求1所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有数字模拟转换部,该数字模拟转换部将所述增减计数器的计数值转换为电压。
3、根据权利要求2所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有增益控制信号放大部,该增益控制信号放大部对所述数字模拟转换部的输出进行放大。
4、根据权利要求2所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部是由所述数字模拟转换部的输出来控制振荡频率的电压控制振荡电路。
5、根据权利要求2所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部具有选择开关,该选择开关基于所述增减计数器的计数值,选择频率相互不同的多个时钟脉冲中的一个来作为所述减计数时钟信号。
6、根据权利要求5所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部具有模拟数字转换部,该模拟数字转换部生成与所述数字模拟转换部的输出对应的数字数据,
所述选择开关由所述模拟数字转换部的输出控制。
7、根据权利要求2~6中任意一项所述的自动增益控制电路,其特征在于,
所述计数控制信号生成部具有:
整流电路,其对所述可变增益放大部的输出进行整流;和
阈值电压比较部,其将所述整流电路的输出与阈值电压进行比较,并输出比较结果作为所述计数控制信号。
8、根据权利要求7所述的自动增益控制电路,其特征在于,
所述阈值电压基于所述增减计数器的计数值而确定。
9、根据权利要求8所述的自动增益控制电路,其特征在于,
还包括将所述数字模拟转换部的输出转换为所述阈值电压的阈值电压转换部。
10、根据权利要求9所述的自动增益控制电路,其特征在于,
所述阈值电压转换部是可使增益变化的放大器。
11、一种自动增益控制电路,基于可变增益放大部的输出,生成对所述可变增益放大部的增益进行控制的增益控制信号,
该自动增益控制电路包括:
计数控制信号生成部,其基于所述可变增益放大部的输出,生成第一计数控制信号;
第一增减计数器,其基于所述第一计数控制信号,进行对第一增计数时钟信号实施增计数的动作或对第一减计数时钟信号实施减计数的动作;
第二增减计数器,其基于第二计数控制信号,进行对第二增计数时钟信号实施增计数的动作或对第二减计数时钟信号实施减计数的动作;
增益控制信号生成部,其基于所述第一增减计数器的计数值和第二增减计数器的计数值,生成所述第二计数控制信号和增益控制信号;和
减计数时钟信号生成部,其生成与所述第一增减计数器的计数值和所述第二增减计数器的计数值之差对应的频率的所述第一减计数时钟信号。
12、根据权利要求11所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部基于所述第一增减计数器的计数值和所述第二增减计数器的计数值的比较结果来生成所述第二计数控制信号,并且,基于所述第一增减计数器的计数值和所述第二增减计数器的计数值中大的一方的计数值来生成所述增益控制信号。
13、根据权利要求11所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部基于所述第一增减计数器的计数值和所述第二增减计数器的计数值的比较结果来生成所述第二计数控制信号,并且,基于所述第一增减计数器的计数值来生成所述增益控制信号。
14、根据权利要求12所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有:
第一数字模拟转换部,其将所述第一增减计数器的计数值转换为电压;
第二数字模拟转换部,其将所述第二增减计数器的计数值转换为电压;
切换开关,其选择所述第一数字模拟转换部的输出和所述第二数字模拟转换部的输出中的一方进行输出,作为所述增益控制信号;和
比较信号生成部,其对所述第一数字模拟转换部的输出和所述第二数字模拟转换部的输出进行比较,生成所述第二计数控制信号;
所述增益控制信号切换开关由所述比较信号生成部所生成的信号控制。
15、根据权利要求13所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有:
第一数字模拟转换部,其将所述第一增减计数器的计数值转换为电压,生成所述增益控制信号;
第二数字模拟转换部,其将所述第二增减计数器的计数值转换为电压;和
比较信号生成部,其对所述第一数字模拟转换部的输出和所述第二数字模拟转换部的输出进行比较,生成所述第二计数控制信号。
16、根据权利要求13所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有:
第一数字模拟转换部,其将所述第一增减计数器的计数值转换为电压,生成所述增益控制信号;和
运算电路,其对所述第一增减计数器的计数值和所述第二增减计数器的计数值进行比较运算,生成所述第二计数控制信号。
17、根据权利要求14或15所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部是由所述第一数字模拟转换部的输出与所述第二数字模拟转换部的输出的电压差来控制振荡频率的电压控制振荡电路。
18、根据权利要求14或15所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部具有选择开关,该选择开关基于所述第一数字模拟转换部的输出与所述第二数字模拟转换部的输出的电压差,选择频率相互不同的多个时钟脉冲中的一个来作为所述第一减计数时钟信号。
19、根据权利要求18所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部具有模拟数字转换部,该模拟数字转换部生成与所述第一数字模拟转换部的输出和所述第二数字模拟转换部的输出的电压差对应的数字数据,
所述选择开关由所述模拟数字转换部的输出控制。
20、根据权利要求16所述的自动增益控制电路,其特征在于,
所述减计数时钟信号生成部具有选择开关,该选择开关基于所述运算电路的输出,选择频率相互不同的多个时钟脉冲中的一个来作为所述第一减计数时钟信号。
21、根据权利要求14~16中任意一项所述的自动增益控制电路,其特征在于,
所述增益控制信号生成部具有对所述增益控制信号进行放大的增益控制信号放大部。
22、根据权利要求14~16中任意一项所述的自动增益控制电路,其特征在于,
所述计数控制信号生成部具有:
整流电路,其对所述可变增益放大部的输出进行整流;和
阈值电压比较部,其将所述整流电路的输出与阈值电压进行比较,并输出比较结果作为所述第一计数控制信号。
23、根据权利要求22所述的自动增益控制电路,其特征在于,
所述阈值电压基于所述第一增减计数器的计数值而确定。
24、根据权利要求23所述的自动增益控制电路,其特征在于,
还包括将所述第一数字模拟转换部的输出转换为所述阈值电压的阈值电压转换部。
25、根据权利要求24所述的自动增益控制电路,其特征在于,
所述阈值电压转换部是可使增益变化的放大器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059873A JP4879783B2 (ja) | 2007-03-09 | 2007-03-09 | 自動利得制御回路 |
JP2007-059873 | 2007-03-09 | ||
JP2007059873 | 2007-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101262208A true CN101262208A (zh) | 2008-09-10 |
CN101262208B CN101262208B (zh) | 2011-11-09 |
Family
ID=39741050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100825920A Expired - Fee Related CN101262208B (zh) | 2007-03-09 | 2008-03-05 | 自动增益控制电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7595692B2 (zh) |
JP (1) | JP4879783B2 (zh) |
CN (1) | CN101262208B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102647156A (zh) * | 2011-02-16 | 2012-08-22 | 快捷半导体(苏州)有限公司 | 低失真的动态电流升压放大器及相关方法 |
CN104485909A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN104485910A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN104570789A (zh) * | 2013-10-18 | 2015-04-29 | 瑞萨电子株式会社 | 半导体器件和电子控制器件 |
CN104716916A (zh) * | 2013-12-12 | 2015-06-17 | 联发科技股份有限公司 | 电流控制装置与信号转换装置 |
CN105099385A (zh) * | 2015-08-24 | 2015-11-25 | 上海艾为电子技术股份有限公司 | 增益控制电路和音频设备 |
CN105281695A (zh) * | 2015-11-30 | 2016-01-27 | 上海若瓦鑫电子技术有限公司 | 一种压缩限幅器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM349649U (en) * | 2008-09-10 | 2009-01-21 | Amazing Microelectronic Corp | Bias balancing circuit |
JP5187967B2 (ja) * | 2009-01-30 | 2013-04-24 | 古野電気株式会社 | 無線通信機 |
JP5267321B2 (ja) * | 2009-05-18 | 2013-08-21 | 富士通株式会社 | 増幅器、送信装置および利得補償方法 |
JP5353548B2 (ja) * | 2009-08-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | バンドギャップレファレンス回路 |
CN111211750B (zh) * | 2020-02-25 | 2023-06-09 | 广芯电子技术(上海)股份有限公司 | 自动增益控制电路及agc系统中控制增益调节速度方法 |
JPWO2022059496A1 (zh) * | 2020-09-16 | 2022-03-24 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA805415B (en) * | 1979-09-14 | 1981-08-26 | Plessey Overseas | Digitally controlled wide range automatic gain control |
JP3606917B2 (ja) * | 1994-08-25 | 2005-01-05 | 富士通株式会社 | コンパンダ回路及びこれを用いた通信装置 |
JP3601547B2 (ja) * | 1995-04-24 | 2004-12-15 | セイコーエプソン株式会社 | レーザ記録装置 |
JP2001094368A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 演算増幅回路 |
JP3854908B2 (ja) * | 2002-08-02 | 2006-12-06 | 株式会社豊田自動織機 | デジタルvco及びそのデジタルvcoを用いたpll回路 |
JP4027822B2 (ja) | 2003-03-11 | 2007-12-26 | 松下電器産業株式会社 | Agc回路 |
JP3939276B2 (ja) * | 2003-08-06 | 2007-07-04 | 松下電器産業株式会社 | Agc回路 |
JP4139800B2 (ja) * | 2004-08-24 | 2008-08-27 | 松下電器産業株式会社 | Agc回路 |
-
2007
- 2007-03-09 JP JP2007059873A patent/JP4879783B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-05 CN CN2008100825920A patent/CN101262208B/zh not_active Expired - Fee Related
- 2008-03-05 US US12/042,860 patent/US7595692B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102647156A (zh) * | 2011-02-16 | 2012-08-22 | 快捷半导体(苏州)有限公司 | 低失真的动态电流升压放大器及相关方法 |
CN104570789A (zh) * | 2013-10-18 | 2015-04-29 | 瑞萨电子株式会社 | 半导体器件和电子控制器件 |
CN104570789B (zh) * | 2013-10-18 | 2019-05-07 | 瑞萨电子株式会社 | 半导体器件和电子控制器件 |
CN104716916A (zh) * | 2013-12-12 | 2015-06-17 | 联发科技股份有限公司 | 电流控制装置与信号转换装置 |
CN104485909A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN104485910A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN104485909B (zh) * | 2014-12-31 | 2017-12-19 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN104485910B (zh) * | 2014-12-31 | 2017-12-19 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
CN105099385A (zh) * | 2015-08-24 | 2015-11-25 | 上海艾为电子技术股份有限公司 | 增益控制电路和音频设备 |
CN105099385B (zh) * | 2015-08-24 | 2018-07-10 | 上海艾为电子技术股份有限公司 | 增益控制电路和音频设备 |
CN105281695A (zh) * | 2015-11-30 | 2016-01-27 | 上海若瓦鑫电子技术有限公司 | 一种压缩限幅器 |
CN105281695B (zh) * | 2015-11-30 | 2019-02-01 | 上海韦尔半导体股份有限公司 | 一种压缩限幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2008227687A (ja) | 2008-09-25 |
US7595692B2 (en) | 2009-09-29 |
US20080218268A1 (en) | 2008-09-11 |
CN101262208B (zh) | 2011-11-09 |
JP4879783B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101262208B (zh) | 自动增益控制电路 | |
US6977550B2 (en) | AGC circuit | |
CN1741376B (zh) | 自动增益控制电路 | |
JP6107358B2 (ja) | 電源回路、電源ic、電力増幅装置および無線通信装置 | |
US7388358B2 (en) | Method and apparatus for a pulse width modulated DC-DC converter | |
US7982541B2 (en) | AGC circuit | |
WO2003017112A3 (en) | Circuit and method for interfacing to a bus channel | |
JPH0338907A (ja) | 送信出力電力制御装置 | |
KR100400224B1 (ko) | 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법 | |
JP5451855B2 (ja) | スイッチングシステムおよびスイッチングシステムの制御方法 | |
JP3939276B2 (ja) | Agc回路 | |
JP6032287B2 (ja) | 電圧制御装置およびその制御方法 | |
JP2005151528A (ja) | 集積回路発振器の周波数安定度を改善する方法と装置 | |
CN115242227B (zh) | 适用于pfm控制芯片的频率控制电路及相关装置 | |
JP5333111B2 (ja) | 増幅装置 | |
JP2007159020A (ja) | 電流電圧変換回路 | |
KR20090034718A (ko) | 음성출력장치 및 음성출력 방법 | |
JP2004260396A (ja) | 前置増幅回路およびそれを用いた光受信装置 | |
EP1357664A3 (en) | Variable gain amplifer | |
JP2005136509A (ja) | 電力制御装置および電力制御方法 | |
JP4559830B2 (ja) | 自動利得制御回路 | |
CN114041266A (zh) | 合成器模块用数控振荡器、合成器模块、合成器及电子音频信号产生方法 | |
CN110350917A (zh) | 电子装置及零交越失真的补偿方法 | |
JP2003273675A (ja) | 自動利得制御回路 | |
KR100921351B1 (ko) | 고주파 신호의 진폭 레벨 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 Termination date: 20130305 |