CN101257088B - 存储元件及半导体装置以及其制造方法 - Google Patents

存储元件及半导体装置以及其制造方法 Download PDF

Info

Publication number
CN101257088B
CN101257088B CN200810081086XA CN200810081086A CN101257088B CN 101257088 B CN101257088 B CN 101257088B CN 200810081086X A CN200810081086X A CN 200810081086XA CN 200810081086 A CN200810081086 A CN 200810081086A CN 101257088 B CN101257088 B CN 101257088B
Authority
CN
China
Prior art keywords
conductive layer
memory element
electrode
semiconductor device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810081086XA
Other languages
English (en)
Other versions
CN101257088A (zh
Inventor
平形吉晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101257088A publication Critical patent/CN101257088A/zh
Application granted granted Critical
Publication of CN101257088B publication Critical patent/CN101257088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的目的是：实现元件的微细化和避免制造过程的复杂化；提供在制造以外时也可以进行数据的补写并可防止通过改写的伪造等的非易失性存储装置及半导体装置；以及提供廉价的非易性存储装置及半导体装置。本发明以如下步骤制作存储元件：在绝缘膜上配置第一绝缘层、与该第一导电层相邻的第二绝缘层、及其表面被有机膜覆盖的导电微粒；以及将该导电微粒配置在第一导电层和第二导电层之间。

Description

存储元件及半导体装置以及其制造方法
技术领域
本发明涉及具有包括存储元件的电路的半导体装置以及其制造方法。
注意，在本说明书中，“半导体装置”是指一种通过利用半导体特性来发挥功能的所有装置，亦即，电光学装置、半导体电路、以及电子设备均属于半导体装置。
背景技术
如专利文献1所示那样，使用有机化合物的存储元件的一般结构是如下：在有机化合物层之上面和下面配置有两个电极作为存储元件的两个端子。
专利文献2提出一种存储元件，其中作为存储元件的两个端子将一对电极形成在相同的表面上，在其上配置共轭聚合物或低聚物，并且通过将电压施加到电极之间使共轭聚合物或低聚物低电阻化，以写入信息。
[专利文献1]美国专利申请2005年公开66640号公报
[专利文献2]日本专利申请公开Hei 11-504749
作为设置在半导体装置中的存储电路，可举出DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、快闪存储器等。上述存储电路分别有如下问题：由于DRAM、SRAM是易失性存储电路，且当关掉电源时数据被删除，所以每当打开电源时都需要重新写入数据；FeRAM虽是非易失性存储电路，但是由于使用了包括铁电体层的电容元件，所以使制造工序增加；掩模ROM的结构很简单，然而在制造工序中需要写入数据且不能补写；EPROM、EEPROM、快闪存储器虽都是非易失性存储电路，但是由于使用了包括两个栅电极的元件，所以使制造工序增加。
此外，在一般的使用有机化合物的存储电路中将有机化合物提供在上面和下面的一对电极之间而形成存储元件，但是由于在有机层上形成电极时有时电极形成时的温度会影响到有机层，所以对电极形成时的温度有限制。因该温度的限制而形成方法被限定，从而不能形成所希望的电极。因此，有妨碍实现元件的微细化的问题。所以，要在有机层上形成电极，就要首先从妨碍实现元件的微细化的问题着手。
此外，在专利文献1所示的使用形成在有机层之上面和下面的一对电极作为两个端子的存储元件中，因为将一对电极配置在上面和下面，所以需要通过多个工序来形成该一对电极。这样就有使制造过程复杂化的问题。而要解决制造过程复杂化的问题则需要从制造成本的方面着手。
另外，在专利文献2说明的存储元件中，写入电压值高，典型地进行100V、1秒的写入。在专利文献2说明的存储元件中，也进行10V、10秒的写入。此外，在专利文献2中，电极之间的距离为5μm及10μm，共轭聚合物或低聚合物的膜厚度为30nm至10μm左右。在专利文献2说明的存储元件中，在施加电压的前后不产生层的如结晶那样的形态学方面的差异，并且施加电压的前后的导电率差异可以通过非破坏性的方式而实现。专利文献2还指出施加电压的前后的导电率的变化不会造成材料的损失。
此外，在考虑到将存储元件安装到便携式信息终端、或芯片等的小片的情况下，理想的是能够以有限的电力进行存储元件的写入及读取。本发明的课题也在于实现存储元件的写入及读取所需的电力的低耗电量化。
发明内容
鉴于上述问题，本发明的课题在于消除实现元件的微细化的障碍以及避免制造过程的复杂化。此外，本发明的课题还在于提供一种非易性存储装置及包括其的半导体装置，该存储装置在制造以外时也可以补写数据并防止通过改写的伪造等。另外，本发明的课题还在于提供廉价的非易性存储装置及半导体装置。
鉴于上述问题，本发明提供一种存储元件，其中，在绝缘表面的第一区域上提供第一导电层，在绝缘表面的第二区域上提供第二导电层，导电颗粒配置在第一导电层和第二导电层之间，导电颗粒具有被有机膜覆盖的表面，第一区域和第二区域分开，并且通过进行对存储元件的写入，第一导电层及第二导电层至少通过导电颗粒彼此电连接。第一导电层及第二导电层与绝缘表面接触。本发明解决上述问题的至少一个。再者，也可以是在第二导电层和绝缘表面之间具有绝缘膜，并且第一导电层为与绝缘表面接触的存储元件。此外，本发明还提供一种存储元件，其包括：提供在绝缘表面上的第一导电层；覆盖绝缘表面、且以使第一导电层的一部分露出的方式覆盖第一导电层的一部分的绝缘膜；提供在所述绝缘膜上的第二导电层，其中，第二导电层中间夹着绝缘膜与第一导电层的一部分重叠，并且在第一导电层的露出部分上提供有导电微粒，通过进行对存储元件的写入，第一导电层及第二导电层至少通过导电颗粒彼此电连接。
在说明书中，导电微粒是指粒径即粒子截面上的最大直径为5nm至30nm的导电材料。例如是指：贵金属纳米粒子如Ag、Au、Pt等；纳米粒子如Mn、Co、Fe、Ni、Ti、Cr、Cu、Sn、Zn、In、Sb、Te、Bi、Pd等；Ge的纳米粒子；氮化物纳米粒子如氮化钛等；氧化物纳米粒子如氧化钼、氧化铟、氧化锡等；以及导电陶瓷粒子如ITO、ZnO等。此外，作为导电微粒可以使用包含合金的纳米粒子等，例如：包含铁的纳米粒子如Fe-Co纳米粒子、Fe-Si纳米粒子、Fe-Ni纳米粒子、Fe-Pd纳米粒子等；包含金的纳米粒子如Au-Ge纳米粒子、Au-Sn纳米粒子、Au-Pd纳米粒子等；包含银的纳米粒子如Ag-Ni纳米粒子、Ag-In纳米粒子等；包含铜的纳米粒子如Cu-Si纳米粒子、Cu-Sn纳米粒子等；包含钴的纳米粒子如Co-Ni纳米粒子、Co-Pd纳米粒子等；包含铬的纳米粒子如Cr-Ni粒子等；以及包含镍的纳米粒子如Ni-Pd纳米粒子等。
此外，也可以使用由相同的材料构成且粒径不同的导电微粒作为配置在第一导电层和第二导电层之间的导电微粒。另外，也可以混合由不同种类的材料构成的导电微粒来用作配置在第一导电层和第二导电层之间的导电微粒。注意，虽然在本说明书中以直径为粒径，但是配置在第一导电层和第二导电层之间的导电微粒的形状不局限于球形，而其截面形状可以为椭圆形或复杂的多角形。因此，在截面形状不是圆形或椭圆形的情况下，粒径是指截面形状的最大长度。此外，导电微粒也被称为导电纳米粒子。
此外，使用薄的有机膜覆盖导电微粒的表面，以不使导电微粒在溶液中互相凝集而引起密度的不均匀。该有机膜的膜厚度比导电微粒的粒径薄。通过使用包含该导电微粒的溶液，能够使用涂敷法(旋转涂敷法、喷墨法、浸渍法、刮棒涂敷法(bar coating method)、喷射法)来形成包含导电微粒的层，典型地，能够采用使用细喷嘴的喷墨装置，以可以选择性地以高精度配置包含导电微粒的层。
另外，在被有机膜覆盖的状态下的导电微粒的电阻率较高。此外，可以通过加热处理等使该有机膜挥发或熔化(或者软化)来将其从导电微粒表面去除。当有机膜被去除而露出了的多个导电微粒高密度地凝集，或露出了的多个导电微粒生长为一个大粒子时，电阻率大幅度地降低。从而，由于若是产生使多个导电微粒之间的有机膜熔化或挥发的热，可以进行存储元件的写入，因此可以减少存储元件的写入电压值。由此，可以以较少的电力对存储元件进行写入，且实现将存储元件安装在从无线信号获得电力的芯片中来使用无线信号对存储元件进行写入。
此外，当使用无线信号对存储元件进行写入时，本发明成为除了上述结构之外还包括天线和电源生成电路的半导体装置。
另外，在上述结构中，将电压施加到存储元件的两个端子之间，来引起多个导电微粒的凝集或多个导电微粒生长为一个大粒子的现象，并在两个端子之间产生短路，以对存储元件进行写入。由于在相同绝缘膜上形成有第一导电层和第二导电层，因此在与绝缘膜表面大致平行方向上施加电压。
此外，提供在相同的绝缘膜表面上的第一导电层和第二导电层的电极之间的距离虽然也要根据形成电极时的加工精度，但可以为几nm至几百nm。例如，在电极之间的距离为35nm以上的情况下，通过EB曝光对抗蚀剂进行曝光形成掩模，并选择性地蚀刻导电膜，以形成第一导电层和第二导电层，即可。
此外，也可以将第一导电层及第二导电层侧面形成为锥形。本说明书所示的其他结构是一种包括多个存储元件的半导体装置，其中所述存储元件又包括相同的绝缘表面上的第一导电层及第二导电层；并且在第一导电层侧面和与该侧面相对的第二导电层侧面之间至少具有一个导电微粒，并且，将第一导电层及第二导电层侧面形成为相对于绝缘表面低于90°的锥形角。可以通过将它们形成为锥形，扩大互相相对的两个侧面之间的区域，以将多个导电微粒配置在该区域中。
此外，本说明书所公开的其他结构是一种包括多个存储元件的半导体装置，其中所述存储元件又包括相同的绝缘膜上的第一导电层、以及以间距d与该第一导电层相邻的第二导电层，并且所述存储元件还包括重叠在第一导电层上的第一导电微粒、重叠在第一导电层和第二导电层之间的区域上的第二导电微粒、以及重叠在第二导电层上的第三导电微粒。另外，也可以将第一导电层和第二导电层的间距d设为小于第二导电微粒的粒径。可以通过将第一导电层和第二导电层的间距d设计为小于第二导电微粒的粒径，来缩小存储元件的尺寸。
如上述结构那样，即使将电极间距d设为窄于导电微粒的粒径，也只要将多个导电微粒配置在相对的两个电极端子上，就可以进行存储元件的写入。在此情况下，通过对一对电极之间施加电压，以相隔的一对电极之间夹着成为一个集合体的多个导电微粒的方式使一对电极产生短路。
此外，为实现上述构造的本发明的结构是一种半导体装置的制造方法，其中，在绝缘表面上形成第一导电层、以及以电极间距d配置的第二导电层，并且，在第一导电层侧面和与该侧面相对的第二导电层侧面之间形成包含导电微粒的层。
在使电极间距d为小，并以高精度的位置对准形成第一导电层及第二导电层的情况下，优选在绝缘表面上形成导电膜，在导电层上形成掩模，并使用掩模选择性地蚀刻导电膜，以形成第一导电层和第二导电层。
此外，在电极之间的距离为几nm的情况下，采用纳米压印法形成抗蚀剂掩模，来形成第一导电层和第二导电层，即可。另外，也可以通过对一个布线照射激光来去除其一部分来实现切断或分开，以形成一对电极。
此外，也可以通过印刷法如喷墨法或分配器法等形成。由于当通过印刷法形成第一导电层及第二导电层，且还通过印刷法形成包含导电微粒的层时可以制造存储元件而不使用真空室，因此可以缩短制造时间，而且可以减少制造成本。
此外，若是在形成导电微粒之前形成第一导电层及第二导电层，存储器也可以具有图11和图12所示的截面结构，而不局限于在相同绝缘膜上接触地形成第一导电层及第二导电层的结构。在图11所示的存储器中，第二电极中间夹绝缘膜重叠于第一电极上的一部分，并且提供有与第一电极及第二电极接触的导电微粒。此外，在图12所示的存储器中，在第一电极或第二电极的下方具有绝缘膜，且图12所示的存储器是第一电极及第二电极不在相同的绝缘膜上接触地形成的例子。
本说明书所公开的其他结构是一种包括多个存储元件的半导体装置，其中，所述存储元件在第一绝缘膜上配置有第一导电层、与该第一导电层相邻的第二导电层、其表面被有机膜覆盖的导电微粒，并且在第一导电层和第二导电层之间配置有导电微粒，并且，在第一绝缘膜和第一导电层之间或在第一绝缘膜和第二导电层之间具有第二导电膜。
虽然在专利文献2中提出了在相同的表面上具有一对电极的存储元件，但是在该存储元件中不发生形态学方面的差异，并且施加电压前后的导电率差异可以通过非破坏性的方式而实现。这与使用多个导电微粒的集合体的形成以及有机膜的挥发的本发明的写入大相径庭。专利文献2不是通过施加电压产生短路的反熔丝ROM。另外，专利文献2所描述的存储元件不是以减少耗电量为目的的存储元件。再者，专利文献2所描述的存储元件不是以低写入电压且短时间的写入为目的的存储元件。由此可以说专利文献2所描述的存储元件不适合安装在芯片及便携式信息终端中。
本发明可以实现存储元件的制造工序的简单化。此外，本发明提供在制造以外时能够补写，且能够防止通过改写的伪造等的非易失性存储装置以及具有其的半导体装置。而且本发明还提供廉价的半导体装置。
附图说明
图1A和1B是半导体装置的俯视图及截面图；
图2A和2B是半导体装置的俯视图及截面图；
图3A和3B是半导体装置的俯视图及截面图；
图4A至4D是半导体装置的截面图；
图5A和5B是说明本发明的存储装置所具有的写入电路的图；
图6是说明本发明的存储装置所具有的读取电路的图；
图7A和7B是示出本发明的半导体装置的等效电路的图；
图8是说明本发明的半导体装置的结构例子的图；
图9是说明本发明的半导体装置的使用方式的图；
图10A至10F是说明具有本发明的半导体装置的电子设备的图；
图11是半导体装置的截面图；
图12是半导体装置的截面图。
具体实施方式
下面将说明本发明的实施方式。
实施方式1
在此，示出半导体装置的一个例子。图1A示出俯视图。此外，图1B是沿图1A中的虚线A-A’截断的截面图。
图1A示出三个存储元件。虽然在此示出了三个存储元件的例子，但是这是为了简化说明，半导体装置的设计者可以根据所希望的位数来提供存储元件，而对其没有数目的限定。例如，配合8位、16位、32位、64位等形成存储元件即可。如图1B所示那样，存储元件包括具有绝缘表面的衬底101上的第一导电层102及第二导电层103、以及配置在其间的包含导电微粒的层104。
图1A示出如下例子：通过向一个方向进行使用液滴喷出装置的滴落的扫描来滴落多个液滴，来使包含导电微粒的层104获得线形图案。因此，包含导电微粒的层104的外周边缘部具有凹凸。此外，包含导电微粒的层104的宽度比电极间距d宽，并且包含导电微粒的层104的一部分重叠在第一导电层102及第二导电层103上。另外，包含导电微粒的层104可以是将导电微粒至少配置在第一导电层102侧面和与该侧面相对的第二导电层103侧面之间的结构，而不局限于图1A所示的俯视形状。
此外，包含导电微粒的层104是一个从三个存储元件延伸出来的图案形状。相邻的存储元件之间的间距优选比电极间距d宽。另外，这里，虽然包含导电微粒的层104从三个存储元件延伸出来，但是也可以分别提供在每个存储元件中。
此外，包含导电微粒的层104包含多个导电微粒105和覆盖每个导电微粒的有机膜106。注意，虽然图1B示出多个导电微粒105之间具有间距且将与有机膜106不同的有机材料配置在该间距中的例子，但并不局限于此。还可以使有机材料挥发来使得邻近的有机膜106互相接触。在使有机材料挥发来使得邻近的有机膜106互相接触的情况下，凹凸形成在表面上。
作为第一导电层102及第二导电层103的材料，也可以使用选自Ta、W、Ti、Mo、Al、Cu、Ag、Au、In、Zn中的元素、或者以上述元素为主要成分的合金材料或化合物的单层或叠层形成。此外，还可以使用以掺杂有磷等的杂质的多晶硅膜为典型的半导体膜。
另外，也可以使用不同的材料且在不同的工序中分别形成第一导电层102及第二导电层103。优选使用相同的材料形成第一导电层102及第二导电层103，以减少制造工序数目。此外，当使用相同的材料形成第一导电层102及第二导电层103时，还可以以高精度进行位置对准。
此外，由于第一导电层102及第二导电层103被施加电压而发热，因此有当表面露出时产生氧化而使布线电阻增高的担忧。从而，优选提供覆盖第一导电层102及第二导电层103的保护膜。另外，当使用即使产生氧化也具有少许的导电性的材料例如Ti、Zn作为第一导电层102及第二导电层103的材料时，并不需要提供保护膜。
此外，虽然在图1A中，第一导电层102及第二导电层103的俯视形状为矩形，但是第一导电层102及第二导电层103的形状并不局限于此，还可以为曲折的形状、以及具有锐角形的突出部的形状。另外，在一个存储元件中，第一导电层102和第二导电层103的间距也可以为非恒量，还可以采用一方或双方的俯视形状的间距部分地变窄的形状。在此情况下，电极间距d是指最窄的间距。由于在使间距部分地为窄的部分中产生电场的集中，所以在部分地产生导电微粒的高密度的凝集之后形成一个很大的集合体，这样就可以以更低的写入电压值对存储元件进行写入。
在图1A及图1B示出的存储元件中，通过如下步骤来进行存储元件的写入：通过对以电极间距d提供的一对电极施加电压，多个导电微粒形成很大的集合体，从而一对电极产生短路。此外，当对存储元件不施加电压时，在导电微粒表面上提供有有机膜，从而可以将一对电极之间的电阻值保持为高。像这样，可以通过根据有没有施加电压而大幅度地改变存储元件的电阻值，使得存储元件存储两个值。
此外，一旦对一对电极之间施加电压而进行写入的存储元件不会再成为施加电压之前的电阻值。因此，可以说所获得的存储元件是利用通过施加电压瞬间地流过电流而产生的焦耳热来发生短路的反熔丝ROM。由于能够在短时间内流过大电流，所以可以从广泛的范围中选择材料作为导电微粒的材料、及覆盖导电微粒的有机膜的材料。在使用Ag纳米粒子作为导电微粒的情况下，可以以150℃至250℃来使多个导电微粒成为至少一个很大的集合体。因此，在此情况下，将产生150℃至250℃的热的电压施加到一对电极之间即可。另外，在使用AgNi纳米粒子的情况下，可以以250℃至450℃来使多个导电微粒成为一个很大的集合体。因此，在此情况下，将产生250℃至450℃的热的电压施加到一对电极之间即可。
实施方式2
在此示出一种包括无源矩阵型存储元件的半导体装置的例子，在该无源矩阵型存储元件中，位线和字线交叉且在该交叉的近旁提供存储元件。图2B示出俯视图。此外，图2A是沿图2B中的虚线B-B’截断的截面图。
在图2A中，在具有绝缘表面的衬底上提供有字线202，在字线202上提供有第一绝缘层203a、203b。第一绝缘层203a、203b的相对于衬底面垂直的方向的膜厚度为0.8μm至1.5μm。使用玻璃衬底、石英衬底、塑料衬底作为具有绝缘表面的衬底。除了上述衬底以外，还可以使用半导体衬底、SOI衬底、陶瓷衬底、或在其表面上形成有绝缘膜的金属衬底等。
第一绝缘层203a、203b由相同的材料形成，并且提供有到达字线202的开口(接触孔)。以覆盖该开口的方式提供有字线电极204。此外，通过开口电连接到字线202的字线电极204提供在第一绝缘层203a、203b上。在图2A中，在相同的表面上，即在第一绝缘层203a上提供有字线电极204和位线201。
字线202是用来选择存储单元阵列中的一列的控制信号线。存储单元阵列以矩阵状配置有多个存储单元。字线202和位线201的交叉点近旁分别配置有一个存储单元，且通过施加对应于进行读取和写入的地址的字线的电压，来可以进行写入和读取。
此外，位线201是用来从存储单元阵列取出数据的信号线。连接到施加有电压的字线202的存储单元通过将存储元件所存储的数据输出到位线201来读取数据。
另外，在字线电极204和位线201之间提供包含导电微粒的层205。包含导电微粒的层205分别形成在配置在字线202和位线201的交叉点近旁的每个存储元件中。此外，将包含导电微粒的层205形成为比字线电极204的宽度W窄。
另外，将字线电极204和位线201的侧面形成为锥形。电极间距d是相对侧面的下端部的距离。
如图2A所示那样，包含导电微粒的层205与字线电极204的一方侧面(锥形的侧面)接触。此外，与接触于包含导电微粒的层205的字线电极204的侧面相对的位线201的侧面也与包含导电微粒的层205接触。
此外，为缩减工序数目优选采用相同工序形成字线电极204和位线201。而且为精密地控制字线电极204和位线201的间距d而优选使用相同的光掩模对字线电极204和位线201进行构图。通过缩短字线电极204和位线201的间距d，可以以低电压进行写入。就是说，能够以低耗电量进行写入。
采用气相淀积法、溅射法、CVD法、印刷法、电镀法、无电镀法、或液滴喷出法等形成字线202、位线201、以及字线电极204。
包含在包含导电微粒的层205的导电微粒被薄的有机膜覆盖。在该有机膜以较低的温度挥发或熔化的情况下，先形成位线201及字线电极204在制作工序上很有利。其利点在于如下：由于在形成包含导电微粒的层205之前形成位线201及字线电极204，因此对所使用的布线的形成方法，特别是对形成膜的温度没有限制，从而可以使用各种方法。
此外，也可以使用互不相同的材料形成字线202、位线201、及字线电极204。另外，字线202、位线201、及字线电极204也可以采用互不相同的布线形成方法。
此外，可以通过适当地调节构图时的蚀刻条件，形成具有锥形侧面的位线201及字线电极204。当在相同的工序中形成时，位线201及字线电极204均形成为相同的锥形。锥形是指电极侧面的截面倾斜的形状。位线201及字线电极204的侧面优选相对于衬底面具有10°以上85°以下(包括10°但不包括85°)，优选是60°以上80°以下(包括60°但不包括80°)的倾斜角度。
虽然图2A示出将位线201提供在字线202上的例子，但是也可以在位线上配置字线，而并没有形成顺序的限制。当在位线上配置字线时，成为如下结构：提供通过第一绝缘层的开口电连接到位线的位线电极，且在位线电极和字线之间配置包含导电微粒的层。
像这样，通过采用使位线和字线交叉且在该交叉的近旁提供存储元件的无源矩阵型存储元件，可以缩小存储元件的占有面积。
此外，本实施方式可以与实施方式1自由地组合。
实施方式3
在此示出有源矩阵型半导体装置的一个例子。图3B示出俯视图。此外，图3A是沿图3B中的虚线C-C’截断的截面图。
在图3A中，在具有绝缘表面的衬底301上提供有第一绝缘层302，在第一绝缘层302上提供有半导体层303。在第一绝缘层302、半导体层303上提供有第二绝缘层304，在第二绝缘层304上提供有字线(栅极线)305。在字线(栅极线)305上提供有第三绝缘层306，在第三绝缘层306上提供有第四绝缘层307。在第四绝缘层307上提供有位线309、第一电极308、以及共同电极312。位线309、第一电极308、以及共同电极312由相同的材料形成。在第二绝缘层304、第三绝缘层306、以及第四绝缘层307中提供有到达半导体层303的左边和右边一对的共六个开口(接触孔)。覆盖该开口地提供有位线309、及第一电极308。在相同的层上，即在第四绝缘层307上提供有位线309、第一电极308、及共同电极312。
半导体层303、字线(栅极线)305、第一电极308、及位线309构成晶体管。
在图3A中，包含导电微粒的层313与第一电极308和共同电极312的侧面及上表面的一部分(上端部)接触。包含导电微粒的层313的俯视形状至少是其宽度比电极间距Dx大的椭圆形。
此外，示出包含在包含导电微粒的层313的导电微粒被有机膜覆盖，且所共计的直径大于电极间距Dx的例子。因此，第一电极308侧面和共同电极312侧面之间不存在有导电微粒。在第一电极308侧面和共同电极312侧面之间提供有粘合剂和溶剂。即使在这种情况下，也只要对第一电极08和共同电极312之间施加电压而发热且使有机膜熔化、软化、或挥发，而使多个导电微粒互相结合形成大的集合体。从而可以使第一电极308和共同电极312产生短路。此外，当对第一电极308和共同电极312之间施加电压时发热而使导电微粒也固定到第一电极308。另外，即使在第一电极308侧面和共同电极312侧面之间形成空穴也可以正常地使存储元件起作用。
此外，在图3A所示的存储元件中，也可以覆盖位线309、第一电极308、共同电极312、以及包含导电微粒的层313地提供保护层314。
在本实施方式中，通过采用有源矩阵型半导体装置，可以实现存储元件的集成化。此外，通过缩短电极间距Dx可以实现低耗电量化。
另外，本实施方式可以与实施方式1或实施方式2自由地组合。
实施方式4
在本实施方式中，参照图4A至4D示出一种半导体装置的制造工序的一个例子，其中采用纳米压印法形成一对电极。
预先准备铸模404，该铸模404是采用电子束平版印刷(electron-beam lithography)技术以及使用ArF激光的光刻技术等被加工的。作为铸模404的材料，使用碳、玻璃、陶瓷、金属、石英等。纳米压印法大致分为两种，可举出热纳米压印法以及光纳米压印法。热纳米压印法是加热铸模并将其压在树脂膜上，来加工树脂膜表面的方法。此外，光纳米压印法是将铸模压在没有固化的光固化树脂上，且在将铸模压在光固化树脂上的状态下照射光并使光固化树脂固化，来加工树脂膜表面的方法。在此，下面将说明采用使用石英的铸模404，且使用双层的树脂膜加工导电膜的方法。
首先，在具有绝缘表面的衬底401上形成导电膜402。通过气相淀积法、溅射法、CVD法、印刷法、电镀法、无电镀法、液滴喷出法等形成导电膜402。
接着，将第一抗蚀剂403a涂敷在导电膜402上并焙烧。然后，涂敷光固化树脂的第二抗蚀剂403b。第一抗蚀剂403a和第二抗蚀剂403b的材料互不相同，使用第一抗蚀剂不被包含在第二抗蚀剂中的溶剂溶化的材料。而且，在使用铸模404压住抗蚀剂膜之后，照射穿过透光性材料的石英铸模404的光来使第二抗蚀剂403b固化。图4A示出此阶段的截面图。通过上述步骤，可以不损坏地分开固化后的第二抗蚀剂403b和石英铸模404。此外，预先将脱模剂(mold release agent)涂敷在石英铸模404的表面上形成膜，以便不损坏第二抗蚀剂403b的形状地将石英铸模404分开。
接着，在将铸模404从第二抗蚀剂403b分开之后，进行蚀刻形成具有图4B所示的形状的第一抗蚀剂403a。
然后，使用第一抗蚀剂403a选择性地蚀刻导电膜。通过上述步骤，可以将具有电极间距d的第一电极405和第二电极406形成在相同的表面上。图4C示出此阶段的截面图。若是采用纳米压印法，电极间隔d可以形成为10nm至20nm。
虽然在此示出了使用双层树脂膜的例子，但不局限于此。还可以使用光固化树脂的单层树脂膜加工形成导电膜。
接着，预先准备包含其表面被有机膜410覆盖的导电微粒409的溶液，并使用喷墨装置选择性地喷出溶液。将其表面被有机膜410覆盖的导电微粒409从喷嘴407喷出到与电极间距重叠的位置上，来形成包含导电微粒的层408。图4D示出刚滴落溶液之后的截面图。
作为包含其表面被有机膜410覆盖的导电微粒409的溶液，可以使用各种有机溶剂、水、或这些的混合物。此外，可以将界面活性剂等的添加剂添加到包含其表面被有机膜410覆盖的导电微粒409的溶液中。
接着，进行溶剂的干燥。通过干燥，包含导电微粒的层408的容积减少。虽然对干燥方法没有特别的限定，但是使当进行干燥时的温度低于覆盖导电微粒409的有机膜的玻璃转变温度。此外，也可以通过当进行干燥之前施加超声波振动，谋求导电微粒的均匀化。
通过上述步骤，可以采用纳米压印法和喷墨法制造存储元件。
此外，本实施方式可以与实施方式1、实施方式2、或实施方式3自由地组合。
在下面所述的实施例中，对于具有如上所述的结构的本发明进行更详细的说明。
实施例1
本实施例说明实施方式2所示的无源矩阵型存储装置的结构和数据写入方法。
在图5A中，字线是Wn(1≤n≤y)，而位线是Bm(1≤m≤x)。
图5A示出本发明的存储装置的结构。本发明的存储装置5008包括列译码器5001、行译码器5002、读取电路5004、写入电路5005、选择器5003、存储单元阵列22。存储单元阵列22包括多个存储单元21。
存储单元21包括一个存储元件80。
在本发明中，如实施方式2所示那样，位线(第一导电层)和连接到字线的字线电极(第二导电层)形成在相同的表面上。存储元件80包括字线电极、位线、以及在字线电极和位线之间的包含导电微粒的层。
注意，在此示出的存储装置5008的结构只是一个例子，存储装置既可以包括其他电路如读出放大器、输出电路、缓冲器等，又可以将写入电路提供在位线驱动电路中。
列译码器5001接收指定存储单元阵列的行的地址信号，对指定行的选择器5003供应信号。选择器5003接收列译码器5001的信号，选择指定行的位线。行译码器5002接收指定存储单元阵列的列的地址信号，选择指定列的字线。通过上述工作，选择对应于地址信号的一个存储单元21。读取电路5004读取被选择的存储单元所具有的数据，然后将该数据放大并输出。写入电路5005生成写入所需要的电压，且通过对被选择的存储单元的存储元件施加电压进行数据的写入。
图5B示出本发明的存储单元所具有的写入电路5005的结构。写入电路5005包括电压产生电路7001、时序控制电路7002、开关SW0、SW1、输出Pw。电压产生电路7001由升压电路等构成，生成写入所需要的电压V1，并从输出Pa输出。时序控制电路7002根据写入控制信号(写为WE)、数据信号(写为DATA)、时钟信号(写为CLK)等生成用来分别控制开关SW0、SW1的信号S0、S1，并从输出P0、P1分别输出该信号。开关SW0控制与接地的连接，而SW1控制和电压产生电路7001的输出Pa的连接。可以使用这些开关转换来自写入电路的输出Pw的输出电压Vw。
接着，将说明在如下情况下的写入工作：将不改变存储元件的导电性的起始状态设为“0”，而将改变存储元件的导电性的短路状态设为“1”。首先，当输入信号WE处于High电平时，接收指定行的地址信号的列译码器5001对指定行的选择器5003供应信号，而选择器5003将指定行的位线连接到写入电路的输出Pw。没有被指定的位线处于非连接(写为浮动)状态，写入电路的输出电压Vw成为V1。同样地接收指定列的地址信号的行译码器5002将电压V2施加到指定列的字线，并且对没有被指定的字线施加0V。通过上述工作，选择对应于地址信号的一个存储元件80。此时，对字线电极施加0V。
电压产生电路7001可以通过同时接收输入信号DATA＝High电平生成电压V1并将其从输出Pa输出。时序控制电路7002可以根据输入信号WE、DATA、CLK、电源电位(VDD)等生成控制开关SW0、SW1的信号S0、S1，并将其从输出P0、P1输出。根据该信号开关SW0、SW1转换，且写入电路5005可以从输出Pw输出作为输出电压Vw的电压V1。
通过上述工作，在被选择的存储元件中，对字线施加电压V2，对位线施加电压V1，并且对字线电极施加0V。于是，包含导电微粒的层导通，位线的电压V1被施加到存储元件的位线(第一导电层)。结果，存储元件的导电性变化而处于短路状态，从而写入“1”。
此外，当输入信号WE处于Low电平(不准写入的低电压)时，所有字线处于0V，而所有位线(第一导电层)和字线电极(第二导电层)处于浮动状态。此时，时序控制电路7002生成Low电平分别作为信号S0、S1且从输出P0、P1输出，而输出Pw处于浮动状态。通过上述工作，不进行写入。
接着，说明“0”的写入。“0”的写入不改变存储元件的导电性，该写入对存储元件不施加电压。就是说，通过维持起始状态来实现该写入。首先，当输入信号WE与“1”的写入相同地处于High电平(准许写入的高电压)时，接收指定行的地址信号的列译码器5001对指定行的选择器5003供应信号，选择器5003将指定行的位线连接到写入电路的输出Pw。此时没有被指定的位线处于浮动状态。同样地接收指定列的地址信号的行译码器5002将电压V2施加到指定列的字线，并且对没有被指定的字线施加0V。通过上述工作，选择对应于地址信号的一个存储元件80。此时，对字线电极施加0V。
同时接收输入信号DATA＝Low电平，时序控制电路7002生成控制信号S0＝High电平、S1＝Low电平，并且将该控制信号从输出P0、P1分别输出。根据该控制信号，开关SW0处于导通，而SW1处于截止，并且从输出Pw输出作为输出电压Vw的0V。
通过上述工作，在被选择的存储元件中，对字线施加V2，并且对位线和字线电极施加0V。于是，对存储元件不施加电压而导电性不变化，所以维持起始状态的“0”。
当输入信号WE处于Low电平时，所有字线处于0V，而所有位线和字线电极处于浮动状态。同时，时序控制电路生成Low电平分别作为信号S0、S1且分别从输出P0、P1输出，而输出Pw处于浮动状态。
像这样，可以进行“1”或“0”的写入。
接着，说明数据的读取。
在图6中，字线是附图标记14，而位线是附图标记16。
图6示出一个选择单元18a和其他非选择单元18b。连接到位于地址(2，2)的选择单元18a的字线14设定为电位Vs(字线选择电位)，位线16设定为电位0(位线选择电位)。因此，对选择单元18a施加Vs-0＝Vs的正电场。由此，如上所述那样，可以通过进行上述读取动作来检测连接到选择单元18a的位线16的电流，而可以如上所述那样判断存储器的状态1还是0。
此外，实际上，是对一个字线14上的多个存储单元同时进行读取工作，同时读取一组数据如8位或16位等。
此外，本实施例可以与实施方式1、实施方式2、或实施方式4自由地组合。
实施例2
在本实施例中，参照图7A及7B所示的等效电路说明实施方式3所示的有源矩阵型存储装置的结构和数据的写入方法。
本实施例所示的存储装置的一个结构例子包括列译码器801、行译码器802、读取电路804、写入电路805、选择器803、存储单元阵列822。存储单元阵列822包括位线Bm(1≤m≤x)、字线Wn(1≤n≤y)、位线和字线的交叉点的x×y个存储单元821。
存储单元821包括构成位线Bx(1≤x≤m)的第一布线、构成字线Wy(1≤y≤n)的第二布线、晶体管840、存储元件841。如实施方式3所述那样，存储元件841具有如下结构：在配置为平行的一对导电层之间夹有包含导电微粒的层。注意，在此所示的存储装置816的结构只是一个例子，存储装置既可以包括其他电路如读出放大器、输出电路、缓冲器等，又可以将写入电路提供在位线驱动电路。
列译码器801接收指定存储单元阵列的行的地址信号，并对指定行的选择器803供应信号。选择器803接收列译码器801的信号，并选择指定行的位线。行译码器802接收指定存储单元阵列的列的地址信号，并选择指定列的字线。通过上述工作，选择对应于地址信号的一个存储单元821。读取电路804读取被选择的存储单元所具有的数据，然后将该数据放大并输出。写入电路805生成写入所需要的电压，且通过对被选择的存储单元的存储元件施加电压以进行数据写入。
图7B示出本发明的存储装置所具有的写入电路805的结构。写入电路805包括电压产生电路811、时序控制电路812、开关SW0、SW1、输出Pw。电压产生电路811由升压电路等构成，生成写入所需要的电压V1，并将其从输出Pa输出。时序控制电路812根据写入控制信号(写为WE)、数据信号(写为DATA)、时钟信号(写为CLK)等生成用来分别控制开关SW0、SW1的信号S0、S1，并从输出P0、P1分别输出该信号。开关SW0控制与接地之间的连接，而开关SW1控制与电压产生电路811和输出Pa之间的连接，可以根据上述开关处于何种连接状态转换来自写入电路的输出Pw的输出电压Vwrite。
接着，将说明在如下情况下的写入工作：将不改变存储元件的导电性的起始状态设为“0”，而将改变存储元件的导电性的短路状态设为“1”。首先，当输入信号WE处于High电平时，接收指定行的地址信号的列译码器801对指定行的选择器803供应信号，而选择器803将指定行的位线电连接到写入电路的输出Pw。没有被指定的位线处于非连接(写为浮动)状态，写入电路的输出电压Vwrite为V1，且对指定行的位线施加电压V1。同样地，接收指定列的地址信号的行译码器802将电压V2施加到指定列的字线，并且对没有被指定的字线施加0V。通过上述工作，选择对应于地址信号的一个存储元件841。此时，对存储元件841的第二电极施加0V。
电压产生电路811可以通过同时接收High电平的数据信号DATA生成电压V1并将其从输出Pa输出。时序控制电路812可以根据输入信号WE、DATA、CLK、电源电位(VDD)等生成控制开关SW0、SW1的信号S0＝Low电平、S1＝High电平，并将其从输出P0、P1输出。根据该信号S0、S1，开关SW0截止，而SW1导通，且写入电路805可以从输出Pw输出作为输出电压Vwrite的电压V1。
通过上述工作，在被选择的存储元件中，对字线施加电压V2，对位线施加电压V1，并且对第二电极施加0V。于是，薄膜晶体管导通，位线的电压V1被施加到第一电极。结果，存储元件的导电性变化而处于短路状态，从而写入“1”。
此外，当输入信号WE处于Low电平(不准写入的低电压)时，所有字线处于0V，而所有位线和存储元件的第二电极处于浮动状态。此时，时序控制电路812生成Low电平分别作为信号S0、S1且从输出P0、P1输出，而输出Pw处于浮动状态。通过上述工作，“1”的写入结束。
接着，说明“0”的写入。“0”的写入不改变存储元件的导电性，该写入对存储元件不施加电压。就是说，通过维持起始状态来实现该写入。首先，当输入信号WE与“1”的写入相同地处于High电平(准许写入的高电压)时，接收指定行的地址信号的列译码器801对指定行的选择器供应信号，选择器803将指定行的位线连接到写入电路的输出Pw。此时没有被指定的位线处于浮动状态。同样地，接收指定列的地址信号的行译码器802将电压V2施加到指定列的字线，并且对没有被指定的字线施加0V。通过上述工作，选择对应于地址信号的一个存储元件841。此时，对存储元件841的第二电极施加0V。
时序控制电路812通过同时接收Low电平的输入信号DATA来生成控制信号S0＝High电平、S1＝Low电平，并且将该控制信号从输出P0、P1分别输出。根据该控制信号，开关SW0处于导通，而SW1处于截止，并且从输出Pw输出作为输出电压Vwrite的0V。
通过上述工作，在被选择的存储元件中，对字线施加V2，并且对位线和共同电极(第二电极)施加0V。于是，对存储元件不施加电压而导电性不变化，所以维持起始状态的“0”。
当输入信号WE处于Low电平时，所有字线处于0V，而所有位线和第二电极处于浮动状态。同时，时序控制电路812生成Low电平分别作为信号S0、S1且从输出P0、P1分别输出该信号，而输出Pw处于浮动状态。通过上述工作，“0”的写入结束。
像这样，可以写入“1”或“0”，并且结束该写入。
此外，存储单元阵列822在具有绝缘表面的衬底上包括多个用作开关元件的多个薄膜晶体管840以及连接到该晶体管840的存储元件841。
如图7A及7B所示那样，存储单元821包括晶体管840和存储元件841。在本说明书的附图中，以长方形表示存储元件841。在晶体管840中，字线连接到栅电极，位线连接到晶体管的一方的高浓度杂质区域，并且存储元件841的第一电极连接到晶体管的另一方的高浓度杂质区域。存储元件的第二电极与存储单元阵列中的所有存储元件的第二电极连接，当存储装置的工作时，即写入和读取时，被施加固定的电压。因此，在本说明书中，有时将第二电极写为共同电极。
此外，本实施例可以与实施方式2、实施方式3、或实施方式4自由地组合。
实施例3
将参照图8说明半导体装置的结构。如图8所示那样，本发明的半导体装置1520具有以非接触的方式进行数据通讯的功能，并包括电源电路1511、时钟产生电路1512、数据调制/解调电路1513、控制其他电路的控制电路1514、接口电路1515、存储电路1516、数据总线1517、天线(天线线圈)1518、传感器1523a、以及传感器电路1523b。
电源电路1511是根据从天线1518输入的交流信号生成供应到半导体装置1520中的各个电路的各种电源的电路。时钟产生电路1512是根据从天线1518输入的交流信号生成供应到半导体装置1520中的各个电路的各种时钟信号的电路。数据调制/解调电路1513具有对与读取写入器1519通讯的数据进行调制/解调的功能。控制电路1514具有控制存储电路1516的功能。天线1518具有收发电波的功能。读取写入器1519控制与半导体装置的通讯和控制、以及关于该数据的处理。注意，半导体装置不局限于上述结构，例如还可以采用添加其他因素如电源电压的限幅电路、专用于处理密码的硬件等的结构。
存储电路1516包括实施方式1至4所述的在一对导电层之间夹有包含导电微粒的层的存储元件。该存储元件因来自外部的电作用产生电阻的变化。注意，存储电路1516既可以只有在一对导电层之间夹有包含导电微粒的层的存储元件，又可以具有其他结构的存储电路。其他结构的存储电路例如相当于选自DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM以及快闪存储器的一种或多种。
传感器1523a由半导体元件如电阻元件、电容耦合元件、电感耦合元件、光电动势元件、光电转换元件、热电动势元件、晶体管、热敏电阻器、二极管等形成。传感器1523b检测阻抗、电抗、感应系数、电压、或电流的变化，并进行模拟/数字转换(A/D转换)来将信号输出到控制电路1514。
此外，本实施例可以与实施方式1至4、实施例1、或实施例2自由地组合。
实施例4
根据本发明可以形成用作无线芯片的半导体装置。无线芯片的用途广泛。例如，可以提供在如下物品而使用：纸币、硬币、有价证券类、无记名债券类、证书类(驾照或居住证等，参照图10A)、包装用容器类(包装纸或瓶子等，参照图10C)、记录媒体(DVD软件或录像带等，参照图10B)、交通工具类(自行车等，参照图10D)、个人物品(书包或眼镜等)、食品类、植物类、动物类、人体、衣类、生活用品类、电子设备等的商品、货运标签(参照图10E、图10F)等。电子设备是指液晶显示装置、EL显示装置、电视装置(也简单 地称为电视、电视机、电视接收机)、以及移动电话等。
本发明的半导体装置9210可以以安装在印刷衬底上、附着到表面上、或者嵌入等的方式固定到物品上。例如，半导体装置嵌入在书本的纸张里，或者嵌入在由有机树脂构成的包装的有机树脂里以在每个物体中固定。本发明的半导体装置9210因为实现了尺寸小、厚度薄以及重量轻，所以即使在固定到物品中之后也不会损坏所述物品本身的设计性。另外，通过在纸币、硬币、有价证券类、无记名债券类和证书类等中提供本发明的半导体装置9210，可以提供认证功能，而且通过利用所述认证功能可以防止对其的伪造。另外，可以通过在包装用容器类、记录媒体、个人物品、食品类、衣类、生活用品类和电子设备等中提供本发明的半导体装置，提高检测系统的系统运行效率。
接着，将参照附图说明安装有本发明的半导体装置的电子设备的一种方式。在此例示的电子设备是移动电话机，该移动电话机包括框体2700、2706、面板2701、外壳2702、印刷线路衬底2703、操作按钮2704、电池2705(参照图9)。面板2701可装卸地安装在外壳2702中，而外壳2702安装在印刷线路衬底2703上。根据安装有面板2701的电子设备而改变外壳2702的形状及尺寸。印刷线路衬底2703安装有被封装的多个半导体装置，作为其中之一可以使用本发明的半导体装置。安装在印刷线路衬底2703的多个半导体装置具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、收发电路等之中的任何一个功能。
面板2701中间夹着连接薄膜2708固定到印刷线路衬底2703上。上述面板2701、外壳2702、印刷线路衬底2703与操作按钮2704及电池2705一起被装在框体2700、2706中。面板2701所包括的像素区域2709配置为从提供在框体2700的开口窗可以看到。
如上所述那样，本发明的半导体装置的效果是尺寸小，厚度薄且重量轻。根据上述效果，可以有效地利用电子设备内的框体2700、2706中的有限空间。
此外，本发明的半导体装置包括一种存储元件，该存储元件具有将包含因来自外部的电作用而变化的导电微粒的层夹在一对导电层之间的简单结构。从而可以提供使用廉价的半导体装置的电子设备。另外，由于本发明的半导体装置容易实现高集成化，因此可以提供使用包括大容量的存储电路的半导体装置的电子设备。作为本发明的半导体装置所包括的存储元件，可以使用实施方式1至4的任一个所述的存储元件。
此外，本发明的半导体装置所包括的存储装置根据来自外部的电作用而进行写入，是非易失性的，并且能够进行数据的补写。根据上述特征，可以防止通过改写的伪造且能够补写新数据。因此，可以提供使用实现了高功能化和高附加值化的半导体装置的电子设备。
注意，框体2700、2706是移动电话的外观形状的一个例子，本实施例的电子设备根据其功能或用途可以改变为各种各样的方式。
此外，本实施例可以与实施方式1至4、以及实施例1至3的任一个自由地组合。
实施例5
在本实施例中，将参照图11说明与实施方式1不同的存储元件的结构例子。实施方式1示出了采用相同的工序形成第一电极及第二电极的例子，但在本实施方式中采用不同的工序形成第一电极及第二电极。
下面示出图11所示的存储元件的制造程序。
首先，在具有绝缘表面的衬底501上形成第一绝缘膜502。在本实施例中，使用作为半导体衬底的硅衬底。
接着，在第一绝缘膜上形成第一导电膜，然后选择性地进行蚀刻形成第一电极504。
接着，形成覆盖第一电极504的第二绝缘膜503。然后，当在第二绝缘膜上形成第二导电膜之后，选择性地进行蚀刻以形成第二电极505。在本实施例中，可以使用不同的材料形成第一电极504和第二电极505。作为第一电极504及第二电极505的材料，使用选自Ta、W、Ti、Mo、Al、Cu、Ag、Au、In、Zn中的元素、或者以上述元素为主要成分的合金材料或化合物材料的单层或叠层。
接着，对第二绝缘膜503选择性地进行蚀刻以形成到达第一电极504的开口。
接着，通过喷墨法等形成与从开口露出的第一电极表面和第二电极505的端部双方重叠的包含多个导电微粒506的层。导电微粒506的表面被有机膜覆盖。作为导电微粒506，使用Ag-Ni纳米粒子。
当对这样获得的存储元件施加电压时，覆盖导电微粒的有机膜被去除。露出了的多个导电微粒高密度地凝集，或者露出了的多个导电微粒生长为一个大粒子，从而电阻率大幅度地降低。此外，在图11所示的结构中，第一电极504和第二电极505的间距与第二绝缘膜的厚度大致相同。
注意，在采用图11的结构的存储元件中，由于第一电极504和第二电极505具有其中间夹着第二绝缘膜503重叠的部分，因此适当地选择第二绝缘膜503的材料是很重要的。当对第一电极504和第二电极505施加电压进行存储元件的写入时，调节第二绝缘膜503的材料的介点常数和厚度，以防止在通过导电微粒506使第一电极504和第二电极505导通之前产生第二绝缘膜503的破坏。
此外，虽然在图11中示出了第一电极的表面的一部分露出的情况，但不局限于此。也可以使用包含多个导电微粒506的层覆盖第一电极的表面，以不使第一电极的表面露出。另外，第二绝缘膜503的开口侧壁也可以是相对于衬底表面具有锥形角(小于90°)的形状。在此情况下，存储元件的写入电压值比开口侧壁垂直于衬底面的情况高。
此外，只要能够获得图11所示的结构，就不局限于上述制造工序。也可以在层叠第二绝缘膜和第二导电膜之后，使用相同的掩模形成第二绝缘膜的开口和第二电极，以减少工序数目。
此外，虽然在图11中，第二电极505的端面和第二绝缘膜503的开口周边一致，但是不局限于此。第二电极505的端面也可以位于第二绝缘膜503的开口周边的外侧。此外，虽然在图11中，在第二电极505上也提供有导电微粒506，但是不局限于此，而只要将导电微粒506配置在第二电极端面和第一电极表面之间即可。
此外，本实施例可以与实施方式1至4、以及实施例1至4的任一个自由地组合。
实施例6
在本实施例中，将参照图12说明与实施方式1不同的存储元件的结构例子。实施方式1示出了采用相同的工序形成第一电极和第二电极的例子，但是本实施例示出采用不同的工序形成第一电极及第二电极。
下面将示出图12所示的存储元件的制造程序。
首先，当在具有绝缘表面的衬底601上形成第一导电膜之后，选择性地进行蚀刻以形成第一电极602。
接着，形成覆盖第一电极602的绝缘膜603。然后，对绝缘膜603选择性地进行蚀刻，以形成使第一电极602的端部露出的开口。
接着，当在绝缘膜603上形成第二导电膜之后，选择性地进行蚀刻以形成第二电极604。在此情况下，将蚀刻处理时的蚀刻速度互不相同的材料用作第一电极和第二电极的材料，以便选择性地进行蚀刻。在本实施例中，可以使用不同的材料形成第一电极602和第二电极604。作为第一电极602及第二电极604的材料，使用选自Ta、W、Ti、Mo、Al、Ag、Au、In、Zn中的元素、或者以上述元素为主要成分的合金材料或化合物材料的单层或叠层。
接着，通过喷墨法等形成包含多个导电微粒605的层，该层与从开口露出的第一电极602的端部和第二电极604的端部双方重叠。导电微粒605的表面被有机膜覆盖。作为导电微粒605，使用Ag纳米粒子。
当对这样获得的存储元件施加电压时，覆盖导电微粒的有机膜被去除。露出了的多个导电微粒高密度地凝集，或者露出了的多个导电微粒生长为一个大粒子，从而电阻率大幅度地降低。
此外，虽然在图12中示出了第一电极表面的一部分露出的情况，但是不局限于此。也可以使用包含多个导电微粒605的层覆盖第一电极的表面，以不使第一电极表面露出。另外，绝缘膜603的开口侧壁也可以是相对于衬底表面具有锥形角(小于90°)的形状。第二电极604的端部也可以是相对于衬底表面具有锥形角(小于90°)的形状。第一电极602的端部也可以是相对于衬底表面具有锥形角(小于90°)的形状。
此外，只要能够获得图12所示的结构，就不局限于上述制造工序。例如，也可以在形成绝缘膜603的开口之前形成第二电极604。另外，虽然在图12中，在第二电极604上也提供有导电微粒605，但是不局限于此，而只要将导电微粒605配置在第二电极端面和第一电极表面之间即可。此外，也可以去除与第一电极602重叠的区域的绝缘膜603。
由于只要使用绝缘膜形成凹部且采用液滴喷出法在该凹部滴落包含导电微粒的液滴即可，所以可以减少位置偏离。
此外，本实施例可以与实施方式1至4、实施例1至5的任一个自由地组合。
本发明由于能够以很少的工序数目制造反熔丝ROM，因此可以提供廉价的无线芯片等。
本说明书根据2007年2月26日在日本专利局受理的日本专利申请编号2007-045558而制作，所述申请内容包括在本说明书中。

Claims (23)

1.一种存储元件，包括：
形成在绝缘表面的第一区域上的第一导电层；
形成在所述绝缘表面的第二区域上的第二导电层；以及
所述第一导电层和所述第二导电层之间的导电颗粒，所述导电颗粒的表面被有机膜覆盖，
其中，所述第一区域和所述第二区域分开，
并且，通过所述存储元件的写入工作，所述第一和第二导电层至少通过所述导电颗粒可彼此电连接。
2.根据权利要求1所述的存储元件，
其中所述第一导电层和所述第二导电层直接接触到所述绝缘表面。
3.根据权利要求1所述的存储元件，该存储元件还包括在所述绝缘表面和所述第二导电层之间的绝缘薄膜，并且所述第一导电层直接接触到所述绝缘表面。
4.根据权利要求1所述的存储元件，该存储元件还包括提供在所述第一导电层的侧面和与该侧面相对的所述第二导电层的侧面之间的至少一个导电颗粒。
5.根据权利要求1所述的存储元件，
其中所述第一导电层的侧面和与该侧面相对的所述第二导电层的侧面为锥形。
6.根据权利要求1所述的存储元件，
其中所述导电颗粒是粒径为5nm至30nm的导电微粒。
7.根据权利要求1所述的存储元件，
其中所述第一导电层是位线，并且所述第二导电层是字线。
8.根据权利要求1所述的存储元件，
其中所述第一导电层是字线，并且所述第二导电层是位线。
9.一种存储元件，包括：
形成在绝缘表面上的第一导电层；
以使所述第一导电层的一部分露出的方式形成在所述绝缘表面上和所述第一导电层的一部分上的绝缘膜；
形成在绝缘膜上的第二导电层，该第二导电层与所述第一导电层的一部分重叠，所述绝缘膜夹在所述第一导电层和所述第二导电层之间；以及
提供在所述第一导电层的露出部分的导电颗粒，
其中，通过所述存储元件的写入工作，所述第一和第二导电层至少通过所述导电颗粒可彼此电连接。
10.根据权利要求9所述的存储元件，
其中所述导电微粒是粒径为5nm至30nm的导电微粒。
11.根据权利要求9所述的存储元件，
其中所述第一导电层是位线，并且所述第二导电层是字线。
12.根据权利要求9所述的存储元件，
其中所述第一导电层是字线，并且所述第二导电层是位线。
13.一种具有多个存储元件的半导体装置，每个存储元件包括：
相同的绝缘膜上的第一导电层和以间距d与所述第一导电层相邻的第二导电层；
与所述第一导电层重叠的第一导电微粒；
与所述第一导电层和所述第二导电层之间的区域重叠的第二导电微粒；以及
与所述第二导电层重叠的第三导电微粒。
14.根据权利要求13所述半导体装置，
其中所述第一导电层和所述第二导电层之间的所述间距d小于所述第二导电微粒的粒径。
15.根据权利要求13所述的半导体装置，
其中所述第二导电微粒的表面被有机膜覆盖。
16.根据权利要求13所述的半导体装置，
其中所述第一导电层是位线，并且所述第二导电层是字线。
17.根据权利要求13所述的半导体装置，
其中所述第一导电层是字线，并且所述第二导电层是位线。
18.根据权利要求13所述的半导体装置，
其中提供有薄膜晶体管，
并且所述薄膜晶体管电连接到所述第一导电层或所述第二导电层。
19.根据权利要求13所述的半导体装置，
其中提供有天线和电源生成电路。
20.一种半导体装置的制造方法，包括如下步骤：
在绝缘表面上形成导电膜；
在所述导电膜上形成掩模；
使用所述掩模对所述导电膜选择性地进行蚀刻，以形成第一导电层和第二导电层；以及
至少在所述第一导电层的侧面和与该侧面相对的第二导电层的侧面之间形成包含导电微粒的层。
21.根据权利要求20所述的半导体装置的制造方法，
其中所述导电微粒的表面被有机膜覆盖。
22.根据权利要求20所述的半导体装置的制造方法，
其中通过纳米压印法形成所述掩模。
23.根据权利要求20所述的半导体装置的制造方法，
其中通过液滴喷出法形成所述包含导电微粒的层。
CN200810081086XA 2007-02-26 2008-02-26 存储元件及半导体装置以及其制造方法 Expired - Fee Related CN101257088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-045558 2007-02-26
JP2007045558 2007-02-26
JP2007045558 2007-02-26

Publications (2)

Publication Number Publication Date
CN101257088A CN101257088A (zh) 2008-09-03
CN101257088B true CN101257088B (zh) 2011-10-05

Family

ID=39715698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810081086XA Expired - Fee Related CN101257088B (zh) 2007-02-26 2008-02-26 存储元件及半导体装置以及其制造方法

Country Status (3)

Country Link
US (3) US8283724B2 (zh)
JP (1) JP5210656B2 (zh)
CN (1) CN101257088B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP5641840B2 (ja) * 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
GB2543528B (en) * 2015-10-20 2020-01-15 Advanced Risc Mach Ltd Memory circuit
CN106057823B (zh) * 2016-07-29 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10833162B2 (en) * 2018-08-14 2020-11-10 Pawan Tyagi Trenched bottom electrode and liftoff based molecular devices
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482672A (zh) * 2002-08-26 2004-03-17 ���µ�����ҵ��ʽ���� 半导体器件及其制造方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259564A (ja) 1988-04-08 1989-10-17 Mitsubishi Electric Corp 電界効果型トランジスタ
JPH05202356A (ja) 1991-09-11 1993-08-10 Pioneer Electron Corp 有機エレクトロルミネッセンス素子
JP3501416B2 (ja) 1994-04-28 2004-03-02 忠弘 大見 半導体装置
US5583819A (en) 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
JP3401356B2 (ja) 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
WO1997019468A1 (fr) 1995-11-20 1997-05-29 Hitachi, Ltd. Dispositif de stockage a semi-conducteur, et processus de fabrication de ce dispositif
EP0821826B1 (en) 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
US6054809A (en) 1996-08-14 2000-04-25 Add-Vision, Inc. Electroluminescent lamp designs
JP3866293B2 (ja) 1996-08-19 2007-01-10 Ｔｄｋ株式会社 有機ｅｌ素子
JPH10208883A (ja) 1996-11-20 1998-08-07 Hokuriku Electric Ind Co Ltd 発光装置とその製造方法
EP1012892A1 (fr) 1997-07-31 2000-06-28 Ecole Polytechnique Féderale de Lausanne (EPFL) Dispositif electroluminescent
US5853905A (en) 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
US6307528B1 (en) 1997-12-08 2001-10-23 Hughes Electronics Corporation Contrast organic light-emitting display
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
TW543206B (en) 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
US6312983B1 (en) 1999-10-21 2001-11-06 Promos Technologies, Inc. Etching method for reducing bit line coupling in a DRAM
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP2001237380A (ja) 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた半導体装置
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
US7019457B2 (en) 2000-08-03 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having both electrodes formed on the insulating layer
US6950331B2 (en) 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6855977B2 (en) 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
US6584029B2 (en) 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6534841B1 (en) 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
US6737364B2 (en) 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US6977389B2 (en) 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US20050006640A1 (en) 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4194464B2 (ja) 2003-10-06 2008-12-10 シャープ株式会社 メモリ素子およびその製造方法
CN1871711B (zh) 2003-10-28 2011-12-07 株式会社半导体能源研究所 显示器件及其制造方法,以及电视接收机
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
US7015504B2 (en) 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
US7184289B2 (en) 2003-11-12 2007-02-27 Intel Corporation Parallel electrode memory
JP2005183619A (ja) 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
US7358113B2 (en) 2004-01-28 2008-04-15 Zettacore, Inc. Processing systems and methods for molecular memory
JP3933138B2 (ja) 2004-03-01 2007-06-20 住友電気工業株式会社 インクジェット用金属インク
TWI318173B (en) 2004-03-01 2009-12-11 Sumitomo Electric Industries Metallic colloidal solution and inkjet-use metallic ink
CN100468740C (zh) 2004-04-02 2009-03-11 株式会社半导体能源研究所 半导体器件及其驱动方法
US20050278022A1 (en) * 2004-06-14 2005-12-15 St. Jude Medical, Inc. Annuloplasty prostheses with improved anchoring structures, and related methods
US20060028895A1 (en) 2004-08-09 2006-02-09 Carl Taussig Silver island anti-fuse
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR20140015128A (ko) 2004-10-18 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101044624A (zh) 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
US7935958B2 (en) 2004-10-22 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7795617B2 (en) 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
KR101150994B1 (ko) 2004-11-11 2012-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN100576557C (zh) 2004-11-26 2009-12-30 株式会社半导体能源研究所 半导体器件及其制造方法
CN100524765C (zh) 2004-11-30 2009-08-05 株式会社半导体能源研究所 半导体器件
CN100565900C (zh) 2004-12-03 2009-12-02 株式会社半导体能源研究所 半导体器件
DE602005013692D1 (de) 2004-12-07 2009-05-14 Semiconductor Energy Lab Halbleiterbauelement und verfahren zu seiner herstellung
EP1820215A4 (en) 2004-12-07 2008-11-12 Semiconductor Energy Lab MEMORY DEVICE AND SEMICONDUCTOR DEVICE
CN101901870B (zh) 2004-12-14 2013-01-23 株式会社半导体能源研究所 半导体器件及其制造方法
KR20060070716A (ko) 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법
KR101114770B1 (ko) 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
US7813160B2 (en) 2005-01-11 2010-10-12 The Trustees Of The University Of Pennsylvania Nanocrystal quantum dot memory devices
JP2006237593A (ja) 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
US8023302B2 (en) 2005-01-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101078150B1 (ko) 2005-03-17 2011-10-28 삼성전자주식회사 유기-무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
WO2006113207A2 (en) 2005-04-13 2006-10-26 Nanosys, Inc. Nanowire dispersion compositions and uses thereof
JP4727495B2 (ja) * 2005-04-28 2011-07-20 株式会社半導体エネルギー研究所 記憶装置およびその作製方法
US7679107B2 (en) * 2005-04-28 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting
US7781862B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
EP1886377A4 (en) * 2005-05-31 2014-10-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US8188461B2 (en) 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device
JP4704959B2 (ja) * 2005-05-31 2011-06-22 株式会社半導体エネルギー研究所 商品の管理方法および危険物の管理方法
US7660145B2 (en) 2005-07-01 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP5636188B2 (ja) * 2006-07-21 2014-12-03 ヴァルティオン テクニリネン ツッツキムスケスクス 導体および半導体の製造方法
EP2076924B1 (en) 2006-11-17 2017-03-08 Semiconductor Energy Laboratory Co, Ltd. Unerasable memory element and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482672A (zh) * 2002-08-26 2004-03-17 ���µ�����ҵ��ʽ���� 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20130010534A1 (en) 2013-01-10
US8283724B2 (en) 2012-10-09
JP5210656B2 (ja) 2013-06-12
US8431997B2 (en) 2013-04-30
JP2008244453A (ja) 2008-10-09
US8753967B2 (en) 2014-06-17
CN101257088A (zh) 2008-09-03
US20080205132A1 (en) 2008-08-28
US20130217201A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
CN101257088B (zh) 存储元件及半导体装置以及其制造方法
JP5015333B2 (ja) 半導体装置
KR101187400B1 (ko) 반도체장치
US8664035B2 (en) Memory element and semiconductor device
JP5459916B2 (ja) 半導体装置
CN101950748B (zh) 半导体器件和制造它的方法
CN100587963C (zh) 半导体器件
TWI492361B (zh) 半導體記憶體裝置和半導體裝置
CN102831460A (zh) 无线芯片
TW200305279A (en) Cubic memory array
JP5521006B2 (ja) 半導体装置
US7897439B2 (en) Electronic device with unique encoding
JP4865248B2 (ja) 半導体装置
CN101101905B (zh) 装有熔丝存储器的半导体装置
CN1913170B (zh) 半导体器件以及其制造方法
US8018755B2 (en) Memory device, semiconductor device, and electronic device
JP5297591B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20190226