CN101236837A - 层叠电容器及其制造方法 - Google Patents

层叠电容器及其制造方法 Download PDF

Info

Publication number
CN101236837A
CN101236837A CNA2007103035765A CN200710303576A CN101236837A CN 101236837 A CN101236837 A CN 101236837A CN A2007103035765 A CNA2007103035765 A CN A2007103035765A CN 200710303576 A CN200710303576 A CN 200710303576A CN 101236837 A CN101236837 A CN 101236837A
Authority
CN
China
Prior art keywords
conductor layer
layer
terminal electrode
skin
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103035765A
Other languages
English (en)
Other versions
CN101236837B (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101236837A publication Critical patent/CN101236837A/zh
Application granted granted Critical
Publication of CN101236837B publication Critical patent/CN101236837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明的层叠电容器具有：层叠多个电介质层(12a、12b)形成的大致立方体形状的电介质基体(12)；在电介质基体(12)中，设定为相互不同的电位的多个第1内层用导体层(21)和第2内层用导体层(22)，经由电介质层(12a)交替层叠为在层叠方向Z上相互重叠，形成电容器的内部电极电路的内层部(17)；在电介质基体(12)中，在层叠方向Z上与内层部(17)的两个端面中的至少一个邻接、设定为相互不同的电位的多个第1外层用导体层(23)和第2外层用导体层(25)，经由电介质层(12b)层叠为在层叠方向Z上不相互重叠的外层部(19a、19b)；至少在电介质基体(12)的侧面中相对于层叠方向Z平行的侧面上形成、并设定为相互不同的电位的多个第1端子电极(31)和第2端子电极(32)。各个第1端子电极(31)与至少一个第1内层用导体层(21)和多个第1外层用导体层(23)连接，各个第2端子电极(32)与至少一个第2内层用导体层(22)和多个第2外层用导体层(25)连接。位于外层部(19a、19b)的电介质层(12b)在与邻接该电介质层(12b)的一对第1外层用导体层(23)或者一对第2外层用导体层(25)重叠的区域中，具有多个针孔导体部(20)，该多个针孔导体部(20)使邻接该电介质层(12b)的一对该第1外层用导体层(23)彼此或一对该第2外层用导体层(25)彼此在层叠方向Z上相互连接。

Description

层叠电容器及其制造方法
技术领域
[0001]
本发明涉及大幅降低了等效串联电感(ESL)的层叠电容器及其制造方法，特别涉及作为去耦电容器等而使用的层叠电容器及其制造方法。
背景技术
[0002]
近年来，给LSI等集成电路供电用的电源一方面朝低电压化方向发展，另一方面，负载电流增大。
[0003]
从而，对于负载电流的急剧变化，将电源电压的改变抑制在容许值内就变得非常困难。为此，将去耦电容器(例如，二端子结构的层叠陶瓷电容器)连接到电源。从而，在负载电流过度改变时，由该层叠陶瓷电容器向CPU等的LSI供给电流以抑制电源电压的改变。
[0004]
但是，随着现在的CPU运行频率的更高频率化，负载电流的改变变得更快速并且更大，去耦电容器本身所具有的等效串联电感(ESL)变得对电源电压的改变有很大的影响。
[0005]
就是说，由于已有的层叠陶瓷电容器ESL高，所以随着负载电流i的改变，与上述相同，电源电压V的改变容易变大。
[0006]
这是由于负载电流过渡时的电压改变近似为下面的式1，ESL的高低与电源电压改变的大小有关系。因此，根据该式1也可以说ESL的降低与电源电压的稳定化有关联。
[0007]
      dV＝ESL·di/dt  ...式1
其中，dV是过渡时的电源电压(V)，i是电流改变量(A)，t是改变时间(秒)
[0008]
作为实现了ESL降低的层叠电容器，已知在特开2003-51423号公报中示出的层叠电容器。根据该层叠电容器，能够实现寄生电容的降低，其结果，能够实现ESL的降低。但是还需要ESL的进一步降低。
[0009]
在特开2006-60147号公报中，示出了二端子电容器，其具有内层部的导体层和在层叠方向上夹着内层部的伪导体层，伪导体层彼此、以及伪导体层和端子电极经由电介质层中的金属粒子连接。但是，在特开2006-60147号公报中示出的二端子电容器中，电介质层中的金属粒子用来防止端子电极的剥离，而不能充分得到ESL降低的效果。
[0010]
作为使ESL进一步降低的层叠电容器，已知在特开2002-299152号公报中示出的多端子层叠电容器。该多端子层叠电容器通过多个外部端子电极，能够在一个内层用导体层中实现方向不同的电流的流动。其结果，可以进一步降低ESL。但是，为了与现在的CPU运行频率的更高频化相对应，在多端子层叠电容器中，当然还需要ESL的降低。
发明内容
[0011]
本发明是鉴于这样的现状完成的，其目的是提供一种能够大幅度降低ESL的层叠电容器和该层叠电容器的制造方法。
[0012]
为了实现上述目的，根据本发明的层叠电容器具有：
层叠多个电介质层形成的大致立方体形状的电介质基体、
在所述电介质基体中，设定为相互不同的电位的多个第1内层用导体层和第2内层用导体层，经由所述电介质层，交替层叠为在层叠方向上相互重叠，并形成电容器的内部电极电路的内层部、
在所述电介质基体中，在所述层叠方向上与所述内层部的两个端面中的至少任一个邻接，设定为相互不同的电位的多个第1外层用导体层和第2外层用导体层，经由所述电介质层，层叠为在所述层叠方向上相互不重叠的外层部、
至少在所述电介质基体的侧面中相对于所述层叠方向平行的侧面上形成、并设定为相互不同的电位的多个第1端子电极和第2端子电极，
所述各个第1端子电极与至少一个所述第1内层用导体层和多个所述第1外层用导体层连接，
所述各个第2端子电极与至少一个所述第2内层用导体层和多个所述第2外层用导体层连接，
位于所述外层部的所述电介质层，在与邻接该电介质层的一对所述第1外层用导体层或一对所述第2外层用导体层重叠的区域中，具有多个针孔导体部，该多个针孔导体部使邻接该电介质层的一对该第1外层用导体层彼此或一对该第2外层用导体层彼此在所述层叠方向上相互连接。
[0013]
此外，在本发明中，所谓“多个第1外层用导体层和第2外层用导体层在所述层叠方向上相互不重叠”指的是第1外层用导体层中的任何一个与第2外层用导体层中的任何一个不重叠。而第1外层用导体层彼此之间或者第2外层用导体层彼此之间也可以重叠。
[0014]
在本发明的层叠电容器中，外层部中的第1外层用导体层和第2外层用导体层，经由电介质层，层叠为在重叠方向上不重叠。因此，在第1端子电极的电位比第2端子电极的电位高的情形下，由第1端子电极对第1外层用导体层进行电流分流，同时电流从第2外层用导体层流向第2端子电极。另一方面，在第2端子电极的电位比第1端子电极的电位高的情形下，由第2端子电极对第2外层用导体层进行电流分流，同时电流从第1外层用导体层流向第1端子电极。这样，在任何一种情形下，通过对从各端子电极流向各导体层的电流进行分流，能够降低层叠电容器整体的ESL。另外，通过使外层部分别具有多个第1和第2外层用导体层，能够增大对从各端子电极流向外层用导体层的电流进行分流的效果。即，多个第1外层用导体层和第2外层用导体层，起到与各端子电极并联连接的多个电感器成分的作用，能够降低层叠电容器整体的ESL。
[0015]
另外，位于外层部的电介质层具有多个针孔导体部，该多个针孔导体部使邻接该电介质层的一对第1外层用导体层彼此或一对第2外层用导体层彼此在层叠方向上相互连接。其结果，经由针孔导体部，在一对第1外层用导体层间或者一对第2外层用导体层间，在层叠方向上经过分支来分流电流。而且能够经过连接各端子电极的全部第1外层用导体层间或者全部第2外层用导体层间使电流分流。其结果，能够进一步降低层叠电容器整体的ESL。
[0016]
另外，在本发明中，通过由无数个针孔导体部连接第1或者第2外层用导体层彼此，与通过在层叠方向上贯通多个外层用导体层的通孔导体部连接的情形相比，能够经过更多分支来分流电流，能够进一步降低层叠电容器整体的ESL。
[0017]
即，根据本发明的层叠电容器，实现了层叠电容器的大幅度的低ESL化，能够抑制电源电压的振动，能够适用于去耦电容器等。
[0018]
优选地，所述针孔导体部的针孔直径为1～10μm。另外，优选地，所述针孔导体部的针孔直径比用于形成针孔导体部而向针孔内填充的导电材料的粒子直径大。此外，在本发明中，所谓针孔直径指的是在形成了针孔导体部的电介质层的面方向上的针孔导体部的直径。
[0019]
通过使针孔直径在1～10μm的范围内，能够在针孔导体部的形成工序中，向针孔内致密地填充导电材料。其结果，针孔导体部完全贯通电介质层。从而能够使与电介质层邻接的一对第1外层用导体层彼此或一对第2外层用导体层彼此电连接，能够充分地分流电流。其结果，能够降低层叠电容器整体的ESL。
[0020]
优选地，所述针孔导体部的总横截面积是该针孔导体部所连接的所述第1外层用导体层和/或第2外层用导体层的总面积的30～50％。此外，所谓针孔导体部的总横截面积指的是在一个电介质层中形成的多个针孔导体部的面积(与层叠方向垂直的面方向的面积)的总和。
[0021]
通过使针孔导体部的总横截面积(电流的流路截面积)在上述范围内，能够在第1外层用导体层间或第2外层用导体层间充分地分流电流，能够充分降低层叠电容器整体的ESL。另外，能够使形成外层部的电介质层的生片的强度增强。
[0022]
优选地，在与具有多个所述针孔导体部的所述电介质层的所述层叠方向和与该层叠方向垂直的平面方向上，随机设置多个所述针孔导体部。
[0023]
通过在层叠电容器的外层部中随机设置无数个针孔导体部，能够在外层用导体层间，经过分支使电流向多个方向分流。这是通过比针孔导体部的尺寸大、数量有限、并且规则设置的通孔导体部等得不到的作用效果。另外，通过在该电介质层中随机设置无数个针孔导体部，能够提高该电介质层与邻接该电介质层的第1和第2外层用导体层的粘合强度。
[0024]
优选地，各个所述第1端子电极和所述第2端子电极至少形成在所述电介质基体的侧面中相对于所述层叠方向平行的第1侧面和与该第1侧面相对的第2侧面中的至少一个上。
[0025]
优选地，跨过所述第1侧面和所述第2侧面、所述电介质基体的侧面中邻接该第1侧面和该第2侧面且相对于所述层叠方向垂直的第5侧面和/或第6侧面，形成各个所述第1端子电极和所述第2端子电极。
[0026]
优选地，在所述第5侧面和/或所述第6侧面上形成的所述第1端子电极和所述第1外层用导体层，通过位于该第1端子电极和该第1外层用导体层之间的所述电介质层所具有的多个所述针孔导体部连接、
在所述第5侧面和/或所述第6侧面上形成的所述第2端子电极和所述第2外层用导体层，通过位于该第2端子电极和该第2外层用导体层间的所述电介质层所具有的多个所述针孔导体部连接。
[0027]
通过由多个针孔导体部连接第1端子电极和第1外层用导体层，能够在第1端子电极和第1外层用导体层间分流电流。同样，通过由多个针孔导体部连接第2端子电极和第2外层用导体层，能够在第2端子电极和第2外层用导体层间分流电流。其结果，能够降低层叠电容器整体的ESL。
[0028]
优选地，在与所述层叠方向垂直的面方向上，所述第5侧面和/或所述第6侧面上的各第1端子电极完全覆盖所述第1外层用导体层，所述第1外层用导体层在所述层叠方向上邻接该第1端子电极且与该第1端子电极连接，
在与所述层叠方向垂直的面方向上，所述第5侧面和/或所述第6侧面上的各第2端子电极完全覆盖所述第2外层用导体层，所述第2外层用导体层在所述层叠方向上邻接该第2端子电极且与该第2端子电极连接。
[0029]
在本发明中，在位于外层部的电介质层中，仅在与第1外层用导体层和/或第2外层用导体层重叠的区域中，形成针孔导体部。从而，在与层叠方向垂直的面方向上，通过使第5侧面和/或第6侧面上的各第1端子电极完全覆盖所述层叠方向上邻接该第1端子电极且与该第1端子电极连接的所述第1外层用导体层，能够防止在电介质基体的第5侧面和/或第6侧面上露出针孔导体部。同样，在与层叠方向垂直的面方向上，通过使第5侧面和/或第6侧面上的各第2端子电极完全覆盖所述层叠方向上邻接该第2端子电极且与该第2端子电极连接的所述第2外层用导体层，能够防止在电介质基体的第5侧面和/或第6侧面上露出针孔导体部。
[0030]
这样，通过防止针孔导体部在基体本身的侧面上露出，能够防止针孔导体部的劣化(氧化)。另外，在层叠电容器的制造工艺中，能够防止水分、导电材料等的杂质从针孔导体部浸入到电容器内部。
[0031]
优选地，各个所述第1端子电极完全覆盖所述第1侧面或者所述第2侧面上露出的所述第1内层用导体层和所述第1外层用导体层，
各个所述第2端子电极完全覆盖所述第1侧面或者所述第2侧面上露出的所述第2内层用导体层和所述第2外层用导体层。
[0032]
其结果，能够防止各内层用导体层和各外层用导体层在基体本身的第1侧面和第2侧面上露出，能够防止各内层用导体层和各外层用导体层的劣化(氧化)。
[0033]
根据本发明的层叠电容器的制造方法，包括：
形成内层用生片的工序；
形成所述第1内层用导体层和所述第2内层用导体层的工序；
以在所述层叠方向上相互重叠的方式，经由所述内层用生片，交替层叠所述第1内层用导体层和所述第2内层用导体层，来形成内层层叠部的工序；
形成具有多个针孔的外层用生片的工序；
形成多个所述第1外层用导体层和所述第2外层用导体层的工序；
用导电材料填充多个所述针孔、形成多个所述针孔导体部的工序；
以在所述层叠方向上不相互重叠的方式，经由形成有所述针孔导体部的所述外层用生片，层叠多个所述第1外层用导体层和所述第2外层用导体层，来形成外层层叠部的工序；
在所述内层层叠部中，在相对于所述层叠方向垂直的两个端面中的至少任一面上，层叠所述外层层叠部，来形成层叠体的工序；
将所述层叠体切割为规定的尺寸，以形成生芯片的工序；
烧结所述生芯片，以形成所述电介质基体的工序；和
在所述电介质基体的本体上形成多个所述第1端子电极和所述第2端子电极的工序。
[0034]
优选地，所述针孔导体部是在所述外层用生片的表面上，层叠形成所述第1外层用导体层或者所述第2外层用导体层时同时形成的。例如，在通过印刷法在外层用生片的表面上形成第1外层用导体层或者所述第2外层用导体层的情形下，用于形成这些导体层的电极浆料(导电材料)进入外装用生片的针孔中，同时形成针孔导体部。即，在本发明的层叠电容器的制造方法中，能够同时进行第1外层用导体层以及所述第2外层用导体层的形成和针孔导体部的形成。
[0035]
优选地，在形成所述外层层叠部之后连续形成所述内层层叠部。更优选地，在形成所述内层层叠部之后连续形成所述外层层叠部。虽然用来形成层叠体的生片的层叠工序，可以在外层层叠部和内层层叠部上区别每个块体进行层叠，但是优选不对它们进行区别，连续进行。
[0036]
此外，在本发明中，第1内层用导体层和第2内层用导体层是相对的概念，第1内层用导体层和第2内层用导体层也可以相反。另外，涉及其它的“第1...”和“第2...”也同样。对于第1外层用导体层和第2外层用导体层也同样。
附图说明
[0037]
下面根据附图中示出的实施方式说明本发明。
图1是根据本发明一实施方式的层叠电容器的立体图；
图2是图1中示出的电介质基体的分解立体图；
图3是从III的方向上看图1中示出的层叠电容器的概略剖面图；
图4是根据本发明一实施方式的层叠电容器中第1内层用导体层的平面图；
图5是根据本发明一实施方式的层叠电容器中第1外层用导体层以及第2外层用导体层的平面图；
图6是表示本发明的实施例和比较例的阻抗特性的曲线。
具体实施方式
[0038]
(层叠电容器)
首先，说明根据本发明一实施方式的层叠陶瓷电容器(下面仅称为层叠电容器)10的整体结构。如图1所示，层叠电容器10具有电介质基体12，该电介质基体12是通过烧结层叠了多片作为电介质层的陶瓷生片的层叠体而得到的立方体形状的烧结体。
[0039]
电介质基体12具有相对于电介质层的层叠方向Z平行的第1侧面12A、和与其相对的第2侧面12B。另外，电介质基体12具有邻接第1侧面12A和第2侧面12B、并相对于电介质层的层叠方向Z平行、且彼此相对的第3侧面12C和第4侧面12D。进一步，电介质基体12具有邻接第1侧面12A和第2侧面12B、并相对于电介质层的层叠方向Z垂直、且彼此相对的第5侧面12E和第6侧面12F。
[0040]
在电介质基体12的外面上，跨过第1侧面12A、第5侧面12E和第6侧面12F这三个侧面形成第1端子电极31a、31b和第2端子电极32a、32b。另外，跨过电介质基体12的第2侧面12B、第5侧面12E和第6侧面12F这三个侧面形成第1端子电极31c、31d和第2端子电极32c、32d。
[0041]
如图1所示，各第1端子电极31a～31d和各第2端子电极32a～32d相互电绝缘。另外，在电子电路内将各第1端子电极和各第2端子电极设定为相互不同的电位。即，在电子电路内各第1端子电极与正极连接，处于高电位的情形下，各第2端子电极与负极连接，相对于各第1端子电极处于低电位。此外，电子电路中各第1端子电极和各第2端子电极的电位的高低关系也可以相反。
[0042]
优选地，如图1所示，沿着第1侧面12A的X方向，交替配置第1端子电极31a、31b和第2端子电极32a、32b。同样，优选地，沿着第2侧面12B的X方向，交替配置第1端子电极31c、31d和第2端子电极32c、32d。另外，优选地，在与形成在第1侧面12A上的各第1端子电极相对的位置(第2侧面12B)上分别形成第2端子电极。同样，优选地，在与形成在第1侧面12A上的各第2端子电极相对的位置(第2侧面12B)上分别形成第1端子电极。
[0043]
这样，通过配置各第1端子电极和各第2端子电极，使邻接的端子电极之间的电极性相反，使得在各端子电极附近产生的磁场在邻接的端子电极之间被抵消。其结果，能够降低层叠电容器10整体的ESL。
[0044]
如图2所示，电介质基体12具有内层部17以及外层部19a和19b。外层部19a和19b位于层叠方向Z上邻接内层部17的两个端面的位置上。
[0045]
在内层部17中，经由电介质层12a交替层叠多个第1内层用导体层21a、21b、21c、21d和第2内层用导体层22a、22b、22c、22d，以在层叠方向Z上相互重叠。形成电容器的内部电极电路。在本实施方式中，按照夹在电介质层12a之间的形式，在电介质基体12内交替配置4片第1内层用导体层和4片第2内层用导体层。
[0046]
在外层部19a和19b中，经由电介质层12b，在层叠方向Z上层叠各个第1外层用导体层23a、23b、23c、23d和第2外层用导体层25a、25b、25c、25d。另外，如图2所示，层叠各外层用导体层，使得分别与不同的端子电极连接的导体层彼此在层叠方向Z上相互不重叠。
[0047]
图1中示出的各第1端子电极，与图2中示出的第1内层用导体层中的任何一个和多个各第1外层用导体层连接。另外，多个各第1外层用导体层之间通过位于各第1外层用导体层间的电介质层12b所具有的针孔导体部而电连接。
[0048]
在图1中示出的第1端子电极31a上，连接图2中示出的第1内层用导体层21a和六个第1外层用导体层23a。另外，外层部19a中的三个第1外层用导体层23a彼此以及外层部19b中的三个第1外层用导体层23a彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0049]
在图1中示出的第1端子电极31b上，连接图2中示出的第1内层用导体层21b和六个第1外层用导体层23b。另外，外层部19a中的三个第1外层用导体层23b彼此以及外层部19b中的三个第1外层用导体层23b彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0050]
在图1中示出的第1端子电极31c上，连接图2中示出的第1内层用导体层21c和六个第1外层用导体层23c。另外，外层部19a中的三个第1外层用导体层23c彼此以及外层部19b中的三个第1外层用导体层23c彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0051]
在图1中示出的第1端子电极31d上，连接图2中示出的第1内层用导体层21d和六个第1外层用导体层23d。另外，外层部19a中的三个第1外层用导体层23d彼此以及外层部19b中的三个第1外层用导体层23d彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0052]
如下所述，图1中示出的各第2端子电极，与图2中示出的第2内层用导体层中的任何一个和多个第2外层用导体层连接。另外，多个各第2外层用导体层彼此通过位于各第2外层用导体层之间的电介质层12b所具有的针孔导体部而电连接。
[0053]
在图1中示出的第2端子电极32a上，连接图2中示出的第2内层用导体层22a和六个第2外层用导体层25a。另外，外层部19a中的三个第2外层用导体层25a彼此以及外层部19b中的三个第2外层用导体层25a彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0054]
在图1中示出的第2端子电极32b上，连接图2中示出的第2内层用导体层22b和六个第2外层用导体层25b。另外，外层部19a中的三个第2外层用导体层25b彼此以及外层部19b中的三个第2外层用导体层25b彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0055]
在图1中示出的第2端子电极32c上，连接图2中示出的第2内层用导体层22c和六个第2外层用导体层25c。另外，外层部19a中的三个第2外层用导体层25c彼此以及外层部19b中的三个第2外层用导体层25c彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0056]
在图1中示出的第2端子电极32d上，连接图2中示出的第2内层用导体层22d和六个第2外层用导体层25d。另外，外层部19a中的三个第2外层用导体层25d彼此以及外层部19b中的三个第2外层用导体层25d彼此分别通过电介质层12b中形成的针孔导体部而相互连接。
[0057]
此外，如上所述，因为将各第1端子电极和各第2端子电极设定为相互不同的电位，所以与各第1端子电极连接的各第1内层用导体层和第1外层用导体层、以及与各第2端子电极连接的各第2内层用导体层和第2外层用导体层跟各端子电极一样具有相互不同的电位。
[0058]
优选地，图1的各第1端子电极完全覆盖第1侧面12A或者第2侧面12B上露出的第1内层用导体层和第1外层用导体层，各第2端子电极完全覆盖第1侧面12A或者第2侧面12B上露出的第2内层用导体层和第2外层用导体层。
[0059]
其结果，能够防止各内层用导体层和各外层用导体层在电介质基体12的第1侧面12A或者第2侧面12B上露出，并能够防止各内层用导体层和各外层用导体层的劣化(氧化)。
[0060]
接下来，下面用垂直于X方向通过第1端子电极31a和第2端子电极32d的层叠电容器10的剖面图即图3来详细说明外层部19a、19b中的针孔导体部20。
[0061]
如图3所示，在外层部19a、19b中，在邻接于该电介质层12b的一对第1外层用导体层23a和一对第2外层用导体层25d重叠的区域中，电介质层12b具有多个针孔导体部20。该多个针孔导体部20使邻接于该电介质层12b的一对第1外层用导体层23a彼此或者一对第2外层用导体层25d彼此在层叠方向Z上电连接。
[0062]
优选地，第5侧面12E和第6侧面12F上形成的第1端子电极31a和第1外层用导体层23a，通过位于第1端子电极31a和第1外层用导体层23a之间的电介质层12b所具有的多个针孔导体部20而连接。另外，优选地，第5侧面12E和第6侧面12F上形成的第2端子电极32d和第2外层用导体层25d，通过位于第2端子电极32d和第2外层用导体层25d之间的电介质层12b所具有的多个针孔导体部20而连接。
[0063]
通过由多个针孔导体部20连接第1端子电极31a和第1外层用导体层23a，能够在第1端子电极31a和第1外层用导体层23a间分流电流。同样地，通过由多个针孔导体部20连接第2端子电极32d和第2外层用导体层25d，能够在第2端子电极32d和第2外层用导体层25d间分流电流。其结果，能够降低层叠电容器10整体的ESL。
[0064]
如图3所示，层叠电容器10的第1端子电极31a和第2端子电极32d分别经由基板侧电极端子13A和13B，被连接到电路基板15上。
[0065]
上面说明了垂直于X方向并通过第1端子电极31a和第2端子电极32d的层叠电容器10的剖面图(图3)中的层叠电容器的结构。此外，由于通过第1端子电极31d和第2端子电极32a的剖面、通过第1端子电极31b和第2端子电极32c的剖面、通过第1端子电极31c和第2端子电极32b的剖面的层叠电容器的结构，除了各内层用导体层和各外层用导体层、与各端子电极的对应关系以外，也与上述图3的情形相同，所以省略关于这些剖面的说明。
[0066]
图4是从层叠方向Z观察层叠电容器10中的第1内层用导体层21a的平面图。第1内层用导体层21a具有适合电介质层12a的外形形状的形状，具有从电介质层12a的周围端部以规定的绝缘间隙图形43间隔的本体部分121a。该内层用导体层本体部分121a是构成电容器一个电极的部分。第1内层用导体层21a还具有与该本体部分121a一体地形成在同一平面上、在电介质基体12的第1侧面12A上引出的第1引出部21A。在该第1引出部21A上连接第1内层用导体层21a和第1端子电极31a。
[0067]
绝缘间隙图形43的间隙宽度W1优选为100～200μm左右。这些间隙宽度W1过小时，存在各第1端子电极31a～31d和各第2端子电极32a～32d间的绝缘性变得不充分这样的顾虑，过大时，缩小本体部分121a的面积，存在使作为电容器的能力下降这样的顾虑。
[0068]
优选地，第1引出部21A的宽度W2比连接第1引出部21A的第1端子电极31a的宽度W3小。即，优选W2＜W3。通过使W2＜W3，使得在第1侧面12A上第1引出部21A被第1端子电极31a完全覆盖。其结果，能够防止第1引出部21A(和内层用导体层本体部分121a)的露出和劣化(氧化)。
[0069]
此外，其它的第1内层用导体层也分别具有第1引出部，经由第1引出部，与各第1端子电极连接。第1内层用导体层21b(图2)经由第1引出部21B，与第2端子电极31b(图1)连接。第1内层用导体层21c(图2)经由第1引出部21C，与第2端子电极31c(图1)连接。第1内层用导体层21d(图2)经由第1引出部21D，与第2端子电极31d(图1)连接。
[0070]
另外，其它的第2内层用导体层也分别具有第2引出部，经由第2引出部，与各第2端子电极连接。第2内层用导体层22a(图2)经由第2引出部22A，与第2端子电极32a(图1)连接。第2内层用导体层22b(图2)，经由第2引出部22B，与第2端子电极32b(图1)连接。第2内层用导体层22c(图2)，经由第2引出部22C，与第2端子电极32c(图1)连接。第2内层用导体层22d(图2)，经由第2引出部22D，与第2端子电极32d(图1)连接。
[0071]
此外，因为从层叠方向Z观察各第1内层用导体层21b～21d和第1引出部21B～21D、各第2内层用导体层22a～22d和第2引出部22A～22D的平面图，除了各导体层和各端子电极的连接位置以外，与图4相同，所以省略对这些平面图的说明。
[0072]
图5是观察在层叠电容器10的外层部19b(图2、3)中，位于与层叠方向Z垂直的同一平面上的第1外层用导体层23a～23d和第2外层用导体层25a～25d的平面图。如图5所示，经由绝缘间隙图形45设置第1外层用导体层23a～23d和第2外层用导体层25a～25d。从而使设置在同一平面内的各外层用导体层彼此不通电。
[0073]
此外，第1外层用导体层23a～23d和第2外层用导体层25a～25d在层叠方向Z上相互不重叠的限度内，也可以不必位于同一平面上。
[0074]
第1外层用导体层23a具有与该第1外层用导体层23a一体形成在同一平面上、并在电介质基体12的第1侧面12A上引出的第3引出部23A。经由第3引出部23A，第1外层用导体层23a与第1端子电极31a连接。此外，其它的第1外层用导体层和第2外层用导体层也分别具有第3引出部，经由各第3引出部连接各端子电极。因为各外层用导体层、各第3引出部和各端子电极的形状、尺寸、连接关系等完全相同，所以下面只对第1外层用导体层23a、第3引出部23A和第1端子电极31a进行说明。
[0075]
优选地，第3引出部23A的X方向的宽度W4比连接第3引出部23A的第1端子电极31a的宽度W3小。即，优选W4＜W3。通过使W4＜W3，使得在第1侧面12A上第3引出部23A完全被第1端子电极31a所覆盖。其结果，能够防止第3引出部23A(和第1外层用导体层23a)的露出和劣化(氧化)。此外，第3引出部23A的Y方向的宽度(绝缘间隙图形45的间隙宽度W1)为100～200μm左右。
[0076]
在第1外层用导体层23a～23d和第2外层用导体层25a～25d上，在各导体层和邻接于各导体层的电介质层12b重叠的区域中，连接多个针孔导体部20。
[0077]
优选地，针孔导体部20的针孔直径为1～10μm。另外，优选地，针孔导体部20的针孔直径比用来形成针孔导体部20的填充到针孔内的导电材料(金属粒子)的粒子直径大。
[0078]
通过使针孔直径在1～10μm的范围内，能够在针孔导体部20的形成工序中向针孔内致密地填充导电材料。其结果，使针孔导体部20完全贯通电介质层12b。从而能够使邻接于电介质层12b的一对各外层用导体层彼此电连接，能够充分地分流电流。其结果，能够降低层叠电容器10整体的ESL。
[0079]
优选地，所述针孔导体部20的总横截面积是该针孔导体部20所连接的第1外层用导体层23a～23d和第2外层用导体层25a～25d的总面积的30～50％。此外，所谓针孔导体部20的总横截面积指的是在一个电介质层12b中形成的多个针孔导体部20的面积(与层叠方向Z垂直的XY面的方向的面积)的总和。
[0080]
通过使针孔导体部20的总横截面积(电流的流路截面积)在上述范围内，能够在层叠方向Z上重叠的第1外层用导体层间或第2外层用导体层间充分地分流电流，能够充分降低层叠电容器10整体的ESL。另外，能够使用来形成外层部19b的电介质层12b的外层用生片的强度增强。
[0081]
优选地，在具有多个针孔导体部20的电介质层12b的层叠方向Z和与层叠方向Z垂直的XY平面方向上，多个针孔导体部20被随机设置。
[0082]
通过在层叠方向Z和XY平面方向上随机设置无数个针孔导体部20，能够在第1外层用导体层间或者第2外层用导体层间使电流分支，进而使电流向多个方向分流。这是使用比针孔导体部20的尺寸大、数量有限的通孔导体部(孔直径50μm左右)等而得不到的作用效果。另外，通过在电介质层12b中随机设置无数个针孔导体部20，能够提高电介质层12b和邻接于该电介质层12b的第1外层用导体层或第2外层用导体层的粘合强度。
[0083]
优选地，如图5所示，在垂直于层叠方向Z的XY面方向上，第5侧面12E上的各第1端子电极31A～31D完全覆盖各第1外层用导体层23a～23d，该各第1外层用导体层23a～23d在层叠方向Z上邻接于各第1端子电极31A～31D、并与各第1端子电极31A～31D连接。另外，同样地，在垂直于层叠方向Z的XY面方向上，第6侧面12F上的各第1端子电极31A～31D也完全覆盖各第1外层用导体层23a～23d，该各第1外层用导体层23a～23d在层叠方向Z上邻接于各第1端子电极31A～31D、并与各第1端子电极31A～31D连接。
[0084]
优选地，如图5所示，在垂直于层叠方向Z的XY面方向上，第5侧面12E上的各第2端子电极32A～32D完全覆盖各第2外层用导体层25a～25d，该各第2外层用导体层25a～25d在层叠方向Z上邻接于各第1端子电极32A～32D、并与各第2端子电极32A～32D连接。另外，同样地，在垂直于层叠方向Z的XY面方向上，第6侧面12F上的各第2端子电极32A～32D也完全覆盖各第2外层用导体层25a～25d，该各第2外层用导体层25a～25d在层叠方向Z上邻接于各第2端子电极32A～32D、并与各第2端子电极32A～32D连接。
[0085]
在本实施方式中，在位于外层部19a、19b的电介质层12b中，仅在与第1外层用导体层23a～23d和/或第2外层用导体层25a～25d重叠的区域中形成针孔导体部20。从而在垂直于层叠方向Z的XY面方向上，通过使第5侧面12E和第6侧面12F上的各第1端子电极31A～31D完全覆盖在层叠方向Z上邻接于各第1端子电极31A～31D、并与各第1端子电极31A～31D连接的第1外层用导体层23a～23d，能够防止在电介质基体12的第5侧面12E和第6侧面12F上露出针孔导体部20。同样地，在垂直于层叠方向Z的XY面方向上，通过使第5侧面12E和第6侧面12F上的各第2端子电极32A～32D完全覆盖在层叠方向Z上邻接于各第2端子电极32A～32D、并与各第2端子电极32A～32D连接的各第2外层用导体层25a～25d，能够防止在电介质基体12的第5侧面12E和第6侧面12F上露出针孔导体部20。
[0086]
这样，通过防止针孔导体部20在电介质基体12的侧面上露出，能够防止针孔导体部20的劣化(氧化)。另外，在层叠电容器10的制造工艺中，能够防止水分、导电材料等的杂质从针孔导体部20浸入到电容器内部。
[0087]
在本实施方式中，如图2所示，在外层部19b中，经由电介质层12b分别层叠第1外层用导体层23a～23d和第2外层用导体层25a～25d。另外，各外层用导体层被层叠为，与不同的各端子电极连接的第1外层用导体层和第2外层用导体层在层叠方向Z上相互不层叠。从而第1外层用导体层23a～23d与第2外层用导体层25a～25d不直接通电。因此，第1外层用导体层23a～23d和第2外层用导体层25a～25d起到不具有电容器中内部电极的功能(蓄电功能)的伪电极的功能。即，在层叠电容器10中，从各端子电极向与各端子电极连接的各伪电极(各外层用导体层)分流电流，其结果，能够降低层叠电容器10整体的ESL。
[0088]
在本实施方式中，通过使外层部19b分别具有多个第1外层用导体层23a～23d和第2外层用导体层25a～25d，能够增大从各端子电极向与各端子电极连接的各外层用导体层分流电流的效果。即，多个第1外层用导体层和第2外层用导体层起到与各端子电极并联连接的多个电感器成分的作用，能够降低层叠电容器10整体的ESL。
[0089]
如图3所示，在本实施方式中，位于外层部19b的电介质层12b具有在层叠方向Z上相互电连接邻接于该电介质层12b的一对第1外层用导体层彼此或者一对第2外层用导体层彼此的多个针孔导体部20。其结果，经由针孔导体部20，在一对第1外层用导体层间或者一对第2外层用导体层间，使电流在层叠方向Z上经过分支而分流。而且，在外层部19b中，能够经由连接各端子电极的、在层叠方向Z上重叠的多个第1外层用导体层间(在图2中，第1外层用导体层23a～23d每两个层之间的三个层间)或者第2外层用导体层间(在图2中，第2外层用导体层25a～25d每两个层之间的三个层间)分流电流。其结果，能够降低层叠电容器10整体的ESL。
[0090]
在本实施方式中，通过在电介质基体12内分别设置多个(八片)内部导体层，不仅提高静电电容而且抵消磁场的作用也变得更大，电感更大幅度地降低，使ESL进一步降低。
[0091]
这样，根据本实施方式的层叠电容器10，实现了层叠电容器10的大幅度的低ESL化，能够抑制电源电压的振动，能够更好地作为去耦电容器等来使用。
[0092]
此外，在图3中示出的二个外层部19a、19b中，因为夹着内层部17所以位于电路基板15的相反侧上的外层部19a中没有电流流过。从而，因为外层部19a对ESL的降低不起作用，所以不是必须的。
[0093]
(层叠电容器的制造方法)
接下来说明，本实施方式的层叠电容器10的制造方法。此外，本实施方式的层叠电容器10的制造方法不限于下面示出的方法。
[0094]
内层用生片的形成
首先，在载片的表面上涂布生片用浆料，形成内层用生片。内层用生片在完成后的层叠电容器10(图3)中成为内层部17中的电介质层12a。
[0095]
虽然内层用生片的形成方法只要是能够均匀地形成层的方法就没有特别的限定，但是例示刮片法、喷涂法等。此外，根据需要对形成后的生片进行干燥。
[0096]
作为主成分，生片用浆料含有钛酸钙、钛酸锶、钛酸钡等陶瓷粉末。而且，作为副成分在生片用浆料中含碱土类金属、过渡金属、稀土类元素、玻璃组成物等。混合这些陶瓷粉末和副成分、溶剂、分散剂、增塑剂和粘结剂等，通过对其进行分散处理而得到内层生片用浆料。
[0097]
虽然作为溶剂没有特别的限定，但是例示乙二醇类、乙醇、酮类、酯类、芳香族类等。具体地说，采用松油醇、乙醇、丁基甲醇、丙酮、丁酮(MEK)、甲苯、二甲苯、醋酸乙酯、硬脂酸丁酯、醋酸异冰片酯等。
[0098]
虽然作为分散剂没有特别的限定，但是例示马来酸类分散剂、聚乙二醇类分散剂、烯丙醚共聚物等分散剂。
[0099]
虽然作为增塑剂没有特别的限定，但是例示钛酸酯、己二酸、磷酸酯、乙二醇类等。
[0100]
虽然作为粘结剂没有特别的限定，但是例示丙烯酸树脂、聚丙烯醇缩丁醛等丁醛类树脂、聚乙烯醇缩醛、聚乙烯醇、聚烯烃、聚氨酯、聚苯乙烯或由它们的共聚物构成的有机物质、或者乳胶等。
[0101]
载片的材料只要具有剥离时适当的柔软性和作为支撑体的刚性，就没有特别的限定，但是通常采用聚对苯二甲酸乙二醇酯(PET)等聚酯膜。
[0102]
外层用生片和针孔的形成
接下来，在载片的表面上涂布生片用浆料，形成外层用生片。外层用生片在完成后的层叠电容器10中，成为外层部19a、19b中的电介质层12b。
[0103]
在外层用生片的形成中使用的原材料与上述内层用生片的情形大致相同。从而，下面只说明外层用生片的形成方法和内层用生片的形成方法的不同点，省略对二者相同点的说明。
[0104]
为了形成后面工序中的针孔导体部20，在外层用生片中形成针孔。
[0105]
作为针孔的形成方法没有特别的限定，列举下面示出的方法。
[0106]
例如，作为生片用浆料的主成分，采用与内层用生片的情形相比粒径大、形状粗的陶瓷粉末(钛酸钙、钛酸锶、钛酸钡等)。其结果，在生片中含有的陶瓷粉末间，形成微小的间隙，即针孔。
[0107]
或者，还可以通过调整生片用浆料中含有的粘结剂、溶剂等组成、以及它们的含量，以在生片中有意地形成缺陷(孔)。该缺陷起针孔的作用。
[0108]
或者，还可以使外层用生片的厚度比内层用生片薄。通过使外层用生片的厚度变薄，在生片中有意地形成缺陷(孔)。该缺陷起针孔的作用。
[0109]
优选地，在外层用生片中形成的针孔的直径为1～10μm。另外，优选地，针孔直径比为了形成针孔导体部而向针孔内填充的导电材料(金属粒子)的粒子直径还大。
[0110]
在本实施方式中，通过使针孔直径在1～10μm的范围内，能够防止上述的问题，并能够降低层叠电容器10整体的ESL。
[0111]
内层用导体层的形成
接下来，在内层用生片的表面上，将内层用电极浆料涂布成规定的图形状，分别形成烧结前的第1内层用导体层21a～21d(图2)和第2内层用导体层22a～22d(图2)。
[0112]
虽然各内层用导体层的形成方法只要是能够均匀地形成层的方法就没有特别的限定，但是例示出，例如使用内层用电极浆料的丝网印刷法或者凹版印刷法等厚膜形成方法、或者蒸镀、溅射等薄膜法。此外，根据需要对形成后的内层用导体层进行干燥。
[0113]
通过用球磨机等混炼导电材料、溶剂、分散剂、增塑剂、粘结剂、添加物粉末等、进行浆化而得到内层用电极浆料。
[0114]
作为导电材料没有特别的限定，但是通常使用Cu、Cu合金、Ni、Ni合金、Ag、Ag-Pd合金、In-Ga合金等。
[0115]
虽然作为溶剂没有特别的限定，但是例示，萜品醇、丁基甲醇、煤油、丙酮、醋酸异冰片酯等。
[0116]
虽然作为分散剂没有特别的限定，但是例示马来酸类分散剂、聚乙二醇类分散剂、烯丙醚共聚物等分散剂。
[0117]
虽然作为增塑剂没有特别的限定，但是例示钛酸酯、己二酸、磷酸酯、乙二醇类等。
[0118]
虽然作为粘结剂没有特别的限定，但是例示丙烯酸树脂、聚丙烯醇缩丁醛、聚乙烯醇缩醛树脂、乙基纤维素树脂等。
[0119]
作为添加物粉末可列举与生片中含有的陶瓷粉末具有相同组成的相同材料。相同材料抑制烧结过程中导电材料的烧结。
[0120]
外层用导体层和针孔导体部的形成
接下来，在外层用生片的表面上，将外层用电极浆料涂布成规定的图形状，形成第1外层用导体层23a～23d(图2、5)和第2外层用导体层25a～25d(图2、5)。下面只说明外层用导体层的形成方法和内层用导体层的形成方法的不同点，省略对二者相同点的说明。
[0121]
虽然各外层用导体层的形成方法只要是能够均匀地形成层的方法就没有特别的限定，但是优选地，采用使用了外层用电极浆料的丝网印刷法或凹版印刷法。
[0122]
在具有针孔的外层用生片上，通过印刷涂布含有导电材料的外层用电极浆料，在外层用生片的表面上形成第1外层用导体层23和第2外层用导体层25，同时，用外层用电极浆料(导电材料)填充针孔，形成针孔导体部20。即，在本实施方式的层叠电容器的制造方法中，优选同时进行第1外层用导体层23和第2外层用导体层25的形成以及针孔导体部20的形成。
[0123]
优选地，外层用电极浆料中含有的导电材料(金属粒子)的粒径比针孔的直径小。通过使导电材料的粒径比针孔的直径小，无间隙地填充针孔，能够形成完全贯通外层用生片(后面的电介质层12b)的针孔导体部20。
[0124]
然后，根据需要对形成后的各外层用导体层进行干燥。
[0125]
余白图形层的形成
在各生片的表面上形成了各导体层之后(或者之前)，在各生片的表面上没有形成各导体层的余白部分上，涂布余白图形层用浆料，形成与各导体层具有相同厚度的余白图形层。其结果，能够消除各导体层与各生片之间的高度差。
[0126]
余白图形层可以通过与各导体层或者各生片相同的方法来形成。然后，根据需要对形成后的余白图形层进行干燥。
[0127]
作为余白图形层用浆料，通常使用与生片用浆料相同的浆料。
[0128]
层叠体的形成
接下来，从形成了第1外层用导体层23a～23d和第2外层用导体层25a～25d的外层用生片上剥离载片，依次层叠。其结果，得到下侧的外层层叠部。下侧的外层层叠部在完成后的层叠电容器10中成为外层部19b(图2、3)。
[0129]
接下来，在下侧的外层层叠部上，依次层叠由第1内层用导体层21a～21d、第2内层用导体层22a～22d分别形成的各内层用生片。其结果，得到了内层层叠部。内层层叠部在完成后的层叠电容器10中成为内层部17(图2、3)。
[0130]
接下来，在内层层叠部上，依次层叠由第1外层用导体层23a～23d和第2外层用导体层25a～25d形成的外层用生片。其结果，得到了上侧的外层层叠部。上侧的外层层叠部在完成后的层叠电容器10中成为外层部19a(图2、3)。
[0131]
如上所述，在本实施方式中，优先地，在形成了外层层叠部之后连续形成内层层叠部。更优选地，在形成了内层层叠部之后连续形成另一个外层层叠部。即，在用于形成层叠体的生片的层叠工序中，虽然也可以在外层层叠部和内层层叠部上以区别每个块的方式进行层叠，但是优选不对它们进行区别，连续进行。
[0132]
接下来，还对形成的层叠体进行加热、加压处理(在层叠方向Z进行加压处理)。
[0133]
生芯片的形成
接下来，将层叠体切成规定的尺寸，形成生芯片。接下来，使得到的生芯片固化干燥后，用水轮等研磨生芯片，使生芯片的角部成圆角(R)。对研磨后的生芯片进行洗净、干燥。
[0134]
电介质基体的形成
接下来，通过对生芯片进行脱粘结剂处理、烧结处理和退火处理，形成电介质基体12(图1、2)。
[0135]
接下来，对得到的电介质基体12进行研磨处理。通过该研磨处理，除去电介质基体12的第1侧面12A上的由于烧结和热处理而氧化了的第1内层用导体层21a、21b、第2内层用导体层22a、22b、第1外层用导体层23a、23b和第2外层用导体层25a、25b的端部，使没有氧化的金属部分在各侧面上露出。同样，通过研磨处理，除去电介质基体12的第2侧面12B上的由于烧结和热处理而氧化了的第1内层用导体层21c、21d、第2内层用导体层22c、22d、第1外层用导体层23c、23d和第2外层用导体层25c、25d的端部，使没有氧化的金属部分在各侧面上露出。
[0136]
对研磨后的电介质基体12进行洗净、干燥。
[0137]
端子电极的形成
接下来，如图1所示，在电介质基体12的第1侧面12A上，分别形成第1端子电极31a、31b、第2端子电极32a、32b。另外，在电介质基体12的第2侧面12B上，分别形成第1端子电极31c、31d、第2端子电极32c、32d。
[0138]
各端子电极通常由基底层、中间镀层和外侧镀层3层构成。
[0139]
首先，相对电介质基体12形成基底层。基底层是通过在电介质基体12的各侧面上涂布电极浆料膜(Ag、Cu等)，对其进行烧结处理形成的。
[0140]
接下来，在电介质基体12上形成的基底层的表面上形成中间镀层。中间镀层由Ni或Ni合金膜等构成，通过无电解电镀法等形成。
[0141]
接下来，在中间镀层的表面上，通过形成外侧镀层，完成图1中示出的层叠电容器10。此外，外侧镀层通过电解电镀法等形成，由Sn或Sn合金的镀层构成。
[0142]
如上所述，本实施方式的层叠电容器的制造方法，通过在具有针孔的外层用生片上印刷涂布外层用电极浆料，形成各第1外层用导体层和各第2外层用导体层，同时，用导电材料填充针孔，形成针孔导体部20。即，在本实施方式中，同时进行各第1外层用导体层和各第2外层用导体层的形成以及针孔导体部20的形成。
[0143]
此外，本发明不限定于上述实施方式，在本发明的范围内可以进行各种改变。
[0144]
例如，在本发明的层叠电容器中，内层用导体层的层叠数没有特别的限定，可以为几十或几百。
[0145]
如图3所示，在上述本实施方式中，电介质基体12具有二个外层部19a、19b。在这二个外层部中因为夹着内层部17所以在位于电路基板15的相反侧上的外层部19a中没有电流流过。从而，因为外层部19a对ESL的降低不起作用，所以不是必须的。但是，通过使电介质基体12具有外层部19a，使外层部19a和外层部19b夹着内层部17处于对称位置。即，电介质基体12可以具有平衡的外形。其结果，在电介质基体12的烧结时，能够防止电介质基体12的变形。另外，通过使电介质基体12具有外层部19a，即使在相对于电路基板15使图3的层叠电容器10上下颠倒的情形下，也能够使层叠电容器10的功能有效。
[0146]
另外，也可以在各个第1端子电极31a～31d上，连接第1内层用导体层21a～21d中2种以上的第1内层用导体层。换言之，各个第1内层用导体层21a～21d也可以与第1端子电极31a～31d中的2种以上的第1端子电极连接。另外，同样地，也可以在各个第2端子电极32a～32d上，连接第2内层用导体层22a～22d中2种以上的第2内层用导体层。换言之，各个第2内层用导体层22a～22d也可以与第2端子电极32a～32d中2种以上的第2端子电极连接。该情形也能够取得与上述实施方式相同的作用效果。
[0147]
虽然在上述实施方式中，电容器10分别具有多个并且数量相同的第1内层用导体层和第2内层用导体层，但是第1内层用导体层和第2内层用导体层的数量也可以不同。或者也可以是任何一个导体层是单数，另一个导体层是复数。该情形也能够取得与上述实施方式相同的作用效果。
[0148]
虽然在上述实施方式中，第1端子电极31a～31d和第2端子电极32a～32d形成在电介质基体12中平行于层叠方向Z的第1侧面12A和第2侧面12B这二个侧面中的任何一个上，但是也可以在平行于层叠方向Z、且邻接于第1侧面12A和第2侧面12B的第3侧面12C或第4侧面12D上形成第1端子电极或者第2端子电极。该情形也能够取得与上述实施方式相同的作用效果。
实施例
[0149]
下面根据更具体的实施例说明本发明，但是本发明不限定于该实施例。在该实施例中使用阻抗分析器从S参数换算成阻抗，分别求出下面各电容器试样的ESL。
[0150]
首先，说明各电容器试样的内容。以图1中示出的实施方式的多端子型电容器为样品Ex1。另外，以除了不具有针孔导体部20之外，与样品Ex1同样制造的电容器为样品Cex1，分别求出各样品的ESL。
[0151]
然后作为该结果测定各样品的阻抗特性。在图6中示出该结果。如图6的曲线所示，可以确认，在高频侧，样品Ex1比样品Cex1阻抗值小。另外，求出ESL，样品Ex1的ESL为27pH，样品Cex1的ESL为35pH。即，可以确认在根据本发明的实施方式的样品Ex1中大幅度降低了ESL。
[0152]
此外，该ESL是通过式子2πfo＝1/√(ESL·C)求出的，fo是自共振频率，C是静电电容。
[0153]
其中，作为使用的各试样的尺寸，在图1、4、5中示出的尺寸中，L0＝1.6mm、W0＝0.8mm、W1＝0.15mm、W2＝0.12mm、W3＝0.25mm、W4＝0.12mm。在以图2中示出的第1外层用导体层21a、21b、21c、21d和第2内层用导体层22a、22b、22c、22d共8层为一个层叠单位时，内层用导体层的层叠数总共70个层叠单位，静电电容为0.4μF。

Claims (12)

1.一种层叠电容器，其特征在于，具有：
电介质基体，其为层叠多个电介质层形成的大致立方体形状的电介质基体；
内层部，其为在所述电介质基体中设定为相互不同的电位的多个第1内层用导体层和第2内层用导体层，经由所述电介质层，交替层叠为在层叠方向上相互重叠，并形成电容器的内部电极电路的内层部；
外层部，其为在所述电介质基体中，在所述层叠方向上与所述内层部的两个端面中的至少任一个邻接，设定为相互不同的电位的多个第1外层用导体层和第2外层用导体层，经由所述电介质层，层叠为在所述层叠方向上相互不重叠的外层部；以及
多个第1端子电极和第2端子电极，其为至少在所述电介质基体的侧面中相对于所述层叠方向平行的侧面上形成、并被设定为相互不同的电位的多个第1端子电极和第2端子电极，
所述第1端子电极的各个与至少一个所述第1内层用导体层和多个所述第1外层用导体层连接，
所述第2端子电极的各个与至少一个所述第2内层用导体层和多个所述第2外层用导体层连接，
位于所述外层部的所述电介质层，在与邻接该电介质层的一对所述第1外层用导体层或一对所述第2外层用导体层重叠的区域中，具有多个针孔导体部，该多个针孔导体部使邻接该电介质层的一对该第1外层用导体层彼此或一对该第2外层用导体层彼此在所述层叠方向上相互连接。
2.权利要求1中记载的层叠电容器，其特征在于，
所述针孔导体部的针孔直径为1～10μm，
所述针孔导体部的总横截面积是该针孔导体部所连接的所述第1外层用导体层和/或第2外层用导体层的面积的3～50％。
3.权利要求1中记载的层叠电容器，其特征在于，
在具有多个所述针孔导体部的所述电介质层的所述层叠方向和相对于该层叠方向垂直的平面方向上，随机设置多个所述针孔导体部。
4.权利要求1中记载的层叠电容器，其特征在于，
至少在所述电介质基体的侧面中相对于所述层叠方向平行的第1侧面和与该第1侧面相对的第2侧面中的任一个上，形成各个所述第1端子电极和所述第2端子电极。
5.权利要求4中记载的层叠电容器，其特征在于，
跨过所述第1侧面或所述第2侧面、和所述电介质基体的侧面中邻接该第1侧面和该第2侧面且相对于所述层叠方向垂直的第5侧面和/或第6侧面，形成各个所述第1端子电极和所述第2端子电极。
6.权利要求5中记载的层叠电容器，其特征在于，
在所述第5侧面和/或所述第6侧面上形成的所述第1端子电极和所述第1外层用导体层，通过位于该第1端子电极和该第1外层用导体层之间的所述电介质层所具有的多个所述针孔导体部被连接，
在所述第5侧面和/或所述第6侧面上形成的所述第2端子电极和所述第2外层用导体层，通过位于该第2端子电极和该第2外层用导体层之间的所述电介质层所具有的多个所述针孔导体部被连接。
7.权利要求6中记载的层叠电容器，其特征在于，
在与所述层叠方向垂直的面方向上，所述第5侧面和/或所述第6侧面上的各第1端子电极完全覆盖所述第1外层用导体层，该第1外层用导体层在所述层叠方向上邻接于该第1端子电极、并与该第1端子电极连接，
在与所述层叠方向垂直的面方向上，所述第5侧面和/或所述第6侧面上的各第2端子电极完全覆盖所述第2外层用导体层，该第2外层用导体层在所述层叠方向上邻接于该第2端子电极、并与该第2端子电极连接。
8.权利要求4中记载的层叠电容器，其特征在于，
各个所述第1端子电极完全覆盖所述第1侧面或所述第2侧面上露出的所述第1内层用导体层和所述第1外层用导体层，
各个所述第2端子电极完全覆盖所述第1侧面或所述第2侧面上露出的所述第2内层用导体层和所述第2外层用导体层。
9.一种制造权利要求1中记载的层叠电容器的制造方法，其特征在于，包括：
形成内层用生片的工序；
形成所述第1内层用导体层和所述第2内层用导体层的工序；
以在所述层叠方向上相互重叠的方式，经由所述内层用生片，交替层叠所述第1内层用导体层和所述第2内层用导体层，来形成内层层叠部的工序；
形成具有多个针孔的外层用生片的工序；
形成多个所述第1外层用导体层和所述第2外层用导体层的工序；
用导电材料填充多个所述针孔、形成多个所述针孔导体部的工序；
以在所述层叠方向上不相互重叠的方式，经由形成有所述针孔导体部的所述外层用生片，层叠多个所述第1外层用导体层和所述第2外层用导体层，来形成外层层叠部的工序；
在所述内层层叠部中，在相对于所述层叠方向垂直的两个端面中的至少任一面上，层叠所述外层层叠部，来形成层叠体的工序；
将所述层叠体切割为规定的尺寸，以形成生芯片的工序；
烧结所述生芯片，以形成所述电介质基体的工序；和
在所述电介质基体的本体上形成多个所述第1端子电极和所述第2端子电极的工序。
10.权利要求9中记载的层叠电容器的制造方法，其特征在于，
所述针孔导体部是在所述外层用生片的表面上层叠形成所述第1外层用导体层或所述第2外层用导体层的同时形成的。
11.权利要求9中记载的层叠电容器的制造方法，其特征在于，
在形成所述外层层叠部之后连续形成所述内层层叠部。
12.权利要求9中记载的层叠电容器的制造方法，其特征在于，
在形成所述内层层叠部之后连续形成所述外层层叠部。
CN2007103035765A 2006-10-31 2007-10-31 层叠电容器及其制造方法 Active CN101236837B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006295682A JP4400612B2 (ja) 2006-10-31 2006-10-31 積層コンデンサ、および積層コンデンサの製造方法
JP2006295682 2006-10-31
JP2006-295682 2006-10-31

Publications (2)

Publication Number Publication Date
CN101236837A true CN101236837A (zh) 2008-08-06
CN101236837B CN101236837B (zh) 2012-05-23

Family

ID=39329812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103035765A Active CN101236837B (zh) 2006-10-31 2007-10-31 层叠电容器及其制造方法

Country Status (4)

Country Link
US (1) US7602601B2 (zh)
JP (1) JP4400612B2 (zh)
KR (1) KR101386542B1 (zh)
CN (1) CN101236837B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576056A (zh) * 2013-10-29 2015-04-29 三星电机株式会社 多层陶瓷电容器和具有该多层陶瓷电容器的板
US9583267B2 (en) 2013-10-29 2017-02-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9978522B2 (en) 2013-01-02 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
CN109074947A (zh) * 2016-05-16 2018-12-21 株式会社村田制作所 电子部件
CN109155196A (zh) * 2016-05-27 2019-01-04 京瓷株式会社 层叠型电容器
CN112420388A (zh) * 2019-08-23 2021-02-26 太阳诱电株式会社 层叠陶瓷电容器、电路板和层叠陶瓷电容器的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5534566B2 (ja) * 2009-05-26 2014-07-02 株式会社村田製作所 ３端子コンデンサ実装構造
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP2013051392A (ja) * 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
US8842840B2 (en) 2011-11-03 2014-09-23 Arvind Gidwani Demand based encryption and key generation and distribution systems and methods
US9287371B2 (en) 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
JP5987812B2 (ja) * 2013-01-25 2016-09-07 株式会社村田製作所 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造
JP6314466B2 (ja) * 2013-12-13 2018-04-25 Tdk株式会社 積層セラミック電子部品
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
US10403439B2 (en) 2015-12-21 2019-09-03 Palo Alto Research Center Incorporated Multilayer capacitor
JP2017216329A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6911583B2 (ja) * 2017-06-30 2021-07-28 Tdk株式会社 積層電子部品
KR102059443B1 (ko) * 2017-09-06 2019-12-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7164775B2 (ja) * 2018-03-02 2022-11-02 デュポン エレクトロニクス インコーポレイテッド 接合用導電性ペースト

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251120A (ja) 1989-03-24 1990-10-08 Murata Mfg Co Ltd 積層コンデンサ
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP2003051423A (ja) 2001-08-03 2003-02-21 Tdk Corp 電子部品
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
WO2002003405A1 (en) * 2000-07-06 2002-01-10 Phycomp Holding B.V. Ceramic multilayer capacitor array
JP2002299152A (ja) 2001-03-29 2002-10-11 Kyocera Corp コンデンサ
KR100544908B1 (ko) * 2002-04-01 2006-01-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
JP4463045B2 (ja) 2004-08-23 2010-05-12 京セラ株式会社 セラミック電子部品及びコンデンサ
KR100714608B1 (ko) * 2004-12-03 2007-05-07 삼성전기주식회사 적층형 칩 커패시터
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
JP4240315B2 (ja) 2005-01-31 2009-03-18 Ｔｄｋ株式会社 積層電子部品

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978522B2 (en) 2013-01-02 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
US10242804B2 (en) 2013-01-02 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and mounting board therefor
CN104576056A (zh) * 2013-10-29 2015-04-29 三星电机株式会社 多层陶瓷电容器和具有该多层陶瓷电容器的板
US9583267B2 (en) 2013-10-29 2017-02-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
CN104576056B (zh) * 2013-10-29 2018-04-13 三星电机株式会社 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN108400014A (zh) * 2013-10-29 2018-08-14 三星电机株式会社 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN108400014B (zh) * 2013-10-29 2020-06-16 三星电机株式会社 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN109074947A (zh) * 2016-05-16 2018-12-21 株式会社村田制作所 电子部件
CN109074947B (zh) * 2016-05-16 2021-02-02 株式会社村田制作所 电子部件
US11398341B2 (en) 2016-05-16 2022-07-26 Murata Manufacturing Co., Ltd. Electronic component
CN109155196A (zh) * 2016-05-27 2019-01-04 京瓷株式会社 层叠型电容器
CN112420388A (zh) * 2019-08-23 2021-02-26 太阳诱电株式会社 层叠陶瓷电容器、电路板和层叠陶瓷电容器的制造方法

Also Published As

Publication number Publication date
JP4400612B2 (ja) 2010-01-20
KR20080039246A (ko) 2008-05-07
KR101386542B1 (ko) 2014-04-17
US20080100987A1 (en) 2008-05-01
JP2008112896A (ja) 2008-05-15
US7602601B2 (en) 2009-10-13
CN101236837B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN101236837B (zh) 层叠电容器及其制造方法
KR101386541B1 (ko) 적층 콘덴서 및 그 제조 방법
US20180033552A1 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
JP5931044B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US10340081B2 (en) Ceramic capacitor
CN103460315B (zh) 电子部件
JP2009283598A (ja) 積層電子部品およびその製造方法
US9226401B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US20130341082A1 (en) Ceramic electronic component and ceramic electronic apparatus
KR101452126B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20150041489A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
CN104821231A (zh) 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板
JP6309313B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR20150051421A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN103177875B (zh) 层叠陶瓷电子元器件
CN105826072B (zh) 层叠电容器
CN112185693A (zh) 多层陶瓷电容器
CN112242244B (zh) 多层陶瓷电容器
US9198297B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
CN107293404A (zh) 层叠电子部件及其制造方法
KR20190014019A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US20230215647A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant