CN101226519B - 多路径可访问半导体存储器设备及其邮箱访问控制方法 - Google Patents

多路径可访问半导体存储器设备及其邮箱访问控制方法 Download PDF

Info

Publication number
CN101226519B
CN101226519B CN2008100029926A CN200810002992A CN101226519B CN 101226519 B CN101226519 B CN 101226519B CN 2008100029926 A CN2008100029926 A CN 2008100029926A CN 200810002992 A CN200810002992 A CN 200810002992A CN 101226519 B CN101226519 B CN 101226519B
Authority
CN
China
Prior art keywords
mailbox
port
master
piece
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100029926A
Other languages
English (en)
Other versions
CN101226519A (zh
Inventor
吴致成
金容峻
南京佑
金镇国
金洙荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101226519A publication Critical patent/CN101226519A/zh
Application granted granted Critical
Publication of CN101226519B publication Critical patent/CN101226519B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

提供了一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。所述半导体存储器设备包括N个端口、位于存储器单元阵列中的至少一个共享存储器区域、以及用于消息通信的N个邮箱区域。所述至少一个共享存储器区域操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和一个端口之间的数据访问路径，所述一个端口在所述N个端口中具有对所述至少一个共享存储器区域的访问权限。所述N个邮箱区域按与所述N个端口一一对应的方式而被提供，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，可通过所述多个数据输入/输出线访问所述N个邮箱区域。可以获得邮箱的高效布局和高效消息访问路径。

Description

多路径可访问半导体存储器设备及其邮箱访问控制方法
相关申请的交叉引用
本申请要求于2007年1月17日提交的韩国专利申请10-2007-0005158的优先权，为了在此充分阐述的全部目的，其内容通过完全引用合并到此。
技术领域
本发明总体构思涉及半导体存储器设备。更具体地说，本发明总体构思涉及一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。
背景技术
通常，具有多个访问端口的半导体存储器设备被称为多端口存储器，具体地说，具有两个访问端口的存储器设备被称为双端口存储器。作为具有可按随机顺序访问的RAM端口和仅可按连续顺序访问的SAM端口的图像处理视频存储器，典型的双端口存储器为本领域所熟知。
或者，用于通过存储器单元阵列中的多个访问端口从共享存储器区域读取或写入到共享存储器区域的动态随机存取存储器在此被称为本发明总体构思中的多路径可访问半导体存储器设备，所述存储器单元阵列不具有SAM端口，而被构建为DRAM单元。
在近来的便携式电子系统(例如手持多媒体播放器或手持电话)或电子装置(例如PDA等)中，制造商已经生产了采用图1所示的多个处理器的多处理器系统的产品，以得到高速和平滑的操作。
参照图1，第一处理器10和第二处理器12通过连接线L10彼此连接。进一步地，NOR存储器14和DRAM 16通过所确定的总线B1-B3与第一处理器10耦合。DRAM 18和NAND存储器20通过所确定的总线B4-B6与第二处理器12耦合。第一处理器10可以具有执行通信信号的调制和解调的调制解调器功能。第二处理器12可以具有处理通信数据或游戏或执行娱乐等的应用功能。具有NOR结构的单元阵列的NOR存储器14以及具有NAND结构的单元阵列的NAND存储器20二者都是具有带有浮动门(floating gate)的晶体管存储器单元的非易失性存储器。这样的NOR存储器和NAND存储器适用于存储即使关断电源也不能移除的数据，例如手持装置的特定代码以及待保留的数据。DRAM 16和18运行为主存储器，用于处理器的数据处理。
然而，在图1所示的多处理器系统中，DRAM分别与每个处理器对应，并且每一DRAM均被分配给每个处理器，在此使用具有相对低的速度的UART、SPI、SRAM接口。因此，难以确保满意的数据传输速度，这导致了尺寸的复杂化，并增加了存储器的配置的费用。为此，提供图2所示的方案，以减少尺寸，并增加数据传输速度，以及减少DRAM的数量。
在图2中，一个DRAM 17通过总线B1和B2与第一处理器10和第二处理器12耦合。为了每一处理器10、12通过图2所示的多处理器系统中的两条路径访问一个DRAM 17，需要将两个端口连接到对应的总线B1和B2。然而，典型的DRAM具有单个端口。
因此，由于存储器存储体(memory bank)或端口的结构而难以将图2的多处理器系统应用于典型的DRAM。
于2003年5月15日公布的由Matter等人所发明的美国公开US2003/0093628公布了具有图3的配置的现有技术，其中，可以由多个处理器来访问共享存储器区域。
参照示出多处理器系统50的图3，存储器阵列35包括第一部分、第二部分和第三部分。进一步地，存储器阵列35的第一部分33仅通过端口37由第一处理器70来访问。第二部分31仅通过端口38由第二处理器80来访问。第三部分32由全部的第一处理器70和第二处理器80来访问。存储器阵列35的第一部分33和第二部分31的尺寸可以根据第一处理器70和第二处理器80的运算负荷而灵活地改变。可以用存储器类型或盘存储类型来实现存储器阵列35的类型。
为了实现由DRAM结构中的存储器阵列35内的第一处理器70和第二处理器80所共享的第三部分32，可以布置存储器阵列35的存储器区域和输入/输出读出放大器，并且可以适当地控制各个端口的读取/写入路径。
更进一步地，已经使用UART、SPI或SRAM来得到传统处理器(即调制解调器和应用处理器(或多媒体处理器))之间的通信。这样的接口导致速度受限，管脚数量增加等。具体地说，为了获得三维游戏或图像通信、HDPDA、WIBRO等中的平滑操作，应该增加调制解调器和处理器之间的数据流量，因此倾向于增加处理器之间的高速接口的需求。
在具有两个或更多处理器的多处理器系统中，需要一种适合的方案，其能够共享DRAM存储器单元阵列中所分配的共享存储器区域，并且同时解决由存储器外部的低速接口所导致的问题。参照图4对其进行描述。
图4是示出具有传统多路径可访问半导体存储器设备(DRAM)的多处理器系统的框图。参照图4，便携式通信系统包括第一处理器10、第二处理器12和DRAM 17，DRAM 17包括由存储器单元阵列内的第一处理器10和第二处理器12所访问的存储器区域。该便携式通信系统还包括闪存101(NOR)和102(NAND/OneNAND)，其通过每一总线连接到第一处理器10和第二处理器12。
虽然并非受限于此，但图4所示的DRAM 17可以被配置为具有两个独立端口。如果具有信号INTa的输出的端口A在此被称为第一端口，而具有信号INTb的输出的端口B在此被称为第二端口，则第一端口通过通用输入/输出(GPIO)线连接到第一处理器10，而第二端口通过通用输入/输出(GPIO)线连接到第二处理器12。第一处理器10可以具有执行通信信号的调制和解调的调制解调器功能、基带处理功能等。第二处理器12可以具有用于处理通信数据或执行游戏、运动图像、娱乐等的应用功能。第二处理器12可以根据需要而成为多媒体协处理器。
闪存102和102是以一个或多个MOS晶体管所构建的非易失性存储器，其中，存储器单元阵列的配置所连接的单元具有NOR结构或者NAND结构，而存储器单元具有浮动门。闪存101和102适用于存储即使关断电源也不能移除的数据，例如手持装置的特定代码和待保留的数据。
如图4所示，具有双端口的DRAM 17可以用于存储将由处理器10和12执行的命令和数据。进一步地，DRAM 17负责第一处理器10和第二处理器12之间的接口功能。在第一处理器10和第二处理器12之间的通信中，使用DRAM接口而不使用外部接口。为了通过DRAM提供处理器之间的接口，在DRAM内部适配接口单元，例如寄存器、缓冲器等。所述接口单元具有信号量(semaphore)区域和邮箱区域，其对于处理系统开发人员可以是熟悉的概念。使能DRAM中的共享存储器区域的可选的一行的特定行地址(即，1FFF800h～1FFFFFFh，2KB大小＝1行大小)被可变地分配给内部寄存器作为接口单元。也就是说，当应用特定行地址1FFF800h～1FFFFFFh时，与共享存储器区域对应的特定字线被禁用，而接口单元被使能。
结果，对于系统而言，通过使用直接地址映射方法来访问接口单元的信号量区域和邮箱区域，并且在DRAM内部，以对应的禁用地址所访问的命令被解码，并且以DRAM内部所适配的寄存器来执行映射。因此，对于这个区域，芯片集的存储器控制器按与其它存储器的单元相同的方法来生成命令。
按每端口(每处理器)来特定地适配邮箱区域。在双端口中，提供两个种类。在邮箱区域中，可在第一处理器10中写入邮箱A至B区域，但在第二处理器12中不允许仅可读取操作和写入操作。反之，可在第二处理器12中写入邮箱B至A区域，但在第一处理器10中不允许仅可读取操作和写入操作。
邮箱A至B在此可以被称为第一邮箱，邮箱B至A在此可以被称为第二邮箱。可以提供第一邮箱以通过第一端口(或从第一处理器10)将消息发送到第二处理器12(或第二端口)。可以提供第二邮箱以通过第二端口(或从第二处理器12)将消息发送到第一处理器10(或第一端口)。
在分配给寄存器的信号量区域中表示对共享存储器区域的控制权限，并且被给定到配对处理器的消息(即，对权限的请求、数据传递、命令传输等)按预定传输方向被写入到邮箱区域。具体地说，在通过邮箱区域将消息传递到配对处理器中，使用邮箱写入命令。当产生写入命令时，DRAM生成中断信号INTa和INTb作为输出信号，以按预定方向执行对应处理器的中断处理服务，并且这个输出信号耦合到硬件中的对应处理器的GPIO或UART等。中断信号INTa和INTb运行为将已经把消息写入到邮箱区域通知给配对处理器的信号。
由于对于具有用于消息(例如上述的访问权限请求、数据传递、命令传输等)的通信的邮箱区域的半导体存储器设备(DRAM)的需求，因此还需要高效地布置邮箱，以便充分减少芯片尺寸的增加量，并高效地配置消息访问路径以提供对邮箱的访问。
发明内容
本发明总体构思提供一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法，其中，通过共享数据输入/输出路径或通过特定适配的共同消息输入/输出路径来发送消息。可以充分减少芯片尺寸。进一步地，可以充分减少以邮箱执行消息的输入/输出的消息输入/输出线的数量。
本发明总体构思的其它方面和效用将在以下描述中部分地阐述，并且部分地将从描述中变得清楚，或可以通过本发明总体构思的实践而被领会。
可以通过提供一种具有N个端口的半导体存储器设备来实现本发明总体构思的前述和/或其它方面和效用，所述设备包括：被提供在存储器单元阵列中的至少一个共享存储器区域，操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和在所述N个端口中的一个端口之间的数据访问路径，所述一个端口具有对所述至少一个共享存储器区域的访问权限；以及按与所述N个端口一一对应的方式提供的N个邮箱区域，用于消息通信，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，可通过所述多个数据输入/输出线访问。
N可以是2。在此情况下，所述两个端口中的一个可以是第一端口，所述两个端口中的另一个可以是第二端口。所述两个邮箱区域中的每一个可以包括：至少一个第一邮箱，其可通过所述第一端口来写入和读取，并且不可通过所述第二端口来写入但可通过所述第二端口来读取；以及至少一个第二邮箱，其可通过所述第二端口来写入和读取，并且不可通过所述第一端口来写入但可通过所述第一端口来读取。
所述半导体存储器设备可以进一步包括：邮箱路径控制器，用于设置通过所述第一端口和所述第二端口到达所述两个邮箱区域的至少一个消息访问路径。所述邮箱区域可以被布置在所述至少一个共享存储器区域的两侧，并且所述数据输入/输出线可以被平行地布置在所述至少一个共享存储器区域上，以形成共享路径，所述共享路径充当数据访问路径或消息访问路径。
所述至少两个第一邮箱可以被分类为：至少一个第一局部邮箱，其能够通过所述共享路径连接到所述第一端口；以及至少一个第一主邮箱，其能够在不使用所述共享路径的情况下直接连接到所述第一端口。所述至少两个第二邮箱可以被分类为：至少一个第二局部邮箱，其能够通过所述共享路径连接到所述第二端口；以及至少一个第二主邮箱，其能够在不使用所述共享路径的情况下直接连接到所述第二端口。
当所述第一端口具有对所述至少一个共享存储器区域的访问权限时，可以通过所述第一端口对所述至少一个第一主邮箱和所述至少一个第一局部邮箱中的全部邮箱执行消息写入操作，并通过所述第二端口对所述至少一个第二主邮箱执行消息写入操作，以及可以通过所述第一端口对所述至少一个第二主邮箱执行消息读取操作，并通过所述第二端口对所述至少一个第一局部邮箱执行消息读取操作。当所述第二端口具有对所述至少一个共享存储器区域的访问权限时，可以通过所述第一端口对所述至少一个第一主邮箱执行消息写入操作，并通过所述第二端口对所述至少一个第二主邮箱和所述至少一个第二局部邮箱执行消息写入操作，以及可以通过所述第一端口对所述至少一个第二局部邮箱执行消息读取操作，并通过所述第二端口对所述至少一个第一主邮箱执行消息读取操作。在通过所述第一端口对所述至少一个第二主邮箱执行消息读取操作期间，可以执行操作：以所述至少一个第二主邮箱的消息来更新所述至少一个第二局部邮箱的消息，而在通过所述第二端口对所述第一主邮箱执行消息读取操作期间，可以执行操作：以所述至少一个第一主邮箱的消息来更新所述至少一个第一局部邮箱的消息。
可以通过提供一种具有N个端口的半导体存储器设备来实现本发明总体构思的前述和/或其它方面和效用，所述设备包括：至少一个共享存储器区域，被提供在存储器单元阵列中，操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和所述N个端口中的一个端口之间的数据访问路径，所述一个端口具有对所述至少一个共享存储器区域的访问权限；以及N个邮箱区域，可通过多个消息输入/输出线访问，按端口来对所述消息输入/输出线进行提供，以用于所述N个端口之间的消息通信，所述N个邮箱区域分别被布置为平行于所述多个数据输入/输出线，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，充当消息访问路径。
所述多个消息输入/输出线可以被布置在所述至少一个共享存储器区域上。在所述半导体存储器设备中，N可以是2。在此情况下，所述两个端口中的一个可以是第一端口，所述两个端口中的另一个可以是第二端口。
所述两个邮箱区域中的每一个可以包括：至少一个第一邮箱，其可通过所述第一端口来写入和读取，并且不可通过所述第二端口来写入但可通过所述第二端口来读取；以及至少一个第二邮箱，其可通过所述第二端口来写入和读取，并且不可通过所述第一端口来写入但可通过所述第一端口来读取。所述消息输入/输出线的数量可以等于所述邮箱的数量。
所述第一邮箱可以包括至少一个第一局部邮箱和至少一个第一主邮箱。所述至少一个局部邮箱可以形成第一局部邮箱块，所述第一局部邮箱块能够通过第一公共消息输入/输出线连接到所述第一端口，并且所述至少一个主邮箱可以形成第一主邮箱块，所述第一主邮箱块能够在不使用所述第一公共消息输入/输出线的情况下直接连接到所述第一端口。所述第二邮箱可以包括至少一个第二局部邮箱和至少一个第二主邮箱。所述至少一个第二局部邮箱可以形成第二局部邮箱块，所述第二局部邮箱块能够通过第二公共消息输入/输出线连接到所述第二端口，并且所述至少一个第二主邮箱可以形成第二主邮箱块，所述第二主邮箱块能够在不使用所述第二公共消息输入/输出线的情况下直接连接到所述第二端口。
所述半导体存储器设备可以进一步包括：邮箱副解码器，通过所述第一公共消息输入/输出线选择性地连接所述第一局部邮箱块的所述至少一个第一局部邮箱中的任意一个和所述第一主邮箱块的所述至少一个第一主邮箱中的任意一个，或者通过所述第二公共消息输入/输出线选择性地连接所述第二局部邮箱块的所述至少一个第二局部邮箱中的任意一个和所述第二主邮箱块的所述至少一个第二主邮箱中的任意一个。所述至少一个第一主邮箱和所述至少一个第二局部邮箱可以通过分离线耦合到所述第一端口，所述至少一个第一局部邮箱和所述至少一个第二主邮箱通过分离线耦合到所述第二端口。
可以通过所述第一公共消息输入/输出线依次发送通过所述第一端口而写入到所述至少一个第一主邮箱的消息，并可以将所述消息写入到所述至少一个第一局部邮箱。可以通过所述第二公共消息输入/输出线依次发送通过所述第二端口而写入到所述至少一个第二主邮箱的消息，并可以将所述消息写入到所述至少一个第二局部邮箱。可以通过访问对应的第一局部邮箱来对所述至少两个第一邮箱中的任意一个执行消息读取操作。可以通过访问对应的第二局部邮箱来对所述至少两个第二邮箱中的任意一个执行消息读取操作。
所述半导体存储器设备可以包括：多个第一局部邮箱块；多个第一主邮箱块；多个第二局部邮箱块；以及多个第二主邮箱块，并且可以进一步包括：邮箱主解码器，选择所述第一邮箱块中的任意一个以及所述第二邮箱块中的任意一个，从而通过所述第一端口或所述第二端口访问邮箱区域。
可以通过提供一种方法来实现本发明总体构思的前述和/或其它方面和效用，所述方法控制对半导体存储器设备中的邮箱的访问，所述半导体存储器设备具有共享存储器区域和邮箱区域，所述共享存储器区域通过至少两个端口被访问，所述邮箱区域当所述共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时被访问，所述方法适用于执行所述至少两个端口之间的消息通信，所述方法包括：准备与端口数量同样多的主邮箱块和局部邮箱块对，每一对主邮箱块和局部邮箱块与所述至少两个端口中的一个对应，每一局部邮箱块包括多个局部邮箱，所述多个局部邮箱中的每一个均能够通过数据访问路径连接到对应的端口，所述数据访问路径充当所述共享存储器区域的共享路径，每一主邮箱块包括多个主邮箱，所述多个主邮箱中的每一个均能够在不使用所述共享路径的情况下直接连接到对应的端口；以及执行控制，从而当所述至少两个端口中的预定端口具有对所述共享存储器区域的访问权限时，通过所述预定端口对与所述预定端口对应的主邮箱和局部邮箱中的全部邮箱执行消息写入操作，并对在与其它端口对应的主邮箱中的某些主邮箱执行消息读取操作，所述某些主邮箱具有到达所述预定端口的消息，而当所述预定端口不具有对所述共享存储器区域的访问权限时，通过所述预定端口对与所述预定端口对应的主邮箱执行消息写入操作，并对某些局部邮箱执行消息读取操作，所述某些局部邮箱在与其它端口对应的局部邮箱中具有到达所述预定端口的消息。
在通过所述预定端口来对所述某些主邮箱执行消息读取操作的同时，可以执行更新操作，从而所述某些主邮箱中的消息与对应的局部邮箱的消息相同。
可以通过提供一种方法来实现本发明总体构思的前述和/或其它方面和效用，所述方法控制对半导体存储器设备中的邮箱的访问，所述半导体存储器设备具有共享存储器区域和邮箱区域，所述共享存储器区域通过至少两个端口被访问，所述邮箱区域当所述共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时被访问，，所述方法适用于执行所述至少两个端口之间的消息通信，所述方法包括：准备与端口数量同样多的主邮箱块和局部邮箱块对，每一对主邮箱块和局部邮箱块与所述至少两个端口中的一个对应，每一局部邮箱块包括多个局部邮箱，所述多个局部邮箱可通过公共消息输入/输出线来访问，所述公共消息输入/输出线与用于对所述共享存储器区域的数据访问的数据输入/输出线相分离，每一主邮箱块包括多个主邮箱，所述多个主邮箱可在不使用所述公共消息输入/输出线情况下通过对应的端口来访问；以及执行控制，从而通过所述至少两个端口的预定端口仅对与所述预定端口对应的至少一个邮箱执行消息写入操作，通过所述公共消息输入/输出线依次发送所写入的消息，并将所写入的消息写入到与所述预定端口对应的所述至少一个局部邮箱，通过所述预定端口对某些局部邮箱执行消息读取操作，所述某些局部邮箱在与其它端口对应的局部邮箱中具有到达所述预定端口的消息。
还可以通过提供一种半导体存储器设备来实现本发明总体构思的前述和/或其它方面和效用，所述半导体存储器设备，包括：第一局部邮箱块，具有多个局部邮箱；第一主邮箱块，具有多个第一主邮箱；第一公共消息输入/输出线，插入在所述第一局部邮箱块和所述第一主邮箱块之间；以及邮箱副解码器，选择性地将所述多个第一局部邮箱中的任意一个以及所述多个第一主邮箱中的任意一个耦合到所述第一公共消息输入/输出线。
还可以通过提供一种计算机可读记录介质来实现本发明总体构思的前述和/或其它方面和效用，所述计算机可读记录介质具有在其上实施的计算机程序，所述计算机程序执行一种控制对半导体存储器设备中的多个邮箱的访问的方法，所述半导体存储器设备具有共享存储器区域和邮箱区域，所述共享存储器区域通过多个端口被访问，所述邮箱区域当所述共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时被访问，，所述方法适用于执行所述多个端口之间的消息通信，其中，所述方法包括：准备与端口的数量同样多的主邮箱块和局部邮箱块对，每一对主邮箱块和局部邮箱块与所述多个端口中的一个对应，每一局部邮箱块包括多个局部邮箱，所述多个局部邮箱可通过所述共享存储器区域的数据访问路径连接到对应的端口，所述共享存储器区域的数据访问路径充当共享路径，每一主邮箱块包括多个主邮箱，所述多个主邮箱可在不使用所述共享路径的情况下直接连接到对应的端口；以及执行控制，从而当所述多个端口中的预定端口具有对所述共享存储器区域的访问权限时，对与所述预定端口对应的主邮箱和局部邮箱中的全部邮箱执行消息写入操作，并对某些主邮箱执行消息读取操作，所述某些主邮箱在与其它端口对应的主邮箱中的具有到达所述预定端口的消息，而当所述预定区域不具有对所述共享存储器区域的访问权限时，通过所述预定端口对与所述预定端口对应的主邮箱执行消息写入操作，并对某些局部邮箱执行消息读取操作，所述某些主邮箱在与其它端口对应的局部邮箱中具有到达所述预定端口的消息。
附图说明
通过结合附图从实施例的以下描述中，本发明总体构思的这些和/或其它方面和效用将变得清楚和更容易理解，其中：
图1是示出根据传统技术的便携式通信设备中所采用的多处理器系统的框图；
图2是示出采用存储器的多处理器系统的框图；
图3是示出根据传统技术的多处理器系统的存储器阵列部分的框图；
图4是示出根据本发明总体构思的各个实施例的具有多路径可访问DRAM的多处理器系统的框图；
图5示出根据本发明总体构思的半导体存储器设备的存储器区域和邮箱区域之间的布局关联；
图6示出根据本发明总体构思的另一实施例的半导体存储器设备的存储器区域和邮箱区域之间的布局关联；
图7示出用于图6的共享存储器区域的每端口的数据访问路径；
图8示出当将图6中的消息访问路径使用作为数据访问路径时所提供的邮箱的配置；
图9至图12是图8的操作的示例；
图13示出当通过使用与数据访问路径分离的消息输入/输出线来适配用于对图6的邮箱的访问的消息访问路径时所提供的邮箱的配置；以及
图14和图15示出通过每端口使用每一消息输入/输出线所适配的邮箱的配置。
具体实施方式
现将详细参照本发明总体构思的实施例，在附图中示出本发明总体构思的示例，其中，在整个附图中，相似的附图标记指向相似的元件。以下通过参照附图描述实施例以解释本发明总体构思。
除非另外定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本发明总体构思所属领域技术人员所公知的相同意义。应进一步理解，在此所使用的术语应解释为具有与说明书的上下文中以及有关领域相一致的意义，而不应按理想化或极度正规的方式来解释，除非在表达上在此这样定义。以下参照图4至图15更充分地描述本发明总体构思的示例性实施例。然而，本发明总体构思可以以不同的形式来实施，并且不应被理解为受限于在此阐述的示例性实施例；此外，提供这些示例性实施例，从而该公开是彻底和完全的，并将本发明总体构思的概念传达给本领域技术人员。
在以下描述中，将不描述其它示例、公开方法、通用动态随机存取存储器和电路，从而不使得本发明总体构思模糊。
图5示出根据本发明总体构思的实施例的半导体存储器设备中的存储器区域和邮箱区域的布局。根据本发明总体构思的实施例的半导体存储器设备被提供作为在多端口可访问半导体存储器设备中的具有第一端口和第二端口的双端口存储器设备的示例。
如图5所示，四个存储器区域110、112、114和116被布置在存储器单元阵列中。第一存储器区域110是通过第一端口120所访问的私有存储器区域，第二存储器区域112是通过第一端口120和第二端口130所访问的共享存储器区域，第三存储器区域114和第四存储器区域116是通过第二端口130所访问的私有存储器区域。
在具有第一端口120耦合到第一处理器而第二端口130耦合到第二处理器的结构的系统中，第一存储器区域110是仅由所述第一处理器所访问的私有存储器区域，第二存储器区域112是分别由所述第一处理器和所述第二处理器所访问的共享存储器区域，第三存储器区域114和第四存储器区域116是仅由所述第二处理器所访问的私有存储器区域。
四个存储器区域110、112、114和116每一个均可以包括DRAM的存储体(bank)的单元，并且一个存储体可以具有例如64M比特、128M比特、256M比特或1024M比特的存储容量。
用于提供第一处理器和第二处理器之间的消息通信的邮箱区域160和170可以被布置在半导体存储器设备的外围区域中。如图5所示，邮箱区域160和170可以被布置为邻近于各个数据复用器150和152。数据复用器150和152可以与数据输入/输出读出放大器141、142、143和144操作性地连接。邮箱区域160和170通过使用特定适配的消息输入/输出总线(线)的访问路径执行消息传输。如果邮箱区域160和170每一个均具有32个邮箱，则可以为每一邮箱区域布置32比特的寄存器、32条消息输入/输出线。
图5所示的邮箱布局结构需要特定消息输入/输出线的布局。因此，在外围区域中需要特定私有区域，并且当邮箱的容量变大时，需要许多消息输入/输出线，因此增加了芯片尺寸。
图6示出根据本发明总体构思的另一实施例的半导体存储器设备中的存储器区域和邮箱区域的布局。
图6示出被布置在第二存储器区域112的两侧作为共享存储器区域的邮箱区域260和270，这与图5不同。例如，邮箱区域260和270可以被布置在输入/输出读出放大器142和144之间，输入/输出读出放大器142和144被布置在第二存储器区域112的两侧。相应地，可以通过共享用于第二存储器区域112的数据输入/输出的数据输入/输出线或通过特定适配的输入/输出线来执行邮箱区域的消息传输，当进行特定适配时，所述特定适配的输入/输出线在此可以被称为消息输入/输出线RIOA和RIOB。消息输入/输出线RIOA和RIOB可以被布置在处于第二存储器区域112的上部中所提供的导电层中。消息输入/输出线RIOA和RIOB可以被布置为平行并邻近于数据输入/输出线。
以下描述具有图6所示的邮箱布局结构的半导体存储器设备中的消息访问路径的各种示例。
首先，下面参照图7描述第一端口120和第二端口130对于共享存储器区域112的数据访问操作。
如图7所示，当第一端口120具有对共享存储器区域112的访问权限Grant(Grant_A)时，第一端口访问权限控制器122被打开，而第二端口访问权限控制器132被关闭，因此产生通过第一端口120到达共享存储器区域112的数据访问路径DPA1。数据访问路径DPA1可以由多个数据输入/输出线DIO、例如32条线或64条线形成。于是，通过第一端口120实现对于共享存储器区域112的数据读取操作或数据写入操作。第一端口访问权限控制器122和第二端口访问权限控制器132可以包括驱动器B1、B2、B3和B4，其响应于访问权限信号Grant_A和Grant_B而打开/关闭。
其后，当第二端口130具有对共享存储器区域112的访问权限Grant(Grant_B)时，第一端口访问权限控制器122被关闭，而第二端口访问权限控制器132被打开，因此产生通过第二端口130到达共享存储器区域112的数据访问路径DPA2。于是，通过第二端口130实现对于共享存储器区域112的数据读取操作或数据写入操作。通常通过数据输入/输出线来形成数据访问路径DPA。
图8示出在使用消息访问路径作为数据访问路径(也就是当共享数据访问路径时)来提供对图6的邮箱的访问中所提供的邮箱的配置，图9至图12提供其操作。在图8至图12中，数据访问路径被使用作为共享路径，以提供对共享存储器区域的数据访问和对邮箱的消息访问，因此在此被称为共享路径SAP。
如图8所示，存在所示的第一邮箱260a和270b、第二邮箱270a和260b、数据输入/输出线DIO、共享存储器区域112和邮箱路径控制器150。
在本发明总体构思的实施例中，第一邮箱260a和270b可以包括可通过第一端口120写入并仅可通过第二端口130读取的寄存器，第二邮箱270a和260b可以包括可通过第二端口130写入并仅可通过第一端口120读取的寄存器。在另一实施例中，第一邮箱260a和270b可以通过第一端口120来读取，第二邮箱270a和260b可以通过第二端口130来读取。
在图8中，可以每端口适配每比特两个邮箱，从而共享数据访问路径，这与传统技术不同。
例如，与一个比特对应的第一邮箱260a和270b包括穿过第一端口120中的共享路径SAP的可访问的第一局部邮箱270b、以及不穿过第一端口120中的共享路径SAP可访问的第一主邮箱260a。与一个比特对应的第二邮箱270a和260b包括穿过第二端口130中的共享路径SAP的可访问的第二局部邮箱260b、以及不穿过第二端口130中的共享路径SAP可访问的第二主邮箱270a。
第一主邮箱260a可以通过开关SW1和SW2与第一端口120和共享路径SAP耦合。第二局部邮箱260b可以通过开关SW3和SW4与第一端口120和共享路径SAP耦合。第二主邮箱270a可以通过开关SW5和SW6与第二端口130和共享路径SAP耦合。第二局部邮箱270b可以通过开关SW7和SW8与第二端口130和共享路径SAP耦合。
在此提供多个数据输入/输出线DIO，多个数据输入/输出线DIO可以根据半导体存储器设备的类型而被采用作为32条线或64条线等。数据输入/输出线DIO形成共享路径SAP。
共享存储器区域112可以根据第一端口120或第二端口130中的哪一个端口具有访问权限Grant而通过第一端口120或第二端口130来访问。
邮箱路径控制器150控制通过第一端口120和第二端口130到达邮箱区域的消息访问路径。例如，通过开关SW1～SW8的开关操作来控制消息访问路径。
在附图中，驱动器B1、B2、B3和B4构成参照图7所描述的共享存储器区域112的访问权限控制器122和132。
图9和图10示出当第一端口120具有对共享存储器区域112的访问权限时所提供的消息访问操作。图9提供写入操作示例，而图10提供读取操作示例。
如图9所示，当第一端口120具有对共享存储器区域112的访问权限Grant_A时，共享路径SAP可以受控于第一端口120。
相应地，形成访问路径P1，从而通过第一端口120的消息写入变得对于第一主邮箱260a和第一局部邮箱270b的所有邮箱有效，这是第一端口120具有对共享路径SAP的使用权限的原因。此外，形成访问路径P2，从而通过第二端口130的消息写入操作变得仅对于第二主邮箱270a有效，这是第二端口130不具有对共享路径SAP的使用权限的原因，从而对于第二局部邮箱260b的写入操作是不可用的。通过邮箱路径控制器150可以执行对邮箱260a、260b、270a和270b的写入操作的访问路径控制。
如图10所示，当第一端口120具有对共享存储器区域112的访问权限Grant_A时，也可以通过第一端口120来控制共享路径SAP。
在读取操作中，可以通过第一端口基本实现对第二主邮箱270a的消息读取操作。这是将存储在第二主邮箱270a中的消息判决为最新消息的原因。当存储在第二主邮箱270a中的消息不是最新消息时，可以首先访问存储了最新消息的另一邮箱。甚至当第二端口130不具有对共享存储器区域112的访问权限时，对第二主邮箱270a的消息写入也是有效的，并且因此可以将第二主邮箱270a的消息而不是存储在第二局部邮箱260b中的消息看作最新消息。
在执行从第二主邮箱270a的消息读取中，可以执行使得第二局部邮箱260b的消息等同于第二主邮箱270a的消息的更新操作。通过第一端口120的访问路径P3可以因此被控制为通过共享路径SAP将第二主邮箱270a连接到第二局部邮箱260b。
其后，通过第二端口130来控制访问路径P4，从而仅对于第一局部邮箱270b的读取操作变得有效。由于第二端口130不具有对共享路径DIO的使用权限，因此从第一主邮箱260a的消息读取是不可用的。可以通过邮箱路径控制器150来执行对于读取操作的路径控制。
图11和图12提供当第二端口130具有对共享存储器区域112的访问权限Grant_B时的消息访问操作的示例。图11示出写入操作示例，图12示出读取操作示例。
如图11所示，当第二端口130具有对共享存储器区域112的访问权限Grant_B时，也可以通过第二端口130来控制共享路径DIO。
相应地，控制访问路径P5，从而通过第二端口130的消息写入变得对于第二主邮箱270a和第二局部邮箱260b的所有邮箱有效，这是第二端口130具有对共享路径DIO的使用权限的原因。控制访问路径P6，从而通过第一端口120的消息写入变得仅对于第一主邮箱260a有效，这是第一端口120不具有对共享路径DIO的使用权限的原因，从而对于第一局部邮箱270b的写入操作是不可用的。可以通过邮箱路径控制器150来执行写入操作中的访问路径控制。
如图12所示，当第二端口130具有对共享存储器区域112的访问权限Grant_B时，也可以通过第二端口130来控制共享路径DIO。
在读取操作中，可以通过第二端口130基本实现对第一主邮箱260a的消息读取。这是将存储在第一主邮箱260a中的消息判决为最新消息的原因。甚至当第一端口120不具有对共享存储器区域112的访问权限时，对第一主邮箱260a的消息写入也是有效的，并且因此可以将第一主邮箱260a的消息而不是存储在第一局部邮箱270b中的消息看作最新消息。
在执行对第一主邮箱260a的消息读取中，可以执行使得第一局部邮箱270b的消息等同于第一主邮箱260a的消息的更新操作。通过第二端口130的访问路径P7可以因此被控制为通过共享路径SAP将第一主邮箱260a连接到第一局部邮箱270b。
其后，通过第一端口120来控制访问路径P8，从而仅从第二局部邮箱260b的读取变得有效。由于第一端口120不具有对共享路径DIO的使用权限，因此对于第二主邮箱270a的消息读取操作是不可用的。可以通过邮箱路径控制器150来执行对于读取操作的路径控制。
图13示出通过使用从数据访问路径所特定适配的消息输入/输出线RIOA、RIOB来适配对图6的邮箱的访问的消息访问路径而配置的邮箱。
如图13所示，在本发明总体构思的实施例中，第一邮箱260是可通过第一端口120写入并仅可通过第二端口130读取的寄存器区域。因此，可以在从第一端口120到第二端口130的方向上形成访问路径RIOB。第二邮箱270是可用于在第二端口130中写入并仅在第一端口120中读取的寄存器的区域。也就是说，可以在从第二端口130到第一端口120的方向上形成消息访问路径RIOA。
在另一实施例中，第一邮箱260可通过第一端口120读取，第二邮箱270可通过第二端口130读取。
消息输入/输出线RIOA和RIOB可以特定适配为与邮箱的数量对应。例如，在分别采用三十二个第一邮箱260和第二邮箱270中，每一个均可以被适配32条消息输入/输出线，也就是64条消息输入/输出线。进一步地，在此适配多个数据输入/输出线DIO，虽然多个数据输入/输出线DIO可能根据半导体存储器设备的类型而不同，但它可以被适配有32条线或64线。
共享存储器区域112根据第一端口120或第二端口130中的哪一个具有访问权限Grant而可通过第一端口120或第二端口130访问。
图13所示的驱动器B1、B2、B3和B4构成访问权限控制器122和132，用于以上参照图7所描述的共享存储器区域112，而其余驱动器135、136、137和138控制消息访问路径的方向。
在图13中，如果邮箱区域的容量变大从而适配相对更多的邮箱，则可以导致需要相对更多的消息输入/输出线的问题。参照图14和图15，以下给出这个问题的解决方案。
图14和图15提供具有大容量邮箱区域的图6所示的邮箱的示例，其中，适配第一端口的消息访问路径和第二端口的消息访问路径，每一消息访问路径使用从数据输入/输出线特定适配的一条消息输入/输出线RIOA和RIOB。
如图14所示，两个第一邮箱块360a和370a彼此连接，在它们之间插入一个第一公共消息输入/输出线RIOA，而两个第二邮箱块360b和370b彼此连接，在它们之间插入一个第二公共消息输入/输出线RIOA。
第一邮箱块360a和370a可以被分类为：第一局部邮箱块370a，其包括穿过第一端口120中的第一公共消息输入/输出线RIOA可访问的多个第一局部邮箱；以及第一主邮箱块360a，其包括在不穿过第一端口120中的第一公共消息输入/输出线RIOA的情况下可访问的多个第一主邮箱。第二邮箱块360b和370b可以被分类为：第二局部邮箱块360b，其包括穿过第二端口130中的第二公共消息输入/输出线RIOB可访问的多个第二局部邮箱；以及第二主邮箱块370b，其包括在不穿过第二端口130中的第二公共消息输入/输出线RIOB的情况下可访问的多个第二主邮箱。
第一主邮箱块360a的第一主邮箱以及第二局部邮箱块360b的第二局部邮箱通过特定线连接到第一端口120，所述特定线中的每一条均与第一主邮箱和第二局部邮箱的数量对应。第一局部邮箱块370a的第一局部邮箱以及第二主邮箱块370b的第二主邮箱通过特定线连接到第二端口130，所述特定线中的每一条均与第一主邮箱和第二局部邮箱的数量对应。例如，当适配32个或64个第一主邮箱时，可以通过32条或64条特定线将它们彼此连接。
进一步地，可以适配邮箱副解码器350。可以如此使用邮箱副解码器350，从而第一局部邮箱块370a的第一局部邮箱中的任意一个以及第一主邮箱块360a的第一主邮箱中的任意一个选择性地耦合到第一公共消息输入/输出线RIOA。还可以如此使用邮箱副解码器350，从而第二局部邮箱块360b的第二局部邮箱中的任意一个以及第二主邮箱块370b的第二主邮箱中的任意一个选择性地耦合到第二公共消息输入/输出线RIOB。
在应用于图6的邮箱区域260和270中，第一主邮箱块360a和第二局部邮箱块360b可以被布置在邮箱区域260中，并且第一局部邮箱块370a和第二主邮箱块370b可以被布置在邮箱区域270中。
共享存储器区域112根据第一端口120或第二端口130中的哪一个端口具有访问权限Grant而可通过第一端口120或第二端口130访问。
附图所示的驱动器B1、B2、B3和B4构成与以上参照图7所描述的共享存储器区域112有关的访问权限控制器122和132，并且提供其余驱动器313、314、315和316来控制消息访问路径的方向。可以提供要么与邮箱要么与邮箱块同样多的用于控制消息访问路径的驱动器。
以下描述通过第一端口120的消息的写入和读取操作。无论对共享存储器区域112的访问权限Grant如何，都执行消息的写入和读取操作。
首先，通过第一端口120将待传递到第二端口130的消息写入第一主邮箱块360a的第一主邮箱。由于第一主邮箱块360a的第一主邮箱通过特定线独立地耦合到第一端口，因此可以执行通过一个时钟的同时写入。
于是，邮箱副解码器350运行，选择性地或顺序地将第一主邮箱和第一局部邮箱与第一公共消息输入/输出线RIOA连接。其后，通过第一公共消息输入/输出线RIOA依次发送通过第一端口120写入到第一主邮箱的消息，并将该消息写入到第一局部邮箱块370a的第一局部邮箱。于是，存储在第一主邮箱块360a中的消息和存储在第一局部邮箱块370a中的消息被保持为相同。
在通过第一端口120进行对于第一主邮箱的写入操作之后，在半导体存储器设备内生成以上参照图4所描述的中断信号，从而通知第二端口130消息被存储在第一邮箱中。在生成所述中断信号并通过第二端口130将其发送到第二处理器的时间段内，将能够完全执行对于第一局部邮箱块370a的消息写入。
通过在没有穿过第一公共消息输入/输出线RIOA的情况下读取存储在第二局部邮箱块360b中的消息来执行通过第一端口120的消息读取。
接下来，以下描述通过第二端口130的消息的写入和读取操作。无论对共享存储器区域112的访问权限Grant如何，都执行消息的写入和读取操作。
首先，通过第二端口130将待传递到第一端口120的消息写入第二主邮箱块370a的第二主邮箱。由于第二主邮箱块370a的第二主邮箱通过特定线独立地耦合到第二端口130，因此可以执行通过一个时钟的同时写入。
于是，邮箱副解码器350运行，选择性地或顺序地将第二主邮箱块360b的第二主邮箱和第二局部邮箱块370b的第二局部邮箱连接到第二公共消息输入/输出线RIOB。其后，通过第二公共消息输入/输出线RIOB依次发送通过第二端口130写入到第二主邮箱的消息，并将该消息写入到第二局部邮箱。相应地，存储在第二主邮箱块370b中的消息和存储在第二局部邮箱块360b中的消息被保持为相同。
在通过第二端口130进行对于第二主邮箱的写入操作之后，在半导体存储器设备内生成以上参照图4所描述的中断信号，从而通知第一端口120消息被存储在第二主邮箱中。在生成所述中断信号并通过第一端口120将其发送到第一处理器的时间段内，将能够充分执行对于第二局部邮箱块360b的消息写入。
通过在没有穿过第二公共消息输入/输出线RIOB的情况下读取存储在第一局部邮箱块370a中的消息来执行通过第二端口130的消息读取。
参照图15，示出多个第一局部邮箱块370a1～370an、多个第一主邮箱块360a1～360an、多个第二局部邮箱块360b1～360bn、以及多个第二主邮箱块370b1～370bn。图15示出适配图14所示的各个多个邮箱块360a、360b、370a和370b的操作示例。
第一主邮箱块360a1～360an通过一个第一公共消息输入/输出线RIOA连接到第一局部邮箱块370a1～370an。第二主邮箱块370b1～370bn通过一个第二公共消息输入/输出线RIOB连接到第二局部邮箱块360b1～360bn，所述一个第二公共消息输入/输出线RIOB插入在第二主邮箱块370b1～370bn和第二局部邮箱块360b1～360bn之间。
于是，可以附加地适配邮箱主解码器390，邮箱主解码器390选择第一主邮箱块360a1～360an中的任意一个，并选择第一局部邮箱块370a1～370an中的任意一个。
邮箱主解码器390还实现以下选择操作：选择第二主邮箱块370b1～370bn中的任意一个，并选择第二局部邮箱块360b1～360bn中的任意一个。
在图6的应用中，第一主邮箱块360a1～360an和第二局部邮箱块360b1～360bn可以被布置在邮箱区域260中，而在邮箱区域270中，可以布置第一局部邮箱块370a1～370an和第二主邮箱块370b1～370bn。
共享存储器区域112根据第一端口120和第二端口130中的哪一个具有访问权限Grant而通过第一端口120或第二端口130访问。
在附图中，驱动器B1、B2、B3和B4构成参照图7所描述的共享存储器区域112的访问权限控制器122和132，而其余驱动器315、316、317和318被采用来控制消息访问路径。
在通过第一端口120的写入操作中，通过邮箱主解码器390选择在第一主邮箱块360a1～360an以及第一局部邮箱块370a1～370an中的一个第一主邮箱块和一个第一局部邮箱块。如图14所示执行其接下来的写入操作。在第一主邮箱块360a1～360an和第一局部邮箱块370a1～370an中，可以同时执行或有时间差地执行邮箱块的选择操作。例如，可以同时执行第一主邮箱块360a1～360an中的任意一个的选择操作以及第一局部邮箱块370a1～370an中的任意一个的选择操作，或者，可以在从选择了第一主邮箱块中的任意一个的时间逝去预定时间之后选择第一局部邮箱块中的任意一个。相应地，可以在完成对于第一主邮箱块的写入操作之后选择第一局部邮箱块。
通过重复选择第一邮箱块的操作和写入操作来执行对于第一主邮箱块360a1～360an的写入操作。当通过邮箱主解码器390选择第一主邮箱块360a1～360an中的任意一个并且完成对于其的消息写入操作时，对于第一主邮箱块360a1～360an的写入操作被执行为连续选择其它第一主邮箱块的方法。此外，在正在对第一主邮箱块执行写入操作的同时，可以在对应的第一局部邮箱块中写入存储在已经对其执行了写入操作的另一第一主邮箱块中的消息。
在通过第二端口130进行的写入操作中，通过邮箱主解码器390来选择在第二主邮箱块370b1～370bn和第二局部邮箱块360b1～360bn中的一个第二主邮箱块和一个第二局部邮箱块。其下一操作与图14中的操作相同。
例如，可以同时执行第二主邮箱块370b1～370bn中的任意一个的选择操作以及第二局部邮箱块360b1～360bn中的任意一个的选择操作，或者，可以在从选择了第二主邮箱块中的任意一个的时间逝去预定时间之后选择第二局部邮箱块中的任意一个。相应地，可以在完成对于第二主邮箱块的写入操作之后选择第二局部邮箱块。
当通过邮箱主解码器390选择第二主邮箱块370b1～370bn中的任意一个并且完成对于其的消息写入操作时，将对于第二主邮箱块370b1～370bn的写入操作执行为连续选择其它第二主邮箱块的方法。此外，在正在对第二主邮箱块执行写入操作的同时，可以在对应的第二局部邮箱块中写入存储在已经对其执行了写入操作的另一第二主邮箱块中的消息。
如上参照图15所述，由邮箱主解码器390选择多个邮箱块中的一个，并且由邮箱副解码器350将所选择的邮箱块中的多个邮箱连接到一个公共消息输入/输出线RIOA或RIOB。
因此，即使需要大容量的邮箱区域，访问操作也是可用的，而不需要其它线。
可以提供另一示例，其中，第一主邮箱块360a1～360an通过多个消息输入/输出线RIOA与第一局部邮箱块370a1～370an耦合。例如，与第一主邮箱块360a1～360an中的任意一个的第一主邮箱的数量对应的第一消息输入/输出线RIOA(即32或64条线)可以适配为与第一局部邮箱块370a1～370an中的任意一个的第一局部邮箱连接。类似地，第二主邮箱块370b1～370bn和第二局部邮箱块360b1～360bn可以具有这样的配置：与多个第二消息输入/输出线RIOB连接。相应地，不需要参照图14所描述的邮箱副解码器，并且可以仅以通过邮箱主解码器390选择邮箱块来形成消息访问路径。可以通过使用各个消息输入/输出线的并行传输而不是图14所示的串行传输来执行对于邮箱的写入操作。
本发明总体构思还可以被实施为计算机可读介质上的计算机可读代码。计算机可读介质可以包括计算机可读记录介质和计算机可读传输介质。计算机可读记录介质是任意数据存储设备，其可以存储数据，并且所述数据其后可以由计算机系统来读取。计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘以及光学数据存储设备。计算机可读记录介质还可以分布在与网络相连的计算机系统上，从而以分布式方式来存储和执行计算机可读代码。计算机可读传输介质可以发送载波或信号(例如通过互联网的有线数据传输或无线数据传输)。此外，本发明总体构思所属领域技术人员可以容易理解用于完成本发明总体构思的功能程序、代码和代码段。
如上所述，根据本发明总体构思的各个实施例，可以共享数据输入/输出路径，或者可以通过特定消息输入/输出线执行消息传输。此外，可以实质上减少消息输入/输出线的数量，因此减少了所增加的芯片尺寸。此外，本发明总体构思可以充分地应用于具有大容量邮箱区域的存储器设备。
本领域技术人员应理解，在不脱离本发明总体构思的精神或范围的情况下，可以在本发明总体构思中进行修改和改变。因此，在所附权利要求及其等同物的范围内，本发明总体构思意欲覆盖它们所提供的本发明总体构思的任意这样的修改和改变。例如，存储器内部的寄存器的配置或电路配置以及访问方法可以多样地变化。
例如，更进一步地，在四个存储器区域中，可以将一个存储器区域指定作为共享存储器区域，而可以将其余三个指定作为私有存储器区域，或可以将全部四个存储器区域确定为共享存储器区域。虽然以上描述了采用两个处理器的系统作为示例，但可以对于系统采用三个或更多处理器，其中，三个或更多端口被安装在一个DRAM中，并且三个处理器中的一个在特定时间访问预定共享存储器。此外，虽然描述了DRAM作为示例，但本发明总体构思的技术精神可以通过扩展的方式应用于静态随机存取存储器或非易失性存储器等，而不是受限于上述存储器。
相应地，在由所附权利要求定义的本发明总体构思的真实精神和范围内将看到这些和其它变化和修改。
虽然已经示出和描述了本发明总体构思的一些实施例，但本领域技术人员应理解，在不脱离本发明总体构思的原理和精神的情况下，可以对这些实施例进行改变，本发明总体构思的范围由所附权利要求及其等同物来定义。

Claims (29)

1.一种具有N个端口的半导体存储器设备，所述设备包括：
被提供在存储器单元阵列中的至少一个共享存储器区域，操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和在所述N个端口中的一个端口之间的数据访问路径，所述一个端口具有对所述至少一个共享存储器区域的访问权限；以及
按与所述N个端口一一对应的方式提供的N个邮箱区域，用于消息通信，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，可通过所述多个数据输入/输出线访问。
2.如权利要求1所述的设备，其中，N为2，所述两个端口中的一个是第一端口，所述两个端口中的另一个是第二端口。
3.如权利要求2所述的设备，其中，所述两个邮箱区域中的每一个包括：
至少一个第一邮箱，其可通过所述第一端口来写入和读取，并且不可通过所述第二端口来写入但可通过所述第二端口来读取；以及
至少一个第二邮箱，其可通过所述第二端口来写入和读取，并且不可通过所述第一端口来写入但可通过所述第一端口来读取。
4.如权利要求3所述的设备，进一步包括：
邮箱路径控制器，用于设置通过所述第一端口和所述第二端口到达所述两个邮箱区域的至少一个消息访问路径。
5.如权利要求4所述的设备，其中，所述两个邮箱区域被布置在所述至少一个共享存储器区域的两侧，并且所述数据输入/输出线被平行地布置在所述至少一个共享存储器区域上，以形成共享路径，所述共享路径充当数据访问路径或消息访问路径。
6.如权利要求5所述的设备，其中，所述至少两个第一邮箱被分类为：至少一个第一局部邮箱，其能够通过所述共享路径连接到所述第一端口；以及至少一个第一主邮箱，其能够在不使用所述共享路径的情况下直接连接到所述第一端口；以及
所述至少两个第二邮箱被分类为：至少一个第二局部邮箱，其能够通过所述共享路径连接到所述第二端口；以及至少一个第二主邮箱，其能够在不使用所述共享路径的情况下直接连接到所述第二端口。
7.如权利要求6所述的设备，当所述第一端口具有对所述至少一个共享存储器区域的访问权限时，
通过所述第一端口对所述至少一个第一主邮箱和所述至少一个第一局部邮箱中的全部邮箱执行消息写入操作，并通过所述第二端口对所述至少一个第二主邮箱执行消息写入操作，以及
通过所述第一端口对所述至少一个第二主邮箱执行消息读取操作，并通过所述第二端口对所述至少一个第一局部邮箱执行消息读取操作。
8.如权利要求7所述的设备，其中，当所述第二端口具有对所述至少一个共享存储器区域的访问权限时，
通过所述第一端口对所述至少一个第一主邮箱执行消息写入操作，并通过所述第二端口对所述至少一个第二主邮箱和所述至少一个第二局部邮箱执行消息写入操作，以及
通过所述第一端口对所述至少一个第二局部邮箱执行消息读取操作，并通过所述第二端口对所述至少一个第一主邮箱执行消息读取操作。
9.如权利要求8所述的设备，其中，在通过所述第一端口对所述至少一个第二主邮箱执行消息读取操作期间，执行以所述至少一个第二主邮箱的消息来更新所述至少一个第二局部邮箱的消息的操作，而在通过所述第二端口对所述至少一个第一主邮箱执行消息读取操作期间，执行以所述至少一个第一主邮箱的消息来更新所述至少一个第一局部邮箱的消息的操作。
10.一种具有N个端口的半导体存储器设备，所述设备包括：
被提供在存储器单元阵列中的至少一个共享存储器区域，操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和所述N个端口中的一个端口之间的数据访问路径，所述一个端口具有对所述至少一个共享存储器区域的访问权限；以及
N个邮箱区域，可通过多个消息输入/输出线访问，按端口来对所述消息输入/输出线进行提供，以用于所述N个端口之间的消息通信，所述N个邮箱区域分别被布置为平行于所述多个数据输入/输出线，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，所述N个邮箱区域充当消息访问路径。
11.如权利要求10所述的设备，其中，所述多个消息输入/输出线被布置在所述至少一个共享存储器区域上。
12.如权利要求11所述的设备，其中，N为2，所述两个端口中的一个是第一端口，所述两个端口中的另一个是第二端口。
13.如权利要求12所述的设备，其中，所述两个邮箱区域中的每一个包括：
至少一个第一邮箱，其可通过所述第一端口来写入和读取，并且不可通过所述第二端口来写入但可通过所述第二端口来读取；以及
至少一个第二邮箱，其可通过所述第二端口来写入和读取，并且不可通过所述第一端口来写入但可通过所述第一端口来读取。
14.如权利要求13所述的设备，其中，所述消息输入/输出线的数量等于所述邮箱的数量。
15.如权利要求13所述的设备，其中，所述至少两个第一邮箱包括至少一个第一局部邮箱和至少一个第一主邮箱，所述至少一个局部邮箱形成第一局部邮箱块，所述第一局部邮箱块能够通过第一公共消息输入/输出线连接到所述第一端口，并且所述至少一个主邮箱形成第一主邮箱块，所述第一主邮箱块能够在不使用所述第一公共消息输入/输出线的情况下直接连接到所述第一端口，以及
所述至少两个第二邮箱包括至少一个第二局部邮箱和至少一个第二主邮箱，所述至少一个第二局部邮箱形成第二局部邮箱块，所述第二局部邮箱块能够通过第二公共消息输入/输出线连接到所述第二端口，并且所述至少一个第二主邮箱形成第二主邮箱块，所述第二主邮箱块能够在不使用所述第二公共消息输入/输出线的情况下直接连接到所述第二端口。
16.如权利要求15所述的设备，进一步包括：
邮箱副解码器，通过所述第一公共消息输入/输出线选择性地连接所述第一局部邮箱块的所述至少一个第一局部邮箱中的任意一个和所述第一主邮箱块的所述至少一个第一主邮箱中的任意一个，或者通过所述第二公共消息输入/输出线选择性地连接所述第二局部邮箱块的所述至少一个第二局部邮箱中的任意一个和所述第二主邮箱块的所述至少一个第二主邮箱中的任意一个。
17.如权利要求16所述的设备，其中，所述至少一个第一主邮箱和所述至少一个第二局部邮箱通过分离线耦合到所述第一端口，所述至少一个第一局部邮箱和所述至少一个第二主邮箱通过分离线耦合到所述第二端口。
18.如权利要求17所述的设备，其中，通过所述第一公共消息输入/输出线依次发送通过所述第一端口而写入到所述至少一个第一主邮箱的消息，并将所述消息写入到所述至少一个第一局部邮箱，通过所述第二公共消息输入/输出线依次发送通过所述第二端口而写入到所述至少一个第二主邮箱的消息，并将所述消息写入到所述至少一个第二局部邮箱。
19.如权利要求18所述的设备，其中，通过访问对应的第一局部邮箱来通过所述第二端口对所述至少两个第一邮箱中的任意一个执行消息读取操作，并且通过访问对应的第二局部邮箱来通过所述第一端口对所述至少两个第二邮箱中的任意一个执行消息读取操作。
20.如权利要求19所述的设备，其中，所述半导体存储器设备包括：
多个第一局部邮箱块；
多个第一主邮箱块；
多个第二局部邮箱块；以及
多个第二主邮箱块。
21.如权利要求20所述的设备，进一步包括：
邮箱主解码器，用于选择所述多个第一主邮箱块中的任意一个和所述多个第一局部邮箱块中的任意一个，从而通过所述第一端口访问邮箱区域，以及用于选择所述多个第二主邮箱块中的任意一个和所述多个第二局部邮箱块中的任意一个，从而通过所述第二端口访问邮箱区域。
22.如权利要求所13述的设备，其中，所述半导体存储器设备包括：
多个第一邮箱块，每一第一邮箱块均具有至少一个第一邮箱；以及
多个第二邮箱块，每一第二邮箱块均具有至少一个第二邮箱。
23.如权利要求22所述的设备，其中，所述多个第一邮箱块被分类为第一局部邮箱块和第一主邮箱块，所述第一局部邮箱块中的每一个均包括至少一个第一局部邮箱，所述至少一个第一局部邮箱能够通过至少一个第一消息输入/输出线连接到所述第一端口，按与所述至少一个第一局部邮箱一一对应的方式来提供所述至少一个第一消息输入/输出线，并且所述第一主邮箱块中的每一个均包括至少一个第一主邮箱，所述至少一个第一主邮箱块能够在不使用所述至少一个第一消息输入/输出线的情况下直接连接到所述第一端口；以及
所述多个第二邮箱块被分类为第二局部邮箱块和第二主邮箱块，所述第二局部邮箱块中的每一个均包括至少一个第二局部邮箱，所述局部邮箱能够通过至少一个第二消息输入/输出线连接到所述第二端口，按与所述至少一个第二局部邮箱一一对应的方式来提供所述至少一个第二消息输入/输出线，所述第二主邮箱块中的每一个均包括至少一个第二主邮箱块，所述至少一个第二主邮箱块能够在不使用所述至少一个第二消息输入/输出线的情况下直接连接到所述第二端口。
24.如权利要求23所述的设备，进一步包括：
邮箱主解码器，选择所述多个第一邮箱块中的任意一个和所述多个第二邮箱块中的任意一个。
25.一种控制对半导体存储器设备中的邮箱的访问的方法，所述半导体存储器设备具有共享存储器区域和邮箱区域，所述共享存储器区域通过至少两个端口来访问，所述邮箱区域当所述共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时被访问，所述方法适用于执行所述至少两个端口之间的消息通信，所述方法包括：
准备与端口数量同样多的主邮箱块和局部邮箱块对，每一对主邮箱块和局部邮箱块与所述至少两个端口之一对应，每一局部邮箱块包括多个局部邮箱，所述多个局部邮箱中的每一个均能够通过数据访问路径连接到对应的端口，所述数据访问路径充当所述共享存储器区域的共享路径，并且每一主邮箱块包括多个主邮箱，所述多个主邮箱中的每一个均能够在不使用所述共享路径的情况下直接连接到对应的端口；以及
执行控制，从而当所述至少两个端口中的预定端口具有对所述共享存储器区域的访问权限时，通过所述预定端口对与所述预定端口对应的主邮箱和局部邮箱中的全部邮箱执行消息写入操作，并对在与其它端口对应的主邮箱中的某些主邮箱执行消息读取操作，所述某些主邮箱具有到达所述预定端口的消息，而当所述预定端口不具有对所述共享存储器区域的访问权限时，通过所述预定端口对与所述预定端口对应的主邮箱执行消息写入操作，并对在与其它端口对应的局部邮箱中的某些局部邮箱执行消息读取操作，所述某些局部邮箱具有到达所述预定端口的消息。
26.如权利要求25所述的方法，其中，通过所述预定端口来对所述某些主邮箱执行消息读取操作，并执行更新操作，从而所述某些主邮箱中的消息与对应的局部邮箱的消息相同。
27.一种控制对半导体存储器设备中的邮箱的访问的方法，所述半导体存储器设备具有共享存储器区域和邮箱区域，所述共享存储器区域通过至少两个端口来访问，所述邮箱区域当所述共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时被访问，所述方法适用于执行所述至少两个端口之间的消息通信，所述方法包括：
准备与端口数量同样多的主邮箱块和局部邮箱块对，每一对主邮箱块和局部邮箱块与所述至少两个端口之一对应，每一局部邮箱块包括多个局部邮箱，所述多个局部邮箱可通过公共消息输入/输出线来访问，所述公共消息输入/输出线与用于对所述共享存储器区域的数据访问的数据输入/输出线相分离，每一主邮箱块包括多个主邮箱，所述多个主邮箱可在不使用所述公共消息输入/输出线情况下通过对应的端口来访问；以及
执行控制，从而通过所述至少两个端口的预定端口仅对与所述预定端口对应的至少一个邮箱执行消息写入操作，通过所述公共消息输入/输出线依次发送所写入的消息，并将所写入的消息写入到与所述预定端口对应的所述至少一个局部邮箱，通过所述预定端口对在与其它端口对应的局部邮箱中的某些局部邮箱执行消息读取操作，所述某些局部邮箱具有到达所述预定端口的消息。
28.一种半导体存储器设备，包括：
被提供在存储器单元阵列中的至少一个共享存储器区域，操作性地连接到多个端口，通过多个数据输入/输出线来访问；
第一局部邮箱块，具有多个第一局部邮箱；
第一主邮箱块，具有多个第一主邮箱；
第一公共消息输入/输出线，插入在所述第一局部邮箱块和所述第一主邮箱块之间；以及
邮箱副解码器，选择性地将所述多个第一局部邮箱中的任意一个以及所述多个第一主邮箱中的任意一个耦合到所述第一公共消息输入/输出线，
其中，所述第一局部邮箱块能够通过所述第一公共消息输入/输出线连接到所述多个端口中的第一端口，而所述第一主邮箱块能够在不使用所述第一公共消息输入/输出线的情况下直接连接到所述第一端口。
29.如权利要求28所述的设备，进一步包括：
第二局部邮箱块，具有多个第二局部邮箱；
第二主邮箱块，具有多个第二主邮箱；
第二公共消息输入/输出线，插入在所述第二局部邮箱块和所述第二主邮箱块之间；以及
其中，所述邮箱副解码器选择性地将所述多个第二局部邮箱中的任意一个以及所述多个第二主邮箱中的任意一个耦合到所述第二公共消息输入/输出线。
CN2008100029926A 2007-01-17 2008-01-15 多路径可访问半导体存储器设备及其邮箱访问控制方法 Expired - Fee Related CN101226519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070005158A KR100855587B1 (ko) 2007-01-17 2007-01-17 메일박스 영역을 가지는 멀티 패스 액세스블 반도체 메모리장치 및 그에 따른 메일박스 액세스 제어방법
KR5158/07 2007-01-17

Publications (2)

Publication Number Publication Date
CN101226519A CN101226519A (zh) 2008-07-23
CN101226519B true CN101226519B (zh) 2011-05-18

Family

ID=39617656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100029926A Expired - Fee Related CN101226519B (zh) 2007-01-17 2008-01-15 多路径可访问半导体存储器设备及其邮箱访问控制方法

Country Status (5)

Country Link
US (2) US7840762B2 (zh)
JP (1) JP2008176913A (zh)
KR (1) KR100855587B1 (zh)
CN (1) CN101226519B (zh)
DE (1) DE102008005865A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813724A (en) * 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors
US7934052B2 (en) 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
KR20090092370A (ko) * 2008-02-27 2009-09-01 삼성전자주식회사 프로세서들 간의 데이터 이동 이벤트를 감소시키는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
KR20090103070A (ko) * 2008-03-27 2009-10-01 삼성전자주식회사 멀티 링크 아키텍쳐에서 저장 상태정보의 다이렉트전송기능을 갖는 멀티 프로세서 시스템
KR101103619B1 (ko) * 2009-10-07 2012-01-09 엠텍비젼 주식회사 멀티 포트 메모리 및 그 억세스 제어 방법
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US9658952B2 (en) * 2012-08-06 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Technique for controlling memory accesses
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
KR20140044121A (ko) 2012-10-04 2014-04-14 삼성전자주식회사 멀티 인터페이스를 갖는 멀티포트 반도체 메모리 장치
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
CN103324599A (zh) * 2013-06-04 2013-09-25 北京创毅讯联科技股份有限公司 处理器间通信方法与系统级芯片
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
DE102016106939B4 (de) 2015-04-17 2024-05-02 Suunto Oy Eingebettetes Rechengerät
GB2537420B (en) * 2015-04-17 2018-11-28 Suunto Oy Embedded computing device comprising processing units interfaced with a shared information space
KR102545226B1 (ko) * 2018-03-20 2023-06-20 에스케이하이닉스 주식회사 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
KR102533147B1 (ko) * 2018-02-28 2023-05-17 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작 방법
US11169953B2 (en) * 2018-02-28 2021-11-09 SK Hynix Inc. Data processing system accessing shared memory by using mailbox
JP7242233B2 (ja) * 2018-09-28 2023-03-20 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
KR102606224B1 (ko) * 2023-05-25 2023-11-29 메티스엑스 주식회사 프로세스 간 통신을 지원하기 위한 하드웨어 아키텍처를 포함하는 전자 장치 및 프로세스 간 통신을 수행하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1475915A (zh) * 2002-08-12 2004-02-18 凌泰科技股份有限公司 多组态多端口存储器的装置与设计方法
CN1856777A (zh) * 2003-09-23 2006-11-01 皇家飞利浦电子股份有限公司 用于主/从直接存储器访问硬件和软件控制的方法和设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984153A (en) * 1988-04-27 1991-01-08 Unisys Corporation Storage locking control for a plurality of processors which share a common storage unit
EP0428021B1 (en) * 1989-11-03 1998-09-02 Compaq Computer Corporation Method for data distribution in a disk array
JPH05225774A (ja) 1992-02-13 1993-09-03 Mitsubishi Electric Corp マルチポート半導体記憶装置
FR2692698A1 (fr) * 1992-06-19 1993-12-24 Sgs Thomson Microelectronics Procédé pour partager une mémoire à accès direct entre deux processeurs asynchrones et circuit électronique pour la mise en Óoeuvre de ce procédé.
EP0640929A3 (en) 1993-08-30 1995-11-29 Advanced Micro Devices Inc Interprocessor communication via a post MEV.
US5608837A (en) * 1995-05-15 1997-03-04 Clio Technologies, Inc. Transmissive type display and method capable of utilizing ambient light
JPH0944395A (ja) 1995-08-02 1997-02-14 Fujitsu Ltd 非同期アクセス調停方式
KR0184454B1 (ko) * 1995-11-22 1999-05-15 김광호 에뮬레이터와 호스트간의 실시간 인터페이싱 방법
US6505268B1 (en) * 1996-12-20 2003-01-07 Compaq Computer Corporation Data distribution in a disk array
US6122713A (en) * 1998-06-01 2000-09-19 National Instruments Corporation Dual port shared memory system including semaphores for high priority and low priority requestors
JP3557114B2 (ja) 1998-12-22 2004-08-25 株式会社東芝 半導体記憶装置
US6912716B1 (en) * 1999-11-05 2005-06-28 Agere Systems Inc. Maximized data space in shared memory between processors
KR100460108B1 (ko) 2000-12-29 2004-12-03 엘지전자 주식회사 듀얼 포트 메모리를 이용한 프로세서의 제어코드 운용방법
US6938253B2 (en) * 2001-05-02 2005-08-30 Portalplayer, Inc. Multiprocessor communication system and method
JP4171201B2 (ja) 2001-10-23 2008-10-22 松下電器産業株式会社 半導体記憶装置
US7380085B2 (en) 2001-11-14 2008-05-27 Intel Corporation Memory adapted to provide dedicated and or shared memory to multiple processors and method therefor
KR100450843B1 (ko) * 2002-02-21 2004-10-01 (주)씨앤에스 테크놀로지 비디오 코덱 프로세서와 프로토콜 프로세서간의인터페이싱 아키텍쳐
KR100414716B1 (ko) * 2002-03-22 2004-01-13 (주)실리콘세븐 디램 셀을 사용하고 에스램 호환이 가능하며, 페이지억세스 구동이 가능한 반도체 메모리 장치 및 그 구동 방법
KR100582821B1 (ko) 2003-08-29 2006-05-23 주식회사 하이닉스반도체 멀티-포트 메모리 소자
JP4186768B2 (ja) 2003-09-16 2008-11-26 沖電気工業株式会社 マルチポート半導体メモリ
KR20050080704A (ko) * 2004-02-10 2005-08-17 삼성전자주식회사 프로세서간 데이터 전송 장치 및 방법
TW200813724A (en) * 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1475915A (zh) * 2002-08-12 2004-02-18 凌泰科技股份有限公司 多组态多端口存储器的装置与设计方法
CN1856777A (zh) * 2003-09-23 2006-11-01 皇家飞利浦电子股份有限公司 用于主/从直接存储器访问硬件和软件控制的方法和设备

Also Published As

Publication number Publication date
JP2008176913A (ja) 2008-07-31
US7840762B2 (en) 2010-11-23
DE102008005865A1 (de) 2008-09-18
US20110035544A1 (en) 2011-02-10
KR100855587B1 (ko) 2008-09-01
CN101226519A (zh) 2008-07-23
KR20080067799A (ko) 2008-07-22
US20080170460A1 (en) 2008-07-17
US8019948B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
CN101226519B (zh) 多路径可访问半导体存储器设备及其邮箱访问控制方法
CN1988035B (zh) 多路可存取半导体存储器器件及其操作方法
US6343352B1 (en) Method and apparatus for two step memory write operations
CN1988034B (zh) 具有在端口间的数据发送模式的多径访问半导体存储器件
US20090089487A1 (en) Multiport semiconductor memory device having protocol-defined area and method of accessing the same
US6480931B1 (en) Content addressable storage apparatus and register mapper architecture
CN101114271B (zh) 在处理器之间具有主接口的可多路径访问的半导体存储器
EP0646927A1 (en) Plural port memory system
US20100318725A1 (en) Multi-Processor System Having Function of Preventing Data Loss During Power-Off in Memory Link Architecture
US20070150669A1 (en) Multi-path accessible semiconductor memory device having port state signaling function
US20050226083A1 (en) Destructive-read random access memory system buffered with destructive-read memory cache
KR19990007287A (ko) 반도체 집적회로, 컴퓨터 시스템, 데이터 처리장치 및 데이터 처리방법
US8122199B2 (en) Multi port memory device with shared memory area using latch type memory cells and driving method
JPH0594698A (ja) 半導体記憶装置
US8171233B2 (en) Multi port semiconductor memory device with direct access function in shared structure of nonvolatile memory and multi processor system thereof
CN101350003A (zh) 多路径可存取半导体存储器器件及操作其的方法
US8078838B2 (en) Multiprocessor system having multiport semiconductor memory with processor wake-up function responsive to stored messages in an internal register
US20090249030A1 (en) Multiprocessor System Having Direct Transfer Function for Program Status Information in Multilink Architecture
USRE38955E1 (en) Memory device having a relatively wide data bus
KR20130021704A (ko) 멀티포트 메모리 소자, 이를 포함하는 반도체 장치 및 시스템
JP2006294049A (ja) ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類
US20090019237A1 (en) Multipath accessible semiconductor memory device having continuous address map and method of providing the same
JPH04229488A (ja) 仮想マルチポートｒａｍ構造
JPH04360095A (ja) 半導体記憶回路
JPS6244352B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Wu Zhicheng

Inventor after: Jin Rongjun

Inventor after: Nan Jingyou

Inventor after: Jin Zhenguo

Inventor after: Jin Zhurong

Inventor before: Wu Zhicheng

Inventor before: Jin Rongjun

Inventor before: Nan Jingyou

Inventor before: Jin Zhenguo

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: WU ZHICHENG JIN RONGJUN KYUNG-WOO NAM JIN ZHENGUO TO: WU ZHICHENG JIN RONGJUN KYUNG-WOO NAM JIN ZHENGUO JIN ZHURONG

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20140115