JP2006294049A - ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 - Google Patents
ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 Download PDFInfo
- Publication number
- JP2006294049A JP2006294049A JP2006130954A JP2006130954A JP2006294049A JP 2006294049 A JP2006294049 A JP 2006294049A JP 2006130954 A JP2006130954 A JP 2006130954A JP 2006130954 A JP2006130954 A JP 2006130954A JP 2006294049 A JP2006294049 A JP 2006294049A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- processing system
- processing
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】データ処理システムは、データの処理を行い、データ通信を管理する制御手段を経てバスに並列に結合された複数の処理素子を具える。前記制御手段は、複数のバッファ手段を具え、これらのバッファ手段の各々は、複数のバッファセグメントを含む。前記制御手段は、各々の前記バッファ手段におけるある1つの前記バッファセグメントを、各々の前記処理素子に選択的に接続する。これは、セグメント内のデータを予め宛て先に従って分類することによって、素子全体のデータの分配を効果的に可能にする。
【選択図】 図1
Description
図1は、本発明によるデータ処理システム100の第1の例を示す。本例においてシステム100は、画像処理システムの一部である。システム100は、例えばビデオデータの転送用の高速I/Oバス102と、例えばグラフィックスデータの転送用の標準速度I/Oバス104とを具える。システム100には、複数の処理素子106、108、110、112および114を組み込む。本例において、処理素子106−114の各々は、各々のメモリ、好適にはページモードを有するDRAMを含む。制御入力端子″A″および″E″は、″アドレス″および″読み出し/書き込み許可″を、各々示す。さらにシステム100は、バス102−104とメモリ106−114との間のデータ通信を管理する制御手段116を具える。
図3は、本発明によるシステム300の第2の例のブロック図である。図1および2のもとに上述したシステム100と異なって、システム300は、202、204および130−138のような分離した(デ)マルチプレクサを使用しない。代わりにシステム300は、分割されたバッファ手段302、304、306、308および310を具え、これらの各々を、各々の中間バス128とI/Oバス102または104との間に配置する。各々の分割バッファ手段は、アクセス制御ロジックと三状態出力ドライバ(図示せず)とを含む。加えてシステム300は、他の三状態ドライバ312、314、316、318および320を、中間バス128と処理素子106−114との間に使用し、中間バス128が短絡するのを防止する。ドライバ312、314、316、318および320と、分割バッファ手段302、304、306、308および310のアクセス制御ロジックとを、適切なマイクロコードプログラムを有するコントローラ(図示せず)によって制御する。
図4は、本発明によるシステム400の第3の例のブロック図である。システム100および300を、双方向システムとして動作させることもできる。すなわち、データを、バス102および104から処理素子106−114(例えばメモリ)に転送することができ、同様に素子106−114からバス102および104に転送することができる。したがって処理素子106−114とバス102および104とは、データ源およびデータの宛て先としてのそれらの機能に関して交換することができる。このことはシステム400によって反映され、そのアーキテクチャは、図3のシステム300のアーキテクチャに関して、大体において逆である。ここで、各々の分割バッファ手段302−310は、処理素子106−114の特定の1つをすべての中間バス128に結合する。
図5は、本発明によるシステム500の第4の例を示す。システム500のアーキテクチャは、ネットワークにおける能動的なデータ経路と、処理素子106−110の各々とバッファ手段302−310のバッファセグメントの各々との間の同時の通信とを考慮することによって、システム300および400をさらに発展させたものである。システム300および400における中間バス128の各々は、分割バッファ手段302−310内に位置する並列バッファセグメントのある1つから、処理素子106−114のある1つにデータを伝送する(そして逆に素子106−114が、例えばメモリの場合も同様である)。したがって相互接続構造の再配置の結果システム500となり、システム500においては分割バッファ手段302−310の各々において、個々のバッファセグメントを、内部バス128の各々とI/Oバス102または104との間に接続する。
図6は、上述したシステム500をさらに発展させたものである本発明によるシステム600の第5の例を示す。更なる最適化は、バッファ手段302−310の異なったバッファ手段に分配され、中間バス128のうちの同じバスに接続されているいくつかのまたはすべてのバッファセグメントを合併することによって達成することができる。例えば、バス102と図5における中間バス128のうちの上の1つのバスとの間に接続されたバッファセグメント同士を合併し、システム600における1つの集合バッファセグメント602を形成する。同様に、図5におけるバス102と中間バス128のうちの他の1つのバスとの間に接続されたバッファセグメントを合併し、604のような集合バッファセグメントを形成する。このような合併は、バッファが十分に高速な場合常に可能であり、これは例えば2、3キロバイトの大きさのビデオ環境において、小さい容量のバッファに対して一般に正しい。これは、高速SRAM技術を用いることを可能にする。602および604のような各々の集合バッファセグメントは、上述したアクセス制御ロジックおよび三状態出力ドライバ(図示せず)を含む形式のものとする。
前記した例において、バッファ手段例えば118−126のひとつ当たりのバッファセグメント例えば206−214の数を、中間バス128の数または処理素子106−114の数と等しく選択する。図7は、図1のシステム100の(デ)マルチプレクサのアプローチと、図6のシステム600における集合バッファセグメントの形成とを組み合わせた、ハイブリッドアーキテクチャによるシステム700の例を示し、バッファセグメントの数を処理素子の数と等しくする必要はないことを示す。システム700において、I/Oバス102を、中間バス128に、第1バッファセグメント702および第1(デ)マルチプレクサ704の縦続と、第2バッファセグメント706および第2(デ)マルチプレクサ706の他の縦続とによって接続する。I/Oバス102および104間のデータ流れが単方向の場合、(デ)マルチプレクサ704および708は、多重化機能を省くことができる。
双方向バッファセグメントを、種々の方法において実現することができる。図8は、第1および第2三路スイッチ806および808間に逆並列方法において接続された第1単方向バッファ802および第2単方向バッファ804を具える双方向バッファセグメント800の例を示す。図9は、並列に接続された第1単方向バッファ902および第2単方向バッファ904を具える他の双方向バッファセグメント900を示す。バッファ902および904は、アクセス制御および三状態出力を有する。図10は、マルチプレクサ1004およびデマルチプレクサ1006間に接続された1つの単方向バッファ1002を具える他の双方向バッファセグメント1000を示す。マルチプレクサ1004を、互いに接続されるとともにバッファ1002の入力端子1008に接続された出力端子を有する2つの三状態ドライバ(図示せず)に置き換えることができ、マルチプレクサ1006を、互いに接続されるとともにバッファ1002の出力端子1010に接続された出力端子を有する2つの三状態ドライバ(図示せず)に置き換えることができることに注意されたい。
図に示した例において、処理素子106−114を、例えば画像処理システムにおいて使用され、例えばマルチメディア用途において、ビデオデータをコンピュータによって生成されたグラフィックスデータに結合するメモリとすることができる。本発明は、処理素子のすべてをメモリとする必要はなく、処理素子のすべてを機能的に同様のものとする必要はなく、用途が画像処理に限定されず、特に2つのバスを経て供給されるデータの処理に限定されないことは、当業者には明らかであろう。処理システムを、上述したいくつかの例におけるような双方向のものとする必要はない。
118、120、122、124,126…バッファ手段、
128…中間並列バス、
130、132、134、136、138…(デ)マルチプレクサ、
106、108、110、112、114…データ処理素子、
202、204…(デ)マルチプレクサ、
206、208、210、212、214…バッファセグメント
Claims (7)
- − データポート手段と、
− 前記データポート手段と並列に結合されシーケンシャルデータの処理を行う複数の処理素子と、
− 前記データポート手段および前記処理素子の間に結合されデータ通信を管理する制御手段とを具えるデータ処理システムにおいて、
− 前記制御手段が、
複数のバッファ手段とを具え、これらのバッファ手段の各々が複数のバッファセグメントを含み、
− 前記制御手段が前記バッファ手段の各々におけるバッファセグメントの1つを前記処理素子の1つに接続させることを特徴とするデータ処理システム。 - 請求項1に記載のデータ処理システムにおいて、前記バッファ手段を前記データポート手段に並列に接続するI/Oバスを具え、前記制御手段が前記バッファセグメントを前記I/Oバスに選択的に接続させることを特徴とするデータ処理システム。
- 請求項2に記載のデータ処理システムにおいて、前記I/Oバスは、前記データポート手段と少なくとも前記バッファ手段の第1バッファ手段および前記バッファ手段の第2バッファ手段との各々の間に、各々第1および第2速度でシーケンシャルデータを転送するための第1および第2I/Oバスを具えることを特徴とするデータ処理システム。
- 請求項3に記載のデータ処理システムにおいて、前記第1バッファのバッファセグメントが第1の容量を有し、前記第2バッファのバッファセグメントが前記第1の容量と異なった第2の容量を有することを特徴とするデータ処理システム。
- 請求項1に記載のデータ処理システムにおいて、各々の前記処理素子がメモリユニットを具えることを特徴とするデータ処理システム。
- 請求項5に記載のデータ処理システムにおいて、各々のメモリユニットがランダムアクセスメモリを含むことを特徴とするデータ処理システム。
- 請求項6に記載のデータ処理システムにおいて、前記ランダムアクセスメモリがページモードDRAMを含むことを特徴とするデータ処理システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP94200333 | 1994-02-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7521090A Division JPH08508840A (ja) | 1994-02-04 | 1995-01-27 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294049A true JP2006294049A (ja) | 2006-10-26 |
Family
ID=8216635
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7521090A Pending JPH08508840A (ja) | 1994-02-04 | 1995-01-27 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
JP2006130954A Pending JP2006294049A (ja) | 1994-02-04 | 2006-05-10 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7521090A Pending JPH08508840A (ja) | 1994-02-04 | 1995-01-27 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5612863A (ja) |
EP (1) | EP0693195B1 (ja) |
JP (2) | JPH08508840A (ja) |
KR (1) | KR100358610B1 (ja) |
DE (1) | DE69523677T2 (ja) |
SG (1) | SG48361A1 (ja) |
WO (1) | WO1995022094A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405267B1 (en) * | 1999-01-22 | 2002-06-11 | S3 Graphics Co., Ltd. | Command reordering for out of order bus transfer |
US7039482B2 (en) | 2003-10-28 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Floating process flow control system to handle operation events in a full automation plant |
US8400458B2 (en) * | 2009-09-09 | 2013-03-19 | Hewlett-Packard Development Company, L.P. | Method and system for blocking data on a GPU |
US9866427B2 (en) | 2015-02-16 | 2018-01-09 | Juniper Networks, Inc. | Multi-stage switch fabric fault detection and handling |
US10164906B1 (en) * | 2015-09-30 | 2018-12-25 | Juniper Networks, Inc. | Scalable switch fabric cell reordering |
US10951527B2 (en) | 2018-12-28 | 2021-03-16 | Juniper Networks, Inc. | Switch fabric packet flow reordering |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224062A (ja) * | 1985-03-29 | 1986-10-04 | Fujitsu Ltd | 共通バスのデ−タ転送能力管理方式 |
JPS61292765A (ja) * | 1985-06-14 | 1986-12-23 | Fujitsu Ltd | デ−タ転送方式 |
JPS62181551A (ja) * | 1986-02-06 | 1987-08-08 | Matsushita Electric Ind Co Ltd | ゲ−トウエイ装置 |
JPH01217575A (ja) * | 1988-01-11 | 1989-08-31 | Philips Gloeilampenfab:Nv | ビデオプロセッサシステム |
JPH04280349A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | バスインタフェース回路 |
JPH04372241A (ja) * | 1991-06-20 | 1992-12-25 | Fujitsu Ltd | 伝送装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521874A (en) * | 1982-09-28 | 1985-06-04 | Trw Inc. | Random access memory device |
US5293481A (en) * | 1987-02-18 | 1994-03-08 | Canon Kabushiki Kaisha | Data parallel processing apparatus |
US5029018A (en) * | 1987-11-18 | 1991-07-02 | Nissan Motor Company, Limited | Structure of image processing system |
US5197140A (en) * | 1989-11-17 | 1993-03-23 | Texas Instruments Incorporated | Sliced addressing multi-processor and method of operation |
GB9007343D0 (en) * | 1990-04-02 | 1990-05-30 | Questech Ltd | Data processing system |
US5315700A (en) * | 1992-02-18 | 1994-05-24 | Neopath, Inc. | Method and apparatus for rapidly processing data sequences |
-
1995
- 1995-01-27 SG SG1996009123A patent/SG48361A1/en unknown
- 1995-01-27 KR KR1019950704290A patent/KR100358610B1/ko not_active IP Right Cessation
- 1995-01-27 WO PCT/IB1995/000060 patent/WO1995022094A2/en active IP Right Grant
- 1995-01-27 EP EP95905736A patent/EP0693195B1/en not_active Expired - Lifetime
- 1995-01-27 DE DE69523677T patent/DE69523677T2/de not_active Expired - Lifetime
- 1995-01-27 JP JP7521090A patent/JPH08508840A/ja active Pending
- 1995-02-03 US US08/383,392 patent/US5612863A/en not_active Expired - Lifetime
-
2006
- 2006-05-10 JP JP2006130954A patent/JP2006294049A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224062A (ja) * | 1985-03-29 | 1986-10-04 | Fujitsu Ltd | 共通バスのデ−タ転送能力管理方式 |
JPS61292765A (ja) * | 1985-06-14 | 1986-12-23 | Fujitsu Ltd | デ−タ転送方式 |
JPS62181551A (ja) * | 1986-02-06 | 1987-08-08 | Matsushita Electric Ind Co Ltd | ゲ−トウエイ装置 |
JPH01217575A (ja) * | 1988-01-11 | 1989-08-31 | Philips Gloeilampenfab:Nv | ビデオプロセッサシステム |
JPH04280349A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | バスインタフェース回路 |
JPH04372241A (ja) * | 1991-06-20 | 1992-12-25 | Fujitsu Ltd | 伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
KR960702128A (ko) | 1996-03-28 |
EP0693195A1 (en) | 1996-01-24 |
DE69523677D1 (de) | 2001-12-13 |
WO1995022094A3 (en) | 1995-09-21 |
US5612863A (en) | 1997-03-18 |
DE69523677T2 (de) | 2002-08-01 |
WO1995022094A2 (en) | 1995-08-17 |
SG48361A1 (en) | 1998-04-17 |
JPH08508840A (ja) | 1996-09-17 |
EP0693195B1 (en) | 2001-11-07 |
KR100358610B1 (ko) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6874053B2 (en) | Shared memory multiprocessor performing cache coherence control and node controller therefor | |
US7155581B2 (en) | Method and apparatus for an energy efficient operation of multiple processors in a memory | |
US5970510A (en) | Distributed memory addressing system | |
US4942517A (en) | Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers | |
US4630258A (en) | Packet switched multiport memory NXM switch node and processing method | |
JP4511638B2 (ja) | 内部メモリ及び外部メモリコントロールを具備したコンピュータシステムコントローラ | |
JP5261803B2 (ja) | 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路 | |
JPH1115773A (ja) | 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法 | |
JPH07200383A (ja) | 複数ポートメモリシステムおよびデュアルポートメモリシステム | |
US7386689B2 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
JP2006294049A (ja) | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 | |
US20040064637A1 (en) | Broadcast system in disk array controller | |
EP0347929A2 (en) | Parallel processor | |
JPH04230558A (ja) | ダイレクト・メモリ・アクセス装置 | |
US20020131435A1 (en) | Apparatus and method for sequencing memory operations in an asynchronous switch fabric | |
US5630063A (en) | Data distribution system for multi-processor memories using simultaneous data transfer without processor intervention | |
JP3643121B2 (ja) | データ処理システム | |
JP2976700B2 (ja) | プロセッサ間同期制御方式 | |
JP2022002164A (ja) | 非順次的ページ連続リード | |
Sharif et al. | Design and simulations of a serial-link interconnection network for a massively parallel computer system | |
JPH0934736A (ja) | 動作切替えコントローラ | |
KR19980034374A (ko) | 병렬 데이터 처리장치 | |
JPH10283331A (ja) | 演算装置 | |
JP2000231546A (ja) | 共有メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070326 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100115 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100402 |