JPH04280349A - バスインタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、上位バスと下位バスと
の間のインタフェースを行う回路に関し、特に低速バス
を用いたつきはなしアクセスを受信したときは、その低
速バスの転送完了まで新たなアクセスを受信しないよう
にしたバスインタフェース回路に関するものである。

【０００２】速度の異なる２本のバス（例えば高速バス
としてパラレルバス、低速バスとしてシリアルバス）か
らなる上位バス（例えばシステムバス）と、下位バス（
例えばローカルバス）とをバスインタフェース回路を介
して接続するシステムにおいて、バスインタフェース回
路がつきはなし機能を有するとともに、下位バスの転送
が正常に行われたことを監視するタイマを有している場
合がある。

【０００３】このようなシステムにおいては、下位バス
からつきはなしアクセスを受信した後に非つきはなしア
クセスを受信した場合、非つきはなしアクセスのローカ
ルバスに対するアクセス時間が非常に長くなるために、
ローカルバスの障害を検出するタイマがその機能を果た
せなくなることがないようにすることが要望される。

【０００４】

【従来の技術】図７は、従来のおよび本発明が適用され
るシステムの構成例を示したものであって、１０は上位
バスとしてのシステムバスを示し、高速バスであるパラ
レルバス１１、低速バスであるシリアルバス１２からな
っている。上位バス１０には、中央処理装置（ＣＰＵ）
１３、メモリ装置１４、入出力装置（Ｉ／Ｏ）１５が接
続されている。

【０００５】図８は、ＣＰＵ装置の構成例を示したもの
であって、図７におけると同じものを同じ番号で示し、
ＣＰＵ１３において、１６はＣＰＵ１３の内部バスであ
るローカルバス、１７はシステムバス１０とローカルバ
ス１６とを接続するバスインタフェース回路（ＢＩＦ）
、１８は処理装置（ＭＰＵ）、１９は所定時間によって
ローカルバス障害を判定するタイマである。

【０００６】バスインタフェース回路１７は、ＭＰＵ１
８からローカルバス１６を経て受信したアクセスを、シ
ステムバス１０へ転送する機能を有する。この際、シス
テムバス１０のうち、高速バスであるパラレルバス１１
を使用するか、低速バスであるシリアルバス１２を使用
するかは、ローカルバス１６のアドレスの最上位の１ビ
ットを用いて指定するものとし、この信号が“０”のと
きはパラレルバス１１を用いて転送を行い、このビット
が“１”のときはシリアルバス１２を用いて転送を行う
。

【０００７】バスインタフェース回路１７は、つきはな
しアクセス機能を有している。ＭＰＵ１８がメモリ装置
１４に対してデータの書き込みを行うために、ローカル
バス１６を介してバスインタフェース回路１７にライト
アクセスを行うと、メモリ装置１４からの応答を待つこ
となく、直ちにローカルバス１６を解放する。次にバス
インタフェース回路１７は、システムバス１０を介して
、メモリ装置１４における図示されないバスインタフェ
ース回路に対してライトアクセスを行い、終了したとき
システムバス１０を解放する。次にメモリ装置１４のバ
スインタフェース回路は、メモリ装置１４の内部のメモ
リ部に対してライトアクセスを行う。このように、バス
インタフェース回路１７はＭＰＵ１８からローカルバス
１６を介してアクセスされたとき、バスインタフェース
回路１７がシステムバス１０を介して外部に対して行う
アクセスが完了する以前に、ローカルバス１６を解放す
る機能（つきはなしアクセス機能）を有している。

【０００８】タイマ１９は、ローカルバス１６を介して
行われる転送を監視し、転送時間が所定時間以上になっ
たとき障害とみなして、ローカルバス１６を強制的に解
放するとともに、バスエラー信号によってバスマスタで
あるＭＰＵ１８に通知する。

【０００９】図９は、バスインタフェース回路のシステ
ムバス送信機能の構成を示したものであって、２１はＦ
ＩＦＯ部、２２はローカルバス受信制御回路、２３，２
４，２５，２６はそれぞれカウンタ（ＣＴＲ）、２７は
キューバッファ（ＴＱＢ）部、２８はパラレルシリアル
変換部、２９，３０はアンドゲート、３１，３２は比較
部（ＣＭＰ）、３３はシステムバス送信制御回路である
。

【００１０】バスインタフェース回路１７は、システム
バス送信機能として、ＦＩＦＯ部２１とキューバッファ
部２７と、４個のカウンタ２３，２４，２５，２６と、
ローカルバス受信制御回路２２と、システムバス送信制
御回路３３とを有している。ＦＩＦＯ部２１はデュアル
ポートＲＡＭからなり、ローカルバス１６からアドレス
とデータとを同時に書き込み、同時に読み出す。キュー
バッファ部２７はレジスタからなり、パラレルバス１１
を使用するか、シリアルバス１２を使用するかを示す、
ローカルバス１６のアドレスの最上位の１ビットと、Ｆ
ＩＦＯ部２１の書き込みアドレスとを記憶する。カウン
タ２３は、ＦＩＦＯ部２１の書き込みアドレスＴＩＡを
出力する。カウンタ２４は、ＦＩＦＯ部２１の読み出し
アドレスＴＯＡを出力する。カウンタ２５は、キューバ
ッファ部２７の書き込みヘッダＴＩＨを出力する。カウ
ンタ２６は、キューバッファ部２７の読み出しヘッダＴ
ＯＨを出力する。

【００１１】バスインタフェース回路１７は、ローカル
バス１６からライトアクセスを受信すると、アドレス（
ＡＤＲ）とデータ（ＤＡＴＡ）とを同時にＦＩＦＯ部２
１に書き込み、書き込みアドレスＴＩＡを更新する。 更新された書き込みアドレスＴＩＡは、パラレルバスと
シリアルバスの判別に用いられるローカルバス１６のア
ドレスの最上位の１ビットとともに、書き込みヘッダＴ
ＩＨに応じてキューバッファ部２７に書き込まれ、その
後、書き込みヘッダＴＩＨは更新される。

【００１２】図１０は、キューバッファ部の構成例を示
したものであって、４１は書き込みヘッダＴＩＨに対す
るデコーダ、４２１　〜４２ｎ　はアンドゲート、４３
１　〜４３ｎ　はフリップフロップ、４４は読み出しヘ
ッダＴＯＨに対するデコーダ、４５はセレクタである。

【００１３】デコーダ４１は、書き込みヘッダＴＩＨを
デコードして、アンドゲート４２１　〜４２ｎ　を選択
し、クロックＣＬＫに応じて、対応するフリップフロッ
プ４３１　〜４３ｎ　にクロックを供給し、これによっ
て書き込みアドレスＴＩＡが、指定されたフリップフロ
ップに保持される。デコーダ４４は読み出しヘッダＴＯ
Ｈをデコードしてセレクタ４５に供給し、これによって
指定されたフリップフロップの出力がセレクタ４５を経
て出力される。

【００１４】図９に戻って、システムバス送信制御回路
３３の起動は、比較部３１において書き込みヘッダＴＩ
Ｈと読み出しヘッダＴＯＨとを比較して、ＴＯＨ＜ＴＩ
Ｈのとき開始を示す信号を入力することによって行われ
る。システムバス送信制御回路３３は起動信号を受けた
とき、読み出しアドレスＴＯＡに応じてＦＩＦＯ部２１
を読み出し、これと同時に、キューバッファ部２７に書
き込まれているパラレルバスとシリアルバスの判別情報
によって、アンドゲート２９，３０を制御して、転送に
用いるシステムバスを切り替える。パラレルシリアル変
換部２８は、ＦＩＦＯ部２１からのパラレルデータをシ
リアルデータに変換して、ゲート３０を経て出力する。

【００１５】ＦＩＦＯ部２１の読み出しが完了すると、
読み出しアドレスＴＯＡを更新する。比較部３１におい
て、更新された読み出しアドレスＴＯＡとキューバッフ
ァ部２７に書き込まれている書き込みアドレスＴＩＡと
を比較して、一致していれば、転送終了と判断して読み
出しヘッダＴＯＨを更新する。読み出しヘッダＴＯＨを
更新すると、新たに書き込みヘッダＴＩＨが更新されて
いなければ、ＴＯＨ＝ＴＩＨとなるので、起動信号はネ
ゲートされ、転送は完了する。またこのとき、書き込み
ヘッダＴＩＨが更新されていれば、更新された書き込み
ヘッダＴＩＨに対する、キューバッファ部２７に書き込
まれた、パラレルバスとシリアルバスの判別情報によっ
て示されたシステムバスを用いて転送を行う。

【００１６】従って、シリアルバス転送中に、ローカル
バスからつきはなしアクセスを受信したのちに、パラレ
ルバスを用いたアクセスを受信したときは、シリアルバ
スの転送後でなければ、パラレルバスの転送を行えない
構成になっている。

【００１７】図１１は、従来のローカルバス受信制御回
路の構成例を示したものであって、５１はフリップフロ
ップ（ＦＦ）、５２〜５４はアンドゲート、５５〜５７
はフリップフロップ（ＦＦ）である。

【００１８】ＭＰＵ１８が、バスインタフェース回路１
７に対してアクセスするときは、ＭＰＵ１８がバススタ
ート（ＢＳ）信号を１サイクルアサートするとともに、
“１”でリード、“０”でライトを示すリード／ライト
判別（ＲＷ）信号を“０”にアサートし、アドレスとデ
ータをアサートする。ローカルバス受信制御回路２２で
は、フリップフロップ５１でＢＳ信号をサンプルし、ロ
ーカルバスのアドレスとデータの受信状態を表す受信判
定信号が受信を示す“１”になったときは、アンドゲー
ト５２，５３を経てＦＩＦＯ書き込み信号を送出したの
ち、フリップフロップ５６を経てＴＩＡ更新信号を送出
し、さらにフリップフロップ５７を経てＴＩＨ更新信号
を送出する。またこのときにライトアクセスならば、ア
ンドゲート５２，５４およびフリップフロップ５５を経
てデータ送出完了を示すデータコンプリート（ＤＣ）信
号を送出する。

【００１９】従って、図１１に示すローカルバス受信制
御回路を有する従来のバスインタフェース回路では、シ
リアルバスを用いたつきはなしアクセスの直後にアクセ
スを受信したときも、直ちに受信を行う。

【００２０】このようなシステムにおいて、バスインタ
フェース回路がローカルバスからつきはなしアクセスを
連続して受信したのちに、非つきはなしアクセスを受信
すると、非つきはなしアクセスは、受信したすべてのつ
きはなしアクセスの転送が終了したのちに、システムバ
スに対して転送されるので、この非つきはなしアクセス
に対しては、ローカルバス上では、転送時間が長くかか
ったようにみえる。

【００２１】バスインタフェース回路は、つきはなしア
クセスを次々と受信し、ＦＩＦＯ部に蓄積して、順次シ
ステムバスへ転送してゆくが、通常、ＦＩＦＯ部の容量
の制限等によって、蓄積できるアクセスの数の最大値は
限られている。

【００２２】バスインタフェース回路では、つきはなし
アクセスの受信後に非つきはなしアクセスを受信した場
合には、非つきはなしアクセスのローカルバスに対する
アクセス時間は、（蓄積されているつきはなしアクセス
の数）×（つきはなしアクセス時間）＋（非つきはなし
アクセス時間）となるため、このような動作を行う場合
に前述のタイマによって障害監視を行うためには、タイ
マ値はこれ以上の時間となるように設定される。

【００２３】

【発明が解決しようとする課題】しかしながら、システ
ムバスにシリアルバスのような低速のバスが存在する場
合には、非つきはなしアクセスのローカルバスに対する
アクセス時間は、極端に長くなるため、ローカルバスの
障害監視を行うためのタイマの設定時間は、非常に長く
なり、障害監視の機能を果たすことができなくなる場合
があるという問題があった。

【００２４】本発明はこのような従来技術の課題を解決
しようとするものであって、上位バスと下位バスとの間
の転送を制御するバスインタフェース回路がつきはなし
アクセス機能を有する場合に、低速バスを用いたつきは
なしアクセスを受信したときは、この低速バスの転送が
終了した後でなければ、次のアクセスを受信することが
できないようにすることによって、障害監視を行うタイ
マの機能を果たすことができなくなることを防止した、
バスインタフェース回路を提供することを目的としてい
る。

【００２５】

【課題を解決するための手段】本発明は、高速バスと低
速バスとからなる上位バスと下位バスとを接続し、つき
はなし機能を有するバスインタフェース回路と、下位バ
スの転送が所定時間以内に行われたことを監視するタイ
マとを備えたシステムにおけるバスインタフェース回路
において、下位バスから低速バスを用いるアクセスを受
信したときビジー信号を保持するビジー信号保持手段を
設け、この低速バスを用いるアクセスの転送中に下位バ
スから低速バスを用いる別のアクセスの要求を受けたと
きは、ビジー信号の保持に基づいて下位バスに対して後
の低速バスを用いるアクセスの受信完了通知の送出を抑
制しこのアクセスを受信しないことを特徴とするもので
ある。また本発明は、高速バスと低速バスとからなる上
位バスと下位バスとを接続し、つきはなし機能を有する
とともに低速バスの転送中は高速バスの転送を待つ機能
を有するバスインタフェース回路と、下位バスの転送が
所定時間以内に行われたことを監視するタイマとを備え
たシステムにおけるバスインタフェース回路において、
下位バスから低速バスを用いるアクセスを受信したとき
ビジー信号を保持するビジー信号保持手段を設け、この
低速バスを用いるアクセスの転送中に下位バスから高速
バスを用いるアクセスの要求を受けたときは、ビジー信
号の保持に基づいて下位バスに対して高速バスを用いる
アクセスの受信完了通知の送出を抑制しこのアクセスを
受信しないことを特徴とするものである。

【００２６】

【作用】本発明は図１にその原理的構成を示すように、
高速バス１と低速バス２とからなる上位バスと下位バス
３とを接続し、つきはなし機能を有するバスインタフェ
ース回路４と、下位バス３の転送が所定時間以内に行わ
れたことを監視するタイマ５とを備えたシステムにおけ
るバスインタフェース回路において、ビジー信号保持手
段６を設けて、下位バス３から低速バス２を用いるアク
セスを受信したときビジー信号を保持する。そしてこの
低速バス２を用いるアクセスの転送中に下位バス３から
低速バス２を用いる別のアクセスの要求を受けたときは
、ビジー信号保持手段６におけるビジー信号の保持に基
づいて、下位バス３に対して後の低速バス２を用いるア
クセスの受信完了通知の送出を抑制するとともに、この
アクセスを受信しないようにしたものである。

【００２７】従って本発明では、低速バス２を用いたつ
きはなしアクセスを受信したときは、この低速バス２の
転送が終了した後でなければ、次のアクセスを受信する
ことができないようにしたので、障害監視を行うタイマ
５の機能を果たすことができなくなることを防止できる
。

【００２８】また本発明においては、この場合、受信中
信号保持手段７を設けて、ビジー信号保持中にさらに下
位バス３から低速バス２を用いる別のアクセスの要求を
受けたとき受信中信号を保持する。そして、先の低速バ
ス２を用いるアクセスの転送中はビジー信号保持手段６
におけるビジー信号の保持に基づいて、下位バス３に対
して後の低速バス２を用いるアクセスの受信完了通知の
送出を抑制するとともに、このアクセスを受信しないよ
うにし、先の低速バス２を用いるアクセスの転送が終了
したとき、受信中信号保持手段７における受信中信号の
保持に基づいて下位バス３に対して後の低速バス２を用
いるアクセスの受信完了通知を送出するとともに、この
アクセスを受信するようにする。

【００２９】さらに本発明においては、この場合、リト
ライ信号送出手段８を設けて、ビジー信号保持手段６に
おけるビジー信号保持中に、さらに下位バス３から低速
バス２を用いる別のアクセスの要求を受けたとき、下位
バス３に対してリトライを要求するようにする。そして
、先の低速バス２を用いるアクセスの転送中に下位バス
３から低速バス２を用いる別のアクセスの要求を受けた
ときは、リトライ信号送出手段８によって、下位バス３
に対してリトライの要求を行うことによって、このアク
セスを受信しないようにする。

【００３０】本発明は図１にその原理的構成を示すよう
に、高速バス１と低速バス２とからなる上位バスと下位
バス３とを接続し、つきはなし機能を有するとともに低
速バス２の転送中は高速バス１の転送を待つ機能を有す
るバスインタフェース回路４と、下位バス３の転送が所
定時間以内に行われたことを監視するタイマ５とを備え
たシステムにおけるバスインタフェース回路において、
ビジー信号保持手段６を設けて、下位バス３から低速バ
ス２を用いるアクセスを受信したときビジー信号を保持
する。そして、低速バス２を用いるアクセスの転送中に
下位バス３から高速バス１を用いるアクセスの要求を受
けたときは、ビジー信号保持手段６におけるビジー信号
の保持に基づいて、下位バス３に対して高速バス１を用
いるアクセスの受信完了通知の送出を抑制するとともに
、このアクセスを受信しないようにしたものである。

【００３１】従って本発明では、低速バス２を用いたつ
きはなしアクセスを受信したときは、この低速バス２の
転送が終了した後でなければ、次のアクセスを受信する
ことができないようにしたので、障害監視を行うタイマ
５の機能を果たすことができなくなることを防止できる
。

【００３２】また本発明においては、この場合、受信中
信号保持手段７を設けて、ビジー信号保持手段６におけ
るビジー信号保持中に下位バス３から高速バス１を用い
るアクセスの要求を受けたとき受信中信号を保持する。 そして、先の低速バス２を用いるアクセスの転送中はビ
ジー信号の保持に基づいて下位バス３に対して高速バス
１を用いるアクセスの受信完了通知の送出を抑制すると
ともに、このアクセスを受信しないようにし、低速バス
２を用いるアクセスの転送が終了したとき受信中信号保
持手段７における受信中信号の保持に基づいて、下位バ
ス３に対して高速バス１を用いるアクセスの受信完了通
知を送出するとともに、このアクセスを受信するように
する。

【００３３】さらに本発明においては、この場合、リト
ライ信号送出手段８を設けて、ビジー信号保持手段６に
おけるビジー信号保持中に、下位バス３から高速バス１
を用いるアクセスの要求を受けたとき、下位バス３に対
してリトライを要求するようにする。そして低速バス２
を用いるアクセスの転送中に下位バス３から高速バス１
を用いるアクセスの要求を受けたときは、リトライ信号
送出手段８によって下位バス３に対してリトライの要求
を行うことによって、このアクセスを受信しないように
する。

【００３４】

【実施例】図２は、本発明の一実施例におけるローカル
バスのライトアクセスのプロトコルを示したものである
。ＭＰＵがバスインタフェース回路に対してアクセスを
行うときは、ＭＰＵがバススタート（ＢＳ）信号を１サ
イクルアサートするとともに、リードアクセスとライト
アクセスの別を示すリード／ライト判別（ＲＷ）信号に
ライトを示す“０”をアサートし、また、アドレス（Ａ
ＤＲ）とデータ（ＤＡＴＡ）をアサートする。

【００３５】バスインタフェース回路は、ＢＳ信号を受
信すると、アドレスとデータの受信完了を判定する受信
判定を行った後、ライトアクセスのときは、直ちにデー
タ転送の終了を示すデータコンプリート（ＤＣ）信号を
１サイクルアサートする。従って、ライトアクセスは、
常につきはなしアクセスによって行われる。ＭＰＵは、
ＤＣ信号を受信すると、ＲＷ信号，アドレスおよびデー
タをネゲートして、転送動作を終了する。

【００３６】図３は図２の実施例に対応するローカルバ
ス受信制御回路の構成例を示したものであって、図１１
におけると同じものを同じ番号で示し、６１〜６８はア
ンドゲート、６９〜７２はオアゲート、７３，７４はフ
リップフロップ（ＦＦ）である。

【００３７】ＢＳ信号の発生時、フリップフロップ５１
でこれをサンプルし、ローカルバスのアドレスとデータ
の受信を示す受信判定信号が“１”になったとき、ＲＷ
信号がライトアクセス状態を示す“０”で、パラレルバ
スとシリアルバスの判別に用いられるローカルバス１６
のアドレスの最上位の１ビット（ＡＤＲ信号）がシリア
ルバスを指定する“１”であることを条件に、アンドゲ
ート６１，６７，オアゲート７２およびフリップフロッ
プ７４を経てビジー信号をアサートする。ビジー信号は
、一旦アサートすると、アンドゲート６８，オアゲート
７２を経てフリップフロップ７４に保持され、この状態
は、キューバッファ回路２７の書き込みヘッダＴＩＨが
読み出しヘッダＴＯＨに等しくなるまで続く。

【００３８】ビジー信号がネゲートしている状態で、Ｂ
Ｓ信号をサンプルしたときに、受信判定信号が発生する
と、アンドゲート６２を経てＦＩＦＯ書き込み信号を送
出し、その後、フリップフロップ５６を経てＦＩＦＯ部
２１の書き込みアドレスを更新するＴＩＡ更新信号を送
出し、さらにその後、フリップフロップ５７を経てキュ
ーバッファ部２７の書き込みヘッダを更新するＴＩＨ更
新信号を送出する。またこのとき、ＲＷ信号がライトア
クセス状態を示す“０”であれば、アンドゲート６３，
オアゲート７０およびフリップフロップ５５を経て、直
ちにアクセス受信完了を示すＤＣ信号を送出する。

【００３９】ビジー信号をアサートしているときに、Ｂ
Ｓ信号をサンプルし、かつ受信判定信号が発生したとき
は、ＦＩＦＯ書き込み信号，ＴＩＡ更新信号，ＴＩＨ更
新信号を送出せず、ＤＣ信号をアサートせずに、アンド
ゲート６４，オアゲート７１およびフリップフロップ７
３を経てＭＰＵ１８からの転送受信中を示す受信中信号
をアサートする。受信中信号は一旦アサートすると、ア
ンドゲート６５，オアゲート７１を経てフリップフロッ
プ７３に保持され、この状態は、キューバッファ回路２
７の書き込みヘッダＴＩＨが読み出しヘッダＴＯＨに等
しくなるまで続く。

【００４０】受信中信号がアサートされているときに、
書き込みヘッダＴＩＨが読み出しヘッダＴＯＨに等しく
なると、アンドゲート６８，６５を経てフリップフロッ
プ７４，７３の保持を解いて、ビジー信号と受信中信号
をともにネゲートするとともに、アンドゲート６６，オ
アゲート６９を経てＦＩＦＯ書き込み信号を送出し、そ
の後フリップフロップ５６を経てＴＩＡ更新信号を送出
し、さらにその後、フリップフロップ５７を経てＴＩＨ
更新信号を送出する。また、オアゲート７０およびフリ
ップフロップ５５を経てＤＣ信号を送出する。

【００４１】このように図２および図３に示された実施
例では、シリアルバスを用いたつきはなしアクセスを受
信したのちにアクセスの要求を受けたときは、システム
バスの転送中は転送が終了するまで待ち、転送が終了す
ると、次のアクセスの受信を行う。

【００４２】図４は本発明の他の実施例におけるローカ
ルバスのライトアクセスのプロトコルを示したものであ
って、ローカルバスにおける再転送を要求するリトライ
（ＲＥＴＲＹ）信号を持つ場合の、ローカルバスのライ
トアクセスのプロトコルを示したものである。ＭＰＵが
バスインタフェース回路に対してアクセスを行うときは
、ＭＰＵがＢＳ信号を１サイクルアサートするとともに
、ＲＷ信号にライトを示す“０”をアサートし、また、
アドレスとデータをアサートする。

【００４３】バスインタフェース回路は、ＢＳ信号を受
信すると、受信判定信号が発生した後、ライトアクセス
のときは、直ちにＤＣ信号を１サイクルアサートすると
ともに、リトライ信号をアサートする。このように、Ｍ
ＰＵのライトアクセスは、常につきはなしアクセスによ
って行われるとともに、バスインタフェース回路はシリ
アルバスを用いたつきはなしアクセスを受信した後は、
シリアルバスの転送が終了するまでの間に、次のアクセ
スの要求を受けると、常にリトライ要求を行うことによ
って、次のアクセスを受信しないようにする。

【００４４】図５は図４の実施例に対応するローカルバ
ス受信制御回路の構成例を示したものであって、図３に
おけると同じものを同じ番号で示し、８１，８２はアン
ドゲート、８３はフリップフロップ（ＦＦ）である。

【００４５】ＢＳ信号の発生時、フリップフロップ５１
でこのＢＳ信号をサンプルし、受信判定信号が発生した
とき、ＲＷ信号がライトアクセス状態を示す“０”で、
ＡＤＲ信号がシリアルバスを指定する“１”であること
を条件に、アンドゲート６１，６７，オアゲート７２お
よびフリップフロップ７４を経てビジー信号をアサート
する。ビジー信号は、一旦アサートすると、アンドゲー
ト６８，オアゲート７２を経てフリップフロップ７４に
保持され、この状態は、キューバッファ回路２７の書き
込みヘッダＴＩＨが読み出しヘッダＴＯＨに等しくなる
まで継続する。

【００４６】ビジー信号がネゲートしている状態で、Ｂ
Ｓ信号をサンプルしたときに、受信判定信号が発生する
と、アンドゲート６２，オアゲート６９を経てＦＩＦＯ
書き込み信号を送出し、その後、フリップフロップ５６
を経てＴＩＡ更新信号を送出し、さらにその後、フリッ
プフロップ５７を経てＴＩＨ更新信号を送出する。

【００４７】ＢＳ信号をサンプルし、ＲＷ信号がライト
アクセスを示す“０”であって、かつ受信判定信号が発
生したときは、ビジー信号の状態に係わらず、アンドゲ
ート８１，フリップフロップ５５を経てＤＣ信号をアサ
ートするとともに、ビジー信号がアサートされていると
き、アンドゲート８２，フリップフロップ８３を経てリ
トライ（ＲＥＴＲＹ）信号をアサートする。

【００４８】このように図４および図５に示された実施
例では、シリアルバスを用いたつきはなしアクセスを受
信したのちにアクセスの要求を受けたときは、シリアル
バスの転送が終了するまでの間、次のアクセスの要求を
受けると、常にリトライ要求を行い、アクセスを受信し
ない。

【００４９】図６は、ローカルバスのタイマの構成例を
示したものであって、９１はオアゲート、９２，９３は
フリップフロップ（ＦＦ）、９４，９５はアンドゲート
、９６はカウンタ、９７，９８はフリップフロップ（Ｆ
Ｆ）である。

【００５０】バスインタフェース回路１７においてＢＳ
信号が発生したとき、これを受信することによって、フ
リップフロップ９２を経てロード信号を与えられて初期
値をロードされるとともに、オアゲート９１，アンドゲ
ート９５を経てフリップフロップ９３が保持されること
によって、アンドゲート９４を経てクロックＣＬＫを与
えられてカウンタ９６が動作し、タイマが起動する。そ
してバスインタフェース回路１７からＤＣ信号を受信し
たとき、フリップフロップ９３が保持を解かれることに
よって、タイマが停止する。ローカルバス１６上でＢＳ
信号を受信したのちに、タイマオーバフロー信号ＣＯが
発生したときは、フリップフロップ９７を経てタイマ自
らＤＣ信号をアサートするとともに、フリップフロップ
９８を経てバスエラー（ＢＥＲＲ）信号をアサートして
、バスマスタであるＭＰＵ１８に通知する。

【００５１】本発明は、上述のシステムにおいて、低速
バスの転送中は高速バスの転送を待ち、低速バスの転送
終了後に高速バスの転送を行うシステムに対しても適用
される。この場合は、図９に示されたシステムバスの送
信機能において、図示されないＦＩＦＯ部２１の制御回
路の制御に基づいて、最初低速バスを受信してＦＩＦＯ
部２１に書き込んだ後に次のアクセスを受信した場合は
、システムバス側に対して、低速バスの送信を完了した
後でないと、ＦＩＦＯ部２１から次のアクセスを読み出
さないように構成されており、従って、低速バスの転送
中は高速バスの転送を待ち、低速バスの転送終了後に高
速バスの転送を行うようになっている。

【００５２】図３および図５に示されたローカルバス受
信制御回路は、このような場合においても適用されるも
のである。すなわち、パラレルバスとシリアルバスの選
択を指示するＡＤＲ信号の選択によって、低速バスを用
いるアクセスの転送中に下位バスから高速バスを用いる
アクセスの要求を受けたとき、下位バスに対して高速バ
スを用いるアクセスの受信完了通知の送出を抑制し、こ
のアクセスを受信しないように制御することができる。

【００５３】また、低速バスを用いるアクセスの転送中
に下位バスから高速バスを用いるアクセスの要求を受け
たとき、下位バスに対して高速バスを用いるアクセスの
受信完了通知の送出を抑制し、このアクセスを受信しな
いように制御するとともに、低速バスを用いるアクセス
の転送終了時、下位バスに対して高速バスを用いるアク
セスの受信完了通知を送出し、このアクセスを受信する
ようにすることができる。

【００５４】さらに、低速バスを用いるアクセスの転送
中に下位バスから高速バスを用いるアクセスの要求を受
けたときは、下位バスに対してリトライの要求を行うよ
うにすることができる。

【００５５】

【発明の効果】以上説明したように本発明によれば、上
位バスと下位バスとの間の転送を制御するバスインタフ
ェース回路がつきはなしアクセス機能を有する場合に、
低速バスを用いたつきはなしアクセスを受信したときは
、この低速バスの転送が終了するまで、次のアクセスを
受信しないようにしたので、ローカルバスにおける障害
監視を行うタイマの機能を果たすことができなくなるこ
とが防止される。

【図面の簡単な説明】

【図１】本発明の原理的構成を示す図である。

【図２】本発明の一実施例におけるローカルバスのライ
トアクセスのプロトコルを示す図である。

【図３】図２の実施例に対応するローカルバス受信制御
回路の構成例を示す図である。

【図４】本発明の他の実施例におけるローカルバスのラ
イトアクセスのプロトコルを示す図である。

【図５】図４の実施例に対応するローカルバス受信制御
回路の構成例を示す図である。

【図６】ローカルバスのタイマの構成例を示す図である
。

【図７】従来のおよび本発明が適用されるシステムの構
成例を示す図である。

【図８】ＣＰＵ装置の構成例を示す図である。

【図９】バスインタフェース回路のシステムバス送信機
能の構成を示す図である。

【図１０】キューバッファ部の構成例を示す図である。

【図１１】従来のローカルバス受信制御回路の構成例を
示す図である。

【符号の説明】

１　　高速バス ２　　低速バス ３　　下位バス ４　　バスインタフェース回路 ５　　タイマ ６　　ビジー信号保持手段 ７　　受信中信号保持手段 ８　　リトライ信号送出手段

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　高速バス（１）と低速バス（２）とか
   らなる上位バスと下位バス（３）とを接続し、つきはな
   し機能を有するバスインタフェース回路（４）と、下位
   バス（３）の転送が所定時間以内に行われたことを監視
   するタイマ（５）とを備えたシステムにおける前記バス
   インタフェース回路において、下位バス（３）から低速
   バス（２）を用いるアクセスを受信したときビジー信号
   を保持するビジー信号保持手段（６）を設け、該低速バ
   ス（２）を用いるアクセスの転送中に下位バス（３）か
   ら低速バス（２）を用いる別のアクセスの要求を受けた
   ときは、前記ビジー信号の保持に基づいて下位バス（３
   ）に対して後の低速バス（２）を用いるアクセスの受信
   完了通知の送出を抑制し該アクセスを受信しないことを
   特徴とするバスインタフェース回路。
2. 【請求項２】　　請求項１に記載のバスインタフェース
   回路において、前記ビジー信号保持中にさらに下位バス
   （３）から低速バス（２）を用いる別のアクセスの要求
   を受けたとき受信中信号を保持する受信中信号保持手段
   （７）を設け、先の低速バス（２）を用いるアクセスの
   転送中は前記ビジー信号の保持に基づいて下位バス（３
   ）に対して後の低速バス（２）を用いるアクセスの受信
   完了通知の送出を抑制し該アクセスを受信しないととも
   に、先の低速バス（２）を用いるアクセスの転送終了時
   前記受信中信号の保持に基づいて下位バス（３）に対し
   て後の低速バス（２）を用いるアクセスの受信完了通知
   を送出し該アクセスを受信することを特徴とするバスイ
   ンタフェース回路。
3. 【請求項３】　　請求項１に記載のバスインタフェース
   回路において、前記ビジー信号保持中にさらに下位バス
   （３）から低速バス（２）を用いる別のアクセスの要求
   を受けたとき下位バス（３）に対してリトライを要求す
   るリトライ信号送出手段（８）を設け、先の低速バス（
   ２）を用いるアクセスの転送中に下位バス（３）から低
   速バス（２）を用いる別のアクセスの要求を受けたとき
   は、下位バス（３）に対してリトライの要求を行うこと
   を特徴とするバスインタフェース回路。
4. 【請求項４】　　高速バス（１）と低速バス（２）とか
   らなる上位バスと下位バス（３）とを接続し、つきはな
   し機能を有するとともに低速バス（２）の転送中は高速
   バス（１）の転送を待つ機能を有するバスインタフェー
   ス回路（４）と、下位バス（３）の転送が所定時間以内
   に行われたことを監視するタイマ（５）とを備えたシス
   テムにおける前記バスインタフェース回路において、下
   位バス（３）から低速バス（２）を用いるアクセスを受
   信したときビジー信号を保持するビジー信号保持手段（
   ６）を設け、該低速バス（２）を用いるアクセスの転送
   中に下位バス（３）から高速バス（１）を用いるアクセ
   スの要求を受けたときは、前記ビジー信号の保持に基づ
   いて下位バス（３）に対して高速バス（１）を用いるア
   クセスの受信完了通知の送出を抑制し該アクセスを受信
   しないことを特徴とするバスインタフェース回路。
5. 【請求項５】　　請求項４に記載のバスインタフェース
   回路において、前記ビジー信号保持中に下位バス（３）
   から高速バス（１）を用いるアクセスの要求を受けたと
   き受信中信号を保持する受信中信号保持手段（７）を設
   け、先の低速バス（２）を用いるアクセスの転送中は前
   記ビジー信号の保持に基づいて下位バス（３）に対して
   高速バス（１）を用いるアクセスの受信完了通知の送出
   を抑制し該アクセスを受信しないとともに、低速バス（
   ２）を用いるアクセスの転送終了時前記受信中信号の保
   持に基づいて下位バス（３）に対して高速バス（１）を
   用いるアクセスの受信完了通知を送出し該アクセスを受
   信することを特徴とするバスインタフェース回路。
6. 【請求項６】　　請求項４に記載のバスインタフェース
   回路において、前記ビジー信号保持中に下位バス（３）
   から高速バス（１）を用いるアクセスの要求を受けたと
   き下位バス（３）に対してリトライを要求するリトライ
   信号送出手段（８）を設け、低速バス（２）を用いるア
   クセスの転送中に下位バス（３）から高速バス（１）を
   用いるアクセスの要求を受けたときは、下位バス（３）
   に対してリトライの要求を行うことを特徴とするバスイ
   ンタフェース回路。