JPH08508840A - ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 - Google Patents
ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類Info
- Publication number
- JPH08508840A JPH08508840A JP7521090A JP52109095A JPH08508840A JP H08508840 A JPH08508840 A JP H08508840A JP 7521090 A JP7521090 A JP 7521090A JP 52109095 A JP52109095 A JP 52109095A JP H08508840 A JPH08508840 A JP H08508840A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- processing system
- data processing
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. − データポート手段と、 − 前記データポート手段と並列に結合されシーケンシャルデータの処理を行 う複数の処理素子と、 − 前記データポート手段および前記処理素子の間に結合されデータ通信を管 理する制御手段とを具えるデータ処理システムにおいて、 − 前記制御手段が複数のバッファ手段を具え、これらのバッファ手段の各々 が複数のバッファセグメントを含み、 − 前記制御手段が前記バッファ手段の各々におけるバッファセグメントの1 つを前記処理素子の1つに選択的に接続するように作用することを特徴とするデ ータ処理システム。 2. 請求項1に記載のデータ処理システムにおいて、前記バッファ手段を前記 データポート手段に並列に接続するバスを具え、前記制御手段が前記バッファセ グメントを前記バスに選択的に接続するように作用することを特徴とするデータ 処理システム。 3. 請求項1に記載のデータ処理システムにおいて、前記データポート手段と 少なくとも前記バッファ手段の第1のものおよび前記バッファ手段の第2のもの との各々の間に、各々第1および第2速度でシーケンシャルデータを転送するた めの第1および第2バスを具えることを特徴とするデータ処理システム。 4. 請求項3に記載のデータ処理システムにおいて、前記第1バッファのバッ ファセグメントが第1の容量を有し、前記第2バッファのバッファセグメントが 前記第1の容量と異なった第2の容量を有することを特徴とするデータ処理シス テム。 5. 請求項1に記載のデータ処理システムにおいて、各々の前記処理素子がメ モリユニットを具えることを特徴とするデータ処理システム。 6. 請求項2に記載のデータ処理システムにおいて、各々のメモリユニットが ランダムアクセスメモリを含むことを特徴とするデータ処理システム。 7. 請求項4に記載のデータ処理システムにおいて、前記ランダムアクセスメ モリがページモードDRAMを含むことを特徴とするデータ処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP94200333 | 1994-02-04 | ||
EP94200333.6 | 1994-02-04 | ||
PCT/IB1995/000060 WO1995022094A2 (en) | 1994-02-04 | 1995-01-27 | Sorting sequential data prior to distribution over parallel processors in random access manner |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006130954A Division JP2006294049A (ja) | 1994-02-04 | 2006-05-10 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08508840A true JPH08508840A (ja) | 1996-09-17 |
Family
ID=8216635
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7521090A Pending JPH08508840A (ja) | 1994-02-04 | 1995-01-27 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
JP2006130954A Pending JP2006294049A (ja) | 1994-02-04 | 2006-05-10 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006130954A Pending JP2006294049A (ja) | 1994-02-04 | 2006-05-10 | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5612863A (ja) |
EP (1) | EP0693195B1 (ja) |
JP (2) | JPH08508840A (ja) |
KR (1) | KR100358610B1 (ja) |
DE (1) | DE69523677T2 (ja) |
SG (1) | SG48361A1 (ja) |
WO (1) | WO1995022094A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6405267B1 (en) * | 1999-01-22 | 2002-06-11 | S3 Graphics Co., Ltd. | Command reordering for out of order bus transfer |
US7039482B2 (en) | 2003-10-28 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Floating process flow control system to handle operation events in a full automation plant |
US8400458B2 (en) * | 2009-09-09 | 2013-03-19 | Hewlett-Packard Development Company, L.P. | Method and system for blocking data on a GPU |
US9866427B2 (en) | 2015-02-16 | 2018-01-09 | Juniper Networks, Inc. | Multi-stage switch fabric fault detection and handling |
US10164906B1 (en) * | 2015-09-30 | 2018-12-25 | Juniper Networks, Inc. | Scalable switch fabric cell reordering |
US10951527B2 (en) | 2018-12-28 | 2021-03-16 | Juniper Networks, Inc. | Switch fabric packet flow reordering |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521874A (en) * | 1982-09-28 | 1985-06-04 | Trw Inc. | Random access memory device |
JPS61224062A (ja) * | 1985-03-29 | 1986-10-04 | Fujitsu Ltd | 共通バスのデ−タ転送能力管理方式 |
JPH0766361B2 (ja) * | 1985-06-14 | 1995-07-19 | 富士通株式会社 | データ転送方法 |
JPS62181551A (ja) * | 1986-02-06 | 1987-08-08 | Matsushita Electric Ind Co Ltd | ゲ−トウエイ装置 |
US5293481A (en) * | 1987-02-18 | 1994-03-08 | Canon Kabushiki Kaisha | Data parallel processing apparatus |
US5029018A (en) * | 1987-11-18 | 1991-07-02 | Nissan Motor Company, Limited | Structure of image processing system |
NL8800053A (nl) * | 1988-01-11 | 1989-08-01 | Philips Nv | Videoprocessorsysteem, alsmede afbeeldingssysteem en beeldopslagsysteem, voorzien van een dergelijk videoprocessorsysteem. |
US5197140A (en) * | 1989-11-17 | 1993-03-23 | Texas Instruments Incorporated | Sliced addressing multi-processor and method of operation |
GB9007343D0 (en) * | 1990-04-02 | 1990-05-30 | Questech Ltd | Data processing system |
JPH04280349A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | バスインタフェース回路 |
JPH04372241A (ja) * | 1991-06-20 | 1992-12-25 | Fujitsu Ltd | 伝送装置 |
US5315700A (en) * | 1992-02-18 | 1994-05-24 | Neopath, Inc. | Method and apparatus for rapidly processing data sequences |
-
1995
- 1995-01-27 SG SG1996009123A patent/SG48361A1/en unknown
- 1995-01-27 KR KR1019950704290A patent/KR100358610B1/ko not_active IP Right Cessation
- 1995-01-27 WO PCT/IB1995/000060 patent/WO1995022094A2/en active IP Right Grant
- 1995-01-27 EP EP95905736A patent/EP0693195B1/en not_active Expired - Lifetime
- 1995-01-27 DE DE69523677T patent/DE69523677T2/de not_active Expired - Lifetime
- 1995-01-27 JP JP7521090A patent/JPH08508840A/ja active Pending
- 1995-02-03 US US08/383,392 patent/US5612863A/en not_active Expired - Lifetime
-
2006
- 2006-05-10 JP JP2006130954A patent/JP2006294049A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR960702128A (ko) | 1996-03-28 |
EP0693195A1 (en) | 1996-01-24 |
JP2006294049A (ja) | 2006-10-26 |
DE69523677D1 (de) | 2001-12-13 |
WO1995022094A3 (en) | 1995-09-21 |
US5612863A (en) | 1997-03-18 |
DE69523677T2 (de) | 2002-08-01 |
WO1995022094A2 (en) | 1995-08-17 |
SG48361A1 (en) | 1998-04-17 |
EP0693195B1 (en) | 2001-11-07 |
KR100358610B1 (ko) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100557594C (zh) | 数据处理器的状态引擎 | |
US4630258A (en) | Packet switched multiport memory NXM switch node and processing method | |
US5970510A (en) | Distributed memory addressing system | |
CN101226519B (zh) | 多路径可访问半导体存储器设备及其邮箱访问控制方法 | |
US5535408A (en) | Processor chip for parallel processing system | |
US4130885A (en) | Packet memory system for processing many independent memory transactions concurrently | |
CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
CN101006437A (zh) | 处理器存储系统 | |
JP2006294049A (ja) | ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類 | |
CN1301467C (zh) | 计算机系统内部数据存取方法与相关装置 | |
US11704270B2 (en) | Networked computer with multiple embedded rings | |
JP2731742B2 (ja) | クラスタ構成の並列計算機 | |
US20220019552A1 (en) | Routing in a Network of Processors | |
CN100520748C (zh) | 数据处理系统 | |
EP1241582A2 (en) | Apparatus and method for sequencing memory operations in an asynchronous switch fabric | |
US5465369A (en) | Network structure for parallel software processing | |
JP3643121B2 (ja) | データ処理システム | |
JP2976700B2 (ja) | プロセッサ間同期制御方式 | |
Sharif et al. | Design and simulations of a serial-link interconnection network for a massively parallel computer system | |
JPH0934736A (ja) | 動作切替えコントローラ | |
Waterson et al. | Shared memory optical/electronic computer: architecture design | |
MCMILLEN | A STUDY OF MULTISTAGE INTERCONNECTION NETWORKS: DESIGN, DISTRIBUTED CONTROL, FAULT TOLERANCE, AND PERFORMANCE (ADM, IADM) | |
JPS62297960A (ja) | デ−タ転送方式 | |
Kahle et al. | The Connection Machine'Message Router | |
Le | Configurable networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060706 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080311 |