CN101221981A - 具有混合高介电材料层的电子元件及其制造方法 - Google Patents

具有混合高介电材料层的电子元件及其制造方法 Download PDF

Info

Publication number
CN101221981A
CN101221981A CNA200710001664XA CN200710001664A CN101221981A CN 101221981 A CN101221981 A CN 101221981A CN A200710001664X A CNA200710001664X A CN A200710001664XA CN 200710001664 A CN200710001664 A CN 200710001664A CN 101221981 A CN101221981 A CN 101221981A
Authority
CN
China
Prior art keywords
layer
electronic component
high dielectric
dielectric material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710001664XA
Other languages
English (en)
Other versions
CN101221981B (zh
Inventor
林蔚伶
温景发
李文熙
胡堂祥
王俊杰
李正中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN200710001664XA priority Critical patent/CN101221981B/zh
Publication of CN101221981A publication Critical patent/CN101221981A/zh
Application granted granted Critical
Publication of CN101221981B publication Critical patent/CN101221981B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种具有混合高介电材料层的电子元件及其制造方法。该电子元件包括基板,第一电极层设置于基板上。多层绝缘层包括第一介电层以及第二介电层,其中第一介电层与第二介电层之间互溶且实质上无界面存在。第二电极层设置于该多层绝缘层上。

Description

具有混合高介电材料层的电子元件及其制造方法
技术领域
本发明涉及一种具高介电常数介电层的电子元件,特别涉及一种具有高介电纳米粒子与高分子介质组合成的有机无机混合介电材料的电子元件及其制造方法。
背景技术
场效应晶体管的半导体载子传输,是在栅极施加电压,在半导体与栅极绝缘层间的界面形成足够诱导电荷以促使载子传输,欲使场效应晶体管于低操作偏压下即拥有高电流值ID,除了半导体的载流子迁移率、通道宽长比外,尚与电容有关。而高电容是取决于绝缘层膜厚薄与高介电常数,故制作较薄的高介电栅极绝缘层即可在低操作偏压下获得大电流值ID,达到低能耗的目的。
美国专利第6,586,791号揭露一种以纳米级陶瓷粉体混入高分子材料形成悬浮溶液,并将此溶液经由旋转涂布(spin coating)的方式涂布制作栅极绝缘层。然而,上述现有方法所形成的栅极绝缘层,其表面粗糙具有条纹状且平坦度不佳,易造成漏电路径而使得电子元件于操作时漏电流偏高。
图1显示现有技术以纳米级陶瓷粉体混入高分子的悬浮溶液制作的有机薄膜晶体管的剖面示意图。请参阅图1,有机薄膜晶体管包括浓掺杂硅基板10,于其背面设置金属层15,作为栅极电极。绝缘层20形成于浓掺杂硅基板10的正面。源极25与漏极30彼此相隔特定距离,设置于绝缘层20上。有机半导体层35设置于浓掺杂硅基板10上,且覆盖源极25与漏极30以及源极25与漏极30之间。由于绝缘层20由旋转涂布纳米级陶瓷粉体与高分子的悬浮溶液形成,其表面粗糙具有条纹状且平坦度不佳,(亦即于膜厚为0.6μm条件下,其峰-谷(peak-to-valley)的厚度差高达0.3μm),易使得电子元件于操作时漏电流偏高。
美国专利第6,558,987号揭露一种薄膜晶体管(TFT)结构及制造方法。利用双层介电层结构制作TFT元件介电层,其中皆以化学气相沉积法(CVD)沉积无机材料(例如:氮化硅(SiNx)或氧化硅(SiOx))。于第一层沉积后,经刷洗步骤去除污染物,接着沉积第二层相同的介电层材料,以避免缺陷产生。
美国专利第6,563,174号揭露一种利用双层介电层结构制作TFT元件的无机介电层,其中第一层通常为氮化硅(SiNx),而第二层通常为金属氧化物(例如:钛酸钡(BaTiO3)、锆酸钙(CaZrO3)或锡酸锶(SrSnO3)),导入第二层是为了改善半导体层(例如:ZnO)的结晶性以提高载流子迁移率进而提升TFT元件特性。
然而,现有技术的无机高介电层TFT元件必须通过CVD工艺形成高介电材料层,无法达到如化学溶液工艺具有低成本与易于大面积化的优点,且CVD工艺温度通常较高(一般高于200℃),并不利应用于塑胶基板的元件制造。
美国专利第7,005,674号揭露一种于有机薄膜晶体管(OTFT)的元件结构及制造方法。利用双层有机介电层结构制作高介电绝缘层,其中第一层为高介电绝缘材料,第二层以高分子材料覆盖,藉此与半导体相匹配,达到提升元件特性的目的。
图2显示另一传统有机薄膜晶体管的剖面示意图。请参阅图2,有机薄膜晶体管包括基板50,其上有栅极电极55,第一绝缘层60设置于基板50上,且覆盖栅极电极55。第二绝缘层65设置于第一绝缘层60上。有机半导体层70设置第二绝缘层65。源极80与漏极90彼此相隔特定距离,设置于有机半导体层70上。虽然第二绝缘层可改善原先有机半导体层70与具高介电常数的第一绝缘层60之间的界面性质,然而第二绝缘层65与第一绝缘层60之间具有粗糙的界面,易造成漏电路径使得电子元件于操作时漏电流偏高。
上述传统的有机薄膜晶体管的栅极介电层为双层结构,虽然增加了栅极介电层的厚度,但因第二绝缘层的介电常数小于第一绝缘层的介电常数而使得总介电常数,提高有限,因而使其应用在晶体管元件时受到限制。
发明内容
有鉴于此,本发明提供一种溶液法制作具高介电材料层的电子元件,提高纳米级高介电材料粒子的分散性与改善膜的表面粗糙度,提升元件的特性。
本发明另提供具高度分散且实质上无界面的多层介电材料层的电子元件,避免因表面粗糙造成漏电路径而使得电子元件于操作时漏电流偏高。
因此,本发明提供一种具有混合高介电材料层的电子元件,包括:基板;第一电极层设置于基板上;多层绝缘层包括第一介电层以及第二介电层,其中第一介电层与第二介电层之间互溶且实质上无界面存在;以及第二电极层设置于该多层绝缘层上。
本发明另提供一种具有混合高介电材料层的电子元件的制造方法,包括:提供基板;形成第一电极层于该基板上;依序形成第一介电层及第二介电层以构成多层绝缘层,其中该第一介电层与该第二介电层之间互溶且实质上无界面存在;以及形成第二电极层设置于该多层绝缘层上。
为使本发明的特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1显示现有技术以纳米级陶瓷粉体混入高分子的悬浮溶液制作的有机薄膜晶体管的剖面示意图;
图2显示另一传统有机薄膜晶体管的剖面示意图;
图3A-3B显示根据本发明实施例的顶接触有机薄膜晶体管(OTFT)的剖面示意图;
图3C显示根据本发明另一实施例的底接触有机薄膜晶体管(OTFT)的剖面示意图;
图4显示根据本发明实施例的底接触有机薄膜晶体管(OTFT)的电性图;
图5A显示根据本发明实施例的第一介电层形成于基底上的扫描电子显微镜(SEM)的剖面影像;以及
图5B显示根据本发明实施例的第二介电层形成于第一介电层上后的扫描电子显微镜(SEM)的剖面影像。
附图标记说明
10  浓掺杂硅基板    15  金属层
20  绝缘层          25  源极
30  漏极            35  有机半导体层
50  基板            55  栅极电极
60  第一绝缘层            65  第二绝缘层
70  有机半导体层          80  源极
90  漏极                  100a、100b  顶接触有机薄膜晶体管
110、210  基板            120、220  第一电极层
130a、230a  第一介电层    130b、230b  第二介电层
135、235  虚拟界面        140a、140b、240  半导体层
145  间距                 150、250  源极
160、260  漏极            200  底接触有机薄膜晶体管
400  基板                 450A  第一介电层
450B  有机无机混合多层介电层
具体实施方式
本发明提供一种通过与第一层高介电材料相互溶的第二层材料进行涂布,形成有机无机混合多层介电层,以达到协助高介电纳米粒子的分散性与改善膜的表面粗糙度,进而提升元件特性。本发明的具有混合高介电材料层的电子元件,包括基板,第一电极层设置于基板上,多层绝缘层包括一第一介电层以及第二介电层,其中第一介电层与第二介电层之间互溶且实质上无界面存在,以及第二电极层设置于多层绝缘层上。上述电子元件包括场效应晶体管、有机薄膜晶体管(OTFT)、无机薄膜晶体管或金属-绝缘体-金属(MIM)电容。
图3A-3B显示根据本发明实施例的顶接触有机薄膜晶体管(OTFT)的剖面示意图。请参阅图3A,顶接触有机薄膜晶体管(OTFT)100a包括基板110。第一电极层120设置于基板110上,作为栅极电极。多层绝缘层包括第一介电层130a以及第二介电层130b,其中第一介电层与第二介电层之间互溶且实质上界面不存在,或以虚拟界面135表示。以及第二电极层包括相隔离的源极150与漏极160,且半导体层140a作为有机薄膜晶体管的有源层,其中半导体层140a的两端的部分分别由源极150与漏极160覆盖,且源极150与漏极160间相隔特定间距145。
本发明实施例的顶接触有机薄膜晶体管(OTFT)的半导体层并不限定于图案化的条件。请参阅图3B,顶接触有机薄膜晶体管(OTFT)100b包括基板110。第一电极层120设置于基板110上,作为栅极电极。多层绝缘层包括第一介电层130a以及第二介电层130b,其中第一介电层与第二介电层之间互溶且实质上界面不存在,或以虚拟界面135表示。以及第二电极层包括相隔离的源极150与漏极160,且半导体层140b全面性地形成于第二介电层130b上,作为有机薄膜晶体管的有源层,其中源极150与漏极160间相隔特定间距145,设置于半导体层140b上。应注意的是,于应用于显示器装置的有源元件阵列基板时,各个有机薄膜晶体管(OTFT)的半导体层之间以相互隔离的型态为优选。
图3C显示根据本发明另一实施例的底接触有机薄膜晶体管(OTFT)的剖面示意图。请参阅图3C,底接触有机薄膜晶体管(OTFT)200包括基板210。第一电极层220设置于基板210上,作为栅极电极。多层绝缘层包括第一介电层230a以及第二介电层230b,其中第一介电层230a与第二介电层230b之间互溶且实质上界面不存在,或以虚拟界面235表示。以及第二电极层包括相隔离的源极250与漏极260,且半导体层240作为有机薄膜晶体管的有源层,其中源极250与漏极260相对的端点部分由半导体层240的两端覆盖。
根据本发明的优选实施例,第一介电层包括高介电材料,由高介电纳米粒子与感光型或非感光型高分子介质所组合而成的有机无机混合材料。上述高介电纳米粒子包括金属氧化物纳米粒子、铁电绝缘纳米粒子或金属氧化物与铁电纳米粒子的组合。金属氧化物纳米粒子包括氧化铝(Al2O3)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化硅(SiO2)、氧化钡(BaO)、氧化铪(HfO2)、氧化锗(GeO2)、氧化钇(Y2O3)、氧化铯(CeO2)、或上述纳米粒子的组合。再者,铁电绝缘纳米粒子包括钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸铋(Bi4Ti3O12)、钛酸锶钡(BST)、钛酸锆钡(BZT)、钛酸铅锆(PZT)或铁电纳米粒子的组合。
感光型或非感光型高分子介质包括聚亚酰胺、聚酰胺、聚乙烯醇、聚乙烯酚、聚丙烯酸酯、环氧化物、聚氨基甲酸酯、含氟高分子、聚硅氧烷、聚酯、聚丙烯腈、聚苯乙烯或聚乙烯。其形成方式包括直接形成所期望的图案化结构,例如直接以狭缝模具式涂布(slot die coating)、凸版印刷法(flexographic coating)、喷墨涂布法(inkjet printing)、微接触式印刷(microcontact printing)、纳米印刷(nanoimprinting)、网板印刷(screen printing)形成。或者,先形成薄膜再将其图案化,例如先以旋转涂布法(spin coating)、狭缝模具式涂布(slot die coating),浸泡式涂布法(dip coating)或喷涂法(spray)涂布形成薄膜,再以光刻、蚀刻法或激光消融法(laser ablation)将其图案化。接着,选择能与第一层高介电材料相互溶的第二层材料进行涂布,其工艺方法可与第一层相同或不同,藉以促使第一层表面纳米粒子的均匀分散,使之分散至第二层并达到平坦化的效果,且由于纳米粒子分散至第二层因而提高第二层的介电常数,故更有利于元件特性的提升。
图4显示根据本发明实施例的底接触有机薄膜晶体管(OTFT)的电性图。在图4中,底接触有机薄膜晶体管的开/关比率(on/off ratio)约为105,载流子迁移率(mobility)为0.075cm2/Vs,阈值电压(Vth)为-9V,由电容-电压(C-V)量测经计算其栅极介电层的介电常数大于或等于7。
图5A显示根据本发明实施例的第一介电层形成于基底上的扫描电子显微镜(SEM)的剖面影像。由图5A得知,由高介电纳米粒子与感光型或非感光型高分子介质所组合而成的有机无机混合材料所构成的第一介电层450A,经溶液工艺方式涂布于基板400上,具有粗糙的表面。
图5B显示根据本发明实施例的第二介电层形成于第一介电层上后的扫描电子显微镜(SEM)的剖面影像。由图5B得知,选择能与第一介电层的高介电材料相互溶的材料进行涂布第二介电层,形成有机无机混合多层介电层450B。促使第一介电层表面纳米粒子的均匀分散,使之分散至第二介电层并达到平坦化的效果,第二介电层彼此互溶且实质上无界面存在。且由于纳米粒子分散至第二层因而提高第二层的介电常数,故更有利于元件特性的提升。
本发明虽以优选实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当由权利要求所界定的为准。

Claims (29)

1.一种具有混合高介电材料层的电子元件,包括:
基板;
第一电极层设置于该基板上;
多层绝缘层包括第一介电层以及第二介电层,其中该第一介电层与该第二介电层之间互溶且实质上无界面存在;以及
第二电极层设置于该多层绝缘层上。
2.如权利要求1所述的具有混合高介电材料层的电子元件,其中该电子元件为场效应晶体管、有机薄膜晶体管、无机薄膜晶体管或金属-绝缘体-金属电容。
3.如权利要求2所述的具有混合高介电材料层的电子元件,其中该有机薄膜晶体管的结构为顶接触结构,其中该第二电极层包括相隔离的源极与漏极,且半导体层作为该有机薄膜晶体管的有源层,其中该半导体层由该源极与该漏极覆盖。
4.如权利要求2所述的具有混合高介电材料层的电子元件,其中该有机薄膜晶体管的结构为底接触结构,其中该第二电极层包括相隔离的源极与漏极,且半导体层作为该有机薄膜晶体管的有源层,其中该源极与该漏极的部分由该半导体层覆盖。
5.如权利要求1所述的具有混合高介电材料层的电子元件,其中该第一介电层包括高介电材料,由高介电纳米粒子与感光型或非感光型高分子介质所组合而成的有机无机混合材料。
6.如权利要求5所述的具有混合高介电材料层的电子元件,其中该高介电纳米粒子包括金属氧化物纳米粒子、铁电绝缘纳米粒子或金属氧化物与铁电纳米粒子的组合。
7.如权利要求6所述的具有混合高介电材料层的电子元件,其中该金属氧化物纳米粒子包括氧化铝、氧化钛、氧化锆、氧化钽、氧化硅、氧化钡、氧化铪、氧化锗、氧化钇、氧化铯或上述纳米粒子的组合。
8.如权利要求6所述的具有混合高介电材料层的电子元件,其中该铁电绝缘纳米粒子包括钛酸钡、钛酸锶、钛酸铋、钛酸锶钡、钛酸锆钡、钛酸铅锆或铁电纳米粒子的组合。
9.如权利要求5所述的具有混合高介电材料层的电子元件,其中感光型或非感光型高分子介质包括聚亚酰胺、聚酰胺、聚乙烯醇、聚乙烯酚、聚丙烯酸酯、环氧化物、聚氨基甲酸酯、含氟高分子、聚硅氧烷、聚酯、聚丙烯腈、聚苯乙烯或聚乙烯。
10.如权利要求1所述的具有混合高介电材料层的电子元件,其中该第二介电层与该第一介电层相互溶且与该第一介电层为相同的高分子绝缘材料。
11.如权利要求1所述的具有混合高介电材料层的电子元件,其中该第二介电层与该第一介电层相互溶且与该第一介电层为不同的高分子绝缘材料。
12.如权利要求10所述的具有混合高介电材料层的电子元件,其中该第二介电层是以溶液工艺方式涂布于第一介电层上,彼此互溶且实质上无界面存在。
13.一种具有混合高介电材料层的电子元件的制造方法,包括:
提供基板;
形成第一电极层于该基板上;
依序形成第一介电层及第二介电层以构成多层绝缘层,其中该第一介电层与该第二介电层之间互溶且实质上无界面存在;以及
形成第二电极层设置于该多层绝缘层上。
14.如权利要求13所述的具有混合高介电材料层的电子元件的制造方法,其中该电子元件为场效应晶体管、有机薄膜晶体管、无机薄膜晶体管或金属-绝缘体-金属电容。
15.如权利要求14所述的具有混合高介电材料层的电子元件的制造方法,其中该有机薄膜晶体管的结构为顶接触结构,其中该第二电极层包括相隔离的源极与漏极,且半导体层作为该有机薄膜晶体管的有源层,其中该半导体层的两端的部分分别由该源极与该漏极覆盖。
16.如权利要求14所述的具有混合高介电材料层的电子元件的制造方法,其中该有机薄膜晶体管的结构为底接触结构,其中该第二电极层包括相隔离的源极与漏极,且半导体层作为该有机薄膜晶体管的有源层,其中该源极与该漏极相对的端点部分由该半导体层的两端覆盖。
17.如权利要求13所述的具有混合高介电材料层的电子元件的制造方法,其中该第一介电层包括高介电材料,由高介电纳米粒子与感光型或非感光型高分子介质所组合而成的有机无机混合材料。
18.如权利要求17所述的具有混合高介电材料层的电子元件的制造方法,其中该高介电纳米粒子包括金属氧化物纳米粒子或铁电绝缘纳米粒子。
19.如权利要求18所述的具有混合高介电材料层的电子元件的制造方法,其中该金属氧化物纳米粒子包括氧化铝、氧化钛、氧化锆、氧化钽、氧化硅、氧化钡、氧化铪、氧化锗、氧化钇、氧化铯或上述纳米粒子的组合。
20.如权利要求18所述的具有混合高介电材料层的电子元件的制造方法,其中该铁电绝缘纳米粒子包括钛酸钡、钛酸锶、钛酸铋、钛酸锶钡、钛酸锆钡、钛酸铅锆或铁电纳米粒子的组合。
21.如权利要求17所述的具有混合高介电材料层的电子元件的制造方法,其中感光型或非感光型高分子介质包括聚亚酰胺、聚酰胺、聚乙烯醇、聚乙烯酚、聚丙烯酸酯、环氧化物、聚氨基甲酸酯、含氟高分子、聚硅氧烷、聚酯、聚丙烯腈、聚苯乙烯或聚乙烯。
22.如权利要求13所述的具有混合高介电材料层的电子元件的制造方法,其中该第二介电层与该第一介电层相互溶且与该第一介电层为相同的高分子绝缘材料。
23.如权利要求13所述的具有混合高介电材料层的电子元件的制造方法,其中该第二介电层与该第一介电层相互溶且与该第一介电层为不同的高分子绝缘材料。
24.如权利要求22所述的具有混合高介电材料层的电子元件的制造方法,其中该第二介电层是以溶液工艺方式涂布于第一介电层上,彼此互溶且实质上无界面存在。
25.如权利要求24所述的具有混合高介电材料层的电子元件的制造方法,其中该溶液工艺包括直接形成图案化结构。
26.如权利要求25所述的具有混合高介电材料层的电子元件的制造方法,其中直接形成的步骤包括狭缝模具式涂布、凸版印刷法、喷墨涂布法、微接触式印刷法、纳米印刷法或网板印刷法。
27.如权利要求24所述的具有混合高介电材料层的电子元件的制造方法,其中该溶液工艺包括先形成薄膜再将其图案化。
28.如权利要求27所述的具有混合高介电材料层的电子元件的制造方法,其中形成该薄膜的步骤包括旋转涂布法、狭缝模具式涂布、浸泡式涂布法或喷涂法。
29.如权利要求27所述的具有混合高介电材料层的电子元件的制造方法,其中该图案化步骤包括光刻、蚀刻法或激光消融法。
CN200710001664XA 2007-01-09 2007-01-09 具有混合高介电材料层的电子元件及其制造方法 Expired - Fee Related CN101221981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710001664XA CN101221981B (zh) 2007-01-09 2007-01-09 具有混合高介电材料层的电子元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710001664XA CN101221981B (zh) 2007-01-09 2007-01-09 具有混合高介电材料层的电子元件及其制造方法

Publications (2)

Publication Number Publication Date
CN101221981A true CN101221981A (zh) 2008-07-16
CN101221981B CN101221981B (zh) 2010-06-23

Family

ID=39631683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710001664XA Expired - Fee Related CN101221981B (zh) 2007-01-09 2007-01-09 具有混合高介电材料层的电子元件及其制造方法

Country Status (1)

Country Link
CN (1) CN101221981B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800282B (zh) * 2010-02-20 2012-07-25 同济大学 一种钛锡酸锶薄膜的用途
CN105336860A (zh) * 2015-11-09 2016-02-17 南京邮电大学 一种柔性低电压有机场效应晶体管及其制备方法
WO2017028765A1 (zh) * 2015-08-19 2017-02-23 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
CN111044183A (zh) * 2019-12-24 2020-04-21 浙江清华柔性电子技术研究院 柔性压力传感及其制备方法
CN112928210A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 电容结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
KR101012950B1 (ko) * 2003-10-15 2011-02-08 삼성전자주식회사 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800282B (zh) * 2010-02-20 2012-07-25 同济大学 一种钛锡酸锶薄膜的用途
WO2017028765A1 (zh) * 2015-08-19 2017-02-23 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
KR20180040678A (ko) * 2015-08-19 2018-04-20 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. 박막 트랜지스터 및 그 제조방법
KR102035847B1 (ko) 2015-08-19 2019-10-23 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. 박막 트랜지스터 및 그 제조방법
CN105336860A (zh) * 2015-11-09 2016-02-17 南京邮电大学 一种柔性低电压有机场效应晶体管及其制备方法
CN111044183A (zh) * 2019-12-24 2020-04-21 浙江清华柔性电子技术研究院 柔性压力传感及其制备方法
CN111044183B (zh) * 2019-12-24 2022-03-18 浙江清华柔性电子技术研究院 柔性压力传感及其制备方法
CN112928210A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 电容结构及其制备方法
CN112928210B (zh) * 2021-02-03 2022-04-15 长鑫存储技术有限公司 电容结构及其制备方法

Also Published As

Publication number Publication date
CN101221981B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
US7842946B2 (en) Electronic devices with hybrid high-k dielectric and fabrication methods thereof
CN102132367B (zh) 电容器及其制造方法
CN101221981B (zh) 具有混合高介电材料层的电子元件及其制造方法
US7265377B2 (en) Organic semiconductor device
KR20050004565A (ko) 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
JP2006295166A (ja) 電子デバイス、薄膜トランジスタ及び薄膜トランジスタの作製方法
CN1774776A (zh) 包含金属箔上多层结构的钛酸锶钡
TWI390727B (zh) A bipolar organic thin film transistor and its manufacturing method
KR960012366A (ko) 용량성 구조 및 그와 유전성막의 형성 방법
Stancu et al. Effects of porosity on ferroelectric properties of Pb (Zr0. 2Ti0. 8) O3 films
KR20220107850A (ko) 커패시터 및 이를 포함하는 반도체 장치
US5776788A (en) Method for forming a strong dielectric film by the sol-gel technique and a method for manufacturing a capacitor
US11018020B2 (en) Method of fabricating an integrated circuit device by using a block copolymer to form a self-assembly layer
US20070100048A1 (en) Composite dielectric film including polymer and pyrochlore ceramic and method of forming the same
KR100238210B1 (ko) 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
CN102007591A (zh) 电容器及电容器的制造方法
JP2010141141A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US8901705B2 (en) 3D integration of a MIM capacitor and a resistor
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
US10446324B2 (en) Thin film capacitor
KR100392319B1 (ko) 비스무트함유세라믹층의형성방법
US20230063896A1 (en) Capacitor, electronic device including the same, and method of manufacturing the same
JP2023016793A (ja) キャパシタ、それを含む電子装置、及びその製造方法
Kim et al. Advanced Capacitor Dielectrics: Towards 2x nm DRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20190109