CN101221629A - 智能卡芯片以及放置输入/输出焊盘的方法 - Google Patents

智能卡芯片以及放置输入/输出焊盘的方法 Download PDF

Info

Publication number
CN101221629A
CN101221629A CNA2008100022397A CN200810002239A CN101221629A CN 101221629 A CN101221629 A CN 101221629A CN A2008100022397 A CNA2008100022397 A CN A2008100022397A CN 200810002239 A CN200810002239 A CN 200810002239A CN 101221629 A CN101221629 A CN 101221629A
Authority
CN
China
Prior art keywords
pad
pads
chip
clustering
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100022397A
Other languages
English (en)
Other versions
CN101221629B (zh
Inventor
宋明相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101221629A publication Critical patent/CN101221629A/zh
Application granted granted Critical
Publication of CN101221629B publication Critical patent/CN101221629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种智能卡芯片以及放置输入/输出焊盘的方法，该智能卡芯片包括用于向智能卡读取器传送数据的多个电性接点。在一个实施例中，智能卡芯片包括核心电路以及对应于电性接点的多个输入/输出焊盘，其中输入/输出焊盘划分成至少一个第一列以及放置成与第一列直接相邻的第二列，使得第一列以及第二列形成丛聚。在另一个实施例中，八个输入/输出焊盘被划分成彼此直接相邻的两列。丛聚可被核心电路部分地包围。芯片还可包括静电放电网络，包括VDD以及GND总线，以改善静电放电保护而减少芯片的尺寸。本发明能够大幅减少芯片尺寸，而仍然提供极佳的静电放电功能，并且不限定芯片内丛聚的配置；此外，本发明能够容易地与芯片内电压稳压器整合。

Description

智能卡芯片以及放置输入/输出焊盘的方法
技术领域
本发明涉及智能卡(smart card)芯片，特别涉及智能卡内所使用芯片的输入/输出焊盘(pad)的配置，用以改善静电放电(electrostatic discharge，ESD)功能并减少芯片的布局面积。
背景技术
智能卡是一种内嵌集成电路(integrated circuit)芯片的塑胶卡片型式的卡，集成电路芯片可包括非易失性(non-volatile)存储器存储元件以及一些其他特定的安全逻辑电路。智能卡增强系统广泛使用在保健、银行业务、娱乐以及运输等范围。
智能卡包括接触卡、无接触(contactless)卡以及混合(hybrid)卡。无接触卡使用射频(radio frequency，RF)来进行卡片与卡片读取器之间的传送。接触卡以及混合卡包括位于卡片外侧的一组电性接点，用以插入且耦接于卡片读取器。
智能卡传统上包括芯片，其中芯片包括微处理器以及可经由电性接点进行存取的存储器，例如：随机存取存储器(Random Access Memory，RAM)、只读存储器(Read Only Memory，ROM)以及电可擦可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)。接点提供电源、串行数据(serial data)传送的输入/输出、用以读取智能卡时钟(clock，CLK)信号的连接、用以复位(reset，RST)智能卡的连接以及智能卡的编程电压(programming voltage)的连接。这些接点的尺寸、功能以及位置由工业标准ISO 7816-2以及7816-3来规定(参考图1A)。上述标准可允许不同的制造商生产可互相兼容的智能卡以及装置。
图1B示出智能卡的输入以及输出(I/O)焊盘的传统布局。然而，图1B布局中的主要缺点是需要越过芯片(cross-chip)的VDD/GND(或是图1B中VCC/GND)总线金属连接来提供足够的静电放电保护网络。越过芯片的VDD/GND总线金属连接会增加芯片的尺寸，所以不是令人满意的解决方案。
嵌入在智能卡内的芯片传统上是由互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)技术制造的，并需要免于受到静电放电的损害。当智能卡被到处携带、从皮夹内放入和取出并插入至卡片读取器时，静电电荷会累积在智能卡上。当足够的电荷累积在智能卡的特定尖端时，电荷将被传导至最低电位的电压(传统为接地端)。在累积电荷的尖端到较低电位的路径上，当电荷足够高时会损害芯片。与芯片所能承受的最大电压或电流相比，例如：金属氧化物半导体的栅极氧化物可能被仅略高于一般供应电压(5伏特、3.3伏特或甚至更低)的电压所破坏，由累积电荷所感应的电压和电流可能相当大，例如：2000伏特甚至更大的电压，或是越过1.5k欧姆的电阻的1.3安培以上甚至更大的电流。
传统上将静电放电保护电路加入到芯片的结合焊盘(bond pad)上，其中结合焊盘为提供芯片耦接至外部电路、电力供应、接地端以及电信号的连接。静电放电保护电路必须能够允许芯片正常操作，使得静电放电保护电路在芯片正常操作期间能有效地与芯片的核心电路隔离。
具有四种P型以及N型半导体材料可选择层的半导体元件或被称为可控硅整流器(silicon controlled rectifier，SCR)的PNPN元件可以是静电放电保护电路中能防止静电放电产生损害的最有效的元件之一。可控硅整流器操作在两种模式：阻隔(blocking)模式以及闩锁(latch up)模式。在阻隔模式中，可控硅整流器会阻挡电流通过，使得静电放电保护电路不会对要被保护的核心电路造成影响。当可控硅整流器内有足够的电流再生时，闩锁情况被触发。闩锁出现在互补寄生双极性晶体管结构中，其传统上存在于互补金属氧化物半导体结构内。既然互补寄生双极性晶体管非常靠近，互补双极性结构即能互相电性作用，从而形成动作表现如PNPN二极管的元件结构。静电放电事件中，大电流能流经可控硅整流器从而越过核心电路。
然而，无论使用何种结构作为静电放电保护电路，智能卡上的传统芯片还是必须包括会增加芯片尺寸的越过芯片的VDD/GND总线金属连接(参考图1B)。
因此，在智能卡设计的技术中，需要能够对智能卡内所使用的芯片的输入/输出焊盘提供有效空间布局的新设计。
发明内容
本发明涉及智能卡芯片，特别涉及智能卡内所使用芯片的输入/输出焊盘的配置，用以改善静电放电功能并减少芯片的布局面积。仅作为示例来说，本发明可用于智能卡内所使用的芯片上。然而，本领域技术人员可认识到，本发明还具有更大范围的实用性。
在一个特定实施例中，本发明提供一种具有新输入/输出焊盘配置的智能卡芯片。在一个实施例中，智能卡芯片包括核心电路。芯片还包括对应于上述电性接点的多个输入/输出焊盘，其中上述输入/输出焊盘划分成至少一个第一列以及放置成与上述第一列直接相邻的第二列，使得上述第一列以及上述第二列形成丛聚。
上述智能卡芯片中，第一列或第二列可具有至少四个输入/输出焊盘。
上述智能卡芯片中，丛聚可被核心电路的三个邻近侧部分地包围。
上述智能卡芯片中，多个输入/输出焊盘可包括电源焊盘、接地焊盘、串行数据传送焊盘、时钟信号焊盘、复位焊盘、冗余电源焊盘以及冗余接地焊盘，并且所述输入/输出焊盘放置在所述丛聚内，以使得串行数据传送焊盘、时钟信号焊盘以及复位焊盘被电源焊盘、冗余电源焊盘、接地焊盘以及冗余接地焊盘部分地围住。
上述智能卡芯片还可包括：VDD/GND保护环结构，用于防止闩锁；以及至少一个或多边缘单元，具有VDD/GND保护环结构。
在另一个实施例中，公开一种放置输入/输出焊盘的方法，适用于包括核心电路以及与智能卡读取器传送数据的多个输入/输出焊盘的智能卡芯片。上述方法包括将上述输入/输出焊盘划分成至少一个第一列以及第二列，上述第一列以及上述第二列具有相同数量的输入/输出焊盘。上述方法还包括将上述第一列以及上述第二列放置成彼此直接相邻，以在上述核心电路内形成丛聚。
上述放置输入/输出焊盘的方法中，丛聚可被核心电路的至少三个邻近侧部分地包围。
上述放置输入/输出焊盘的方法中，第一列可包括至少一个接地焊盘以及串行数据传送焊盘。
上述放置输入/输出焊盘的方法中，第二列可包括至少一个电源焊盘、复位焊盘以及时钟信号焊盘。
上述放置输入/输出焊盘的方法中，接地焊盘以及电源焊盘可放置成彼此直接相邻，以减少电源或接地总线的绕线面积，并通过减少电源或接地总线的电阻来改善静电放电的功能。
上述放置输入/输出焊盘的方法中，丛聚还可包括冗余接地焊盘以及冗余电源焊盘。
上述放置输入/输出焊盘的方法中，输入/输出焊盘可放置在丛聚内，以使得串行数据传送焊盘、时钟信号焊盘以及复位焊盘被电源供应焊盘、冗余电源供应焊盘、接地焊盘以及冗余接地焊盘部分地围住。
上述放置输入/输出焊盘的方法中，丛聚还可包括至少一个或多个测试焊盘，以及来自电压稳压器的输入的焊盘，以允许容易地与芯片内电压稳压器整合。
上述放置输入/输出焊盘的方法中，丛聚还可包括至少一个或多个边缘单元，具有保护环结构以防止闩锁。
在又一个实施例中，芯片包括静电放电网络，其包括电性连接至上述电源焊盘的至少一个VDD总线，以及电性连接至上述接地焊盘的至少一个GND总线，上述VDD总线与上述GND总线被放置成大体上平行于上述输入/输出焊盘的上述列。上述VDD总线可被放置在上述cluster的各侧且上述GND总线被放置在上述列之间，其中各上述输入/输出焊盘经由静电放电单元而至少耦接至上述GND总线或VDD总线，因此提供从上述输入/输出焊盘至上述GND总线或VDD总线直至接地端的短路径。
对客户芯片而言，既然不需要越过芯片的VDD/GND总线连接，所以优于传统相关技术的新配置的优点之一是芯片尺寸至少可减少3％至5％。另一个优点包括本发明可改善静电放电功能。既然丛聚可被放置在芯片内的任何地方，因此可容易地与芯片内电压稳压器整合。
附图说明
图1A示出根据ISO标准的智能卡接点的简单布局图；
图1B示出智能卡芯片中输入/输出焊盘的传统配置的简单布局图；
图2示出根据本发明一个实施例所述智能卡芯片中输入/输出焊盘的配置的简单布局图；
图3示出根据本发明另一个实施例所述智能卡芯片中输入/输出焊盘的配置的放大布局图；以及
图4示出根据本发明又一个实施例所述智能卡芯片中输入/输出焊盘的配置以及静电放电网络的简单布局图。
其中，附图标记说明如下：
1-8～电性接点
10-11～距离
100～图示
102、200～芯片
21-28、41-48～输入/输出焊盘
29、30～列
31、51～核心电路
32、52～存储器元件
33、34～越过芯片的VDD/GND总线连接
400～布局视图
49、300～丛聚
61-65、70～焊盘
68～冗余接地焊盘
69～冗余电源焊盘
71、72～测试焊盘
73～丛聚边缘单元
80～静电放电网络
81、82～VDD总线
83～GND总线
86-97～静电放电保护元件
9～智能卡边缘
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
实施例：
图1A示出根据ISO标准的智能卡接点的简单布局图。如图1A所示，图示100示出ISO标准中与智能卡边缘9的电性接点1-8相关的配置。接点1与接点5被设计成耦接至供应电源以及接地端。接点7作为串行数据的输入/输出焊盘。接点3作为用以读出智能卡时钟信号的连接。接点2作为用以复位智能卡的连接，而接点6用于智能卡的编程电压的连接。接点的配置分别由从智能卡上边以及左边的一组距离10与距离11来决定。接点4以及接点8保留给将来使用。
图1B示出智能卡芯片中输入/输出焊盘的传统配置的简单布局图。图1A所示出的ISO标准接点1-8的配置会导致如图1B所示的智能卡芯片的输入/输出焊盘的传统配置。传统上，芯片102具有位于芯片102边缘、划分成列(column)29与列30、并由核心电路31分隔的输入/输出焊盘21-28。
芯片102还包括存储器元件32。核心电路31与存储器元件32均对静电放电非常敏感，因此芯片102也必须包括由越过芯片的VDD/GND总线连接33、34构成的足够的静电放电保护电路。上述越过芯片的VDD/GND总线连接会显著增加芯片的总面积以及总线电阻。
图2示出根据本发明一个实施例的智能卡芯片中输入/输出焊盘的配置的简单布局图。参考图2，其示出智能卡的输入/输出焊盘41-48的布局。与传统配置相比，列29与列30(参考图1B)被放置成彼此直接紧邻，并组成丛聚(cluster)49。通过修改核心电路51的形状，就能部分地包围丛聚49(以及输入/输出焊盘41-48)。芯片200还包括存储器元件52。全部的输入/输出焊盘41-48还聚集在丛聚49的相连区域内。
图3示出根据本发明另一个实施例的智能卡芯片中输入/输出焊盘的配置的放大布局图。丛聚300包括作为电源(VDD)的焊盘61、用以复位芯片的焊盘62(RST)、用以读取芯片的脉冲信号的焊盘63(CLK)、作为接地端的焊盘64，以及与芯片传送串行数据的焊盘65(IO)。然而，与图2中的丛聚49相比，丛聚300额外地包括冗余接地焊盘(Dummy GND)68、冗余电源焊盘(Dummy VDD)69、作为来自电压稳压器的输入的焊盘70(VDDC)以及测试焊盘71(TEST PAD 1)与测试焊盘72(TEST PAD 2)。丛聚边缘单元73包括VDD/GND保护环(guard ring)结构以防止闩锁现象。
如图3所示，分别作为电源以及接地的焊盘61与焊盘64被放置成背对背。增加冗余接地焊盘68以及冗余电源焊盘69以改善静电放电保护功能，使得焊盘62、焊盘63与焊盘65被VDD/GND焊盘(焊盘61、64)以及冗余VDD/GND焊盘(焊盘68、69)所包围。
图4示出根据本发明另一个实施例的智能卡芯片中输入/输出焊盘的配置以及静电放电网络的简单布局图。图4示出图3中智能卡芯片内输入/输出焊盘的配置以及静电放电网络80的布局视图400。静电放电网络80包括作为主要静电放电总线的VDD总线81、82以及GND总线83。静电放电网络80还包括多个静电放电保护元件86-97(例如可控硅整流器)，静电放电保护元件86-97分别耦接于焊盘61-68以及VDD总线81、82与GND总线83之间，用以例如当使用者意外地接触到智能卡的接触点时，保护各输入/输出端免于任何意外的静电放电。
可以了解到，包括焊盘64、65的第一组结合焊盘以及包括焊盘61-63的第二组结合焊盘被静电放电金属总线(GND)包围在两侧。耦接于第一组结合焊盘以及第二组结合焊盘之间的静电放电金属总线(VDD)经由背对背的VDD/GND与冗余VDD/GND与边缘单元相邻。与现有技术相比，上述设计提供变短的全面静电放电路径以将电荷传导至接地端。本领域技术人员可认识到，VDD总线以及GND总线越短，则电阻越低且放电速度越快。
本发明排除了对于越过芯片的VDD/GND总线连接的需要，因此大幅地减少了芯片尺寸(在客户芯片上大约减少3％至5％)，而仍然提供极佳的静电放电功能。由于VDD总线以及GND总线的电阻减少，本发明还提供较佳的静电放电保护功能，且没有限定芯片内丛聚的配置。另外，本发明能够容易地与芯片内电压稳压器(voltage regulator，VR)整合，以提供额外的冗余接地焊盘以及其他电源焊盘，如图3所示。
上述说明提供许多不同的实施例或是用以实施本发明不同特征的实施例。描述构成以及步骤的特定实施例可帮助理解本发明。当然，上述说明只是实施例，并没有打算在权利要求意义上限定本发明。
本发明虽以优选实施例公开如上，然而所公开内容并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做一定的更动与修改，因此本发明的保护范围应以所附权利要求为准。

Claims (15)

1.一种智能卡芯片，包括用于向智能卡读取器传送数据的多个电性接点，上述智能卡芯片包括：
核心电路；以及
多个输入/输出焊盘，对应于所述电性接点，其中所述输入/输出焊盘划分成至少一个第一列以及放置成与所述第一列直接相邻的第二列，使得所述第一列以及所述第二列形成丛聚。
2.如权利要求1所述的智能卡芯片，其中所述第一列或所述第二列具有至少四个输入/输出焊盘。
3.如权利要求1所述的智能卡芯片，其中所述丛聚被所述核心电路的三个邻近侧部分地包围。
4.如权利要求1所述的智能卡芯片，其中所述多个输入/输出焊盘包括电源焊盘、接地焊盘、串行数据传送焊盘、时钟信号焊盘、复位焊盘、冗余电源焊盘以及冗余接地焊盘，并且所述输入/输出焊盘放置在所述丛聚内，以使得所述串行数据传送焊盘、所述时钟信号焊盘以及所述复位焊盘被所述电源焊盘、所述冗余电源焊盘、所述接地焊盘以及所述冗余接地焊盘部分地围住。
5.如权利要求4所述的智能卡芯片，还包括：静电放电网络，包括电性连接至所述电源焊盘的至少一个VDD总线，以及电性连接至所述接地焊盘的至少一个GND总线，使得所述VDD总线与所述GND总线放置成大体上平行于所述第一列与所述第二列，其中所述VDD总线放置在所述丛聚的各侧并且所述GND总线放置在所述第一列与所述第二列之间，其中各所述输入/输出焊盘经由静电放电单元而至少耦接至所述GND总线或耦接至至少一个VDD总线，以提供变短的静电放电的放电路径。
6.如权利要求5所述的智能卡芯片，还包括：VDD/GND保护环结构，用于防止闩锁；以及至少一个或多个边缘单元，具有所述VDD/GND保护环结构。
7.一种放置输入/输出焊盘的方法，适用于包括核心电路以及用于向智能卡读取器传送数据的多个输入/输出焊盘的智能卡芯片，所述方法包括以下步骤：
将所述输入/输出焊盘划分成至少一个第一列以及第二列，所述第一列以及所述第二列具有相同数量的输入/输出焊盘；以及
将所述第一列以及所述第二列放置成彼此直接相邻，以在所述核心电路内形成丛聚。
8.如权利要求7所述的放置输入/输出焊盘的方法，其中所述丛聚被所述核心电路的至少三个邻近侧部分地包围。
9.如权利要求7所述的放置输入/输出焊盘的方法，其中所述第一列包括至少一个接地焊盘以及串行数据传送焊盘。
10.如权利要求9所述的放置输入/输出焊盘的方法，其中所述第二列包括至少一个电源焊盘、复位焊盘以及时钟信号焊盘。
11.如权利要求10所述的放置输入/输出焊盘的方法，其中所述接地焊盘以及所述电源焊盘被放置成彼此直接相邻，以减少电源或接地总线的绕线面积，并通过减少电源或接地总线的电阻来改善静电放电的功能。
12.如权利要求10所述的放置输入/输出焊盘的方法，其中所述丛聚还包括冗余接地焊盘以及冗余电源焊盘。
13.如权利要求12所述的放置输入/输出焊盘的方法，其中所述输入/输出焊盘放置在所述丛聚内，以使得所述串行数据传送焊盘、所述时钟信号焊盘以及所述复位焊盘被所述电源供应焊盘、所述冗余电源供应焊盘、所述接地焊盘以及所述冗余接地焊盘部分地围住。
14.如权利要求7所述的放置输入/输出焊盘的方法，其中所述丛聚还包括至少一个或多个测试焊盘，以及来自电压稳压器的输入的焊盘，以允许容易地与芯片内电压稳压器整合。
15.如权利要求7所述的放置输入/输出焊盘的方法，其中所述丛聚还包括至少一个或多个边缘单元，具有保护环结构以防止闩锁。
CN2008100022397A 2007-01-10 2008-01-02 智能卡芯片以及放置输入/输出焊盘的方法 Expired - Fee Related CN101221629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/651,870 2007-01-10
US11/651,870 US8079528B2 (en) 2007-01-10 2007-01-10 Input/output pads placement for a smart card chip

Publications (2)

Publication Number Publication Date
CN101221629A true CN101221629A (zh) 2008-07-16
CN101221629B CN101221629B (zh) 2010-12-29

Family

ID=39593420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100022397A Expired - Fee Related CN101221629B (zh) 2007-01-10 2008-01-02 智能卡芯片以及放置输入/输出焊盘的方法

Country Status (2)

Country Link
US (1) US8079528B2 (zh)
CN (1) CN101221629B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104866891A (zh) * 2015-06-02 2015-08-26 苏州海博智能系统有限公司 具有静电保护的智能卡片
CN109195318A (zh) * 2018-10-26 2019-01-11 科大智能电气技术有限公司 一种多种网络切换的方法及pcb焊盘封装
WO2020087427A1 (en) * 2018-11-01 2020-05-07 Yangtze Memory Technologies Co., Ltd. Integrated circuit electrostatic discharge bus structure and related method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986504B2 (en) * 2009-03-24 2011-07-26 Arm Limited Distributing power to an integrated circuit
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
DE102016110780A1 (de) * 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727246A (en) * 1984-08-31 1988-02-23 Casio Computer Co., Ltd. IC card
JPS6478397A (en) * 1987-09-18 1989-03-23 Mitsubishi Electric Corp Ic card writing system
US5300765A (en) * 1990-03-19 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Memory card with latch-up protection
JPH05294093A (ja) * 1991-03-22 1993-11-09 Toshiba Corp 携帯可能記憶媒体
FR2686997B1 (fr) * 1992-01-30 1994-04-01 Gemplus Card International Carte a puce a deux contacts et procede de communication avec un lecteur de carte.
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Ｉｃカード
ATE164702T1 (de) * 1993-05-04 1998-04-15 Siemens Ag Integrierte halbleiterschaltung mit einem schutzmittel
US5581065A (en) * 1993-08-02 1996-12-03 Dai Nippon Printing Co., Ltd. Sheet-framed IC carrier, method for producing the same, and IC carrier case
EP0772155A1 (en) * 1995-05-19 1997-05-07 Dai Nippon Printing Co., Ltd. Optical card with ic module
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
US6581122B1 (en) * 1998-03-26 2003-06-17 Gemplus Smart card which operates with the USB protocol
US6151202A (en) * 1999-03-18 2000-11-21 International Business Machines Corporation Discharging electrostatic charge during hot card insertion
JP2002544656A (ja) * 1999-05-14 2002-12-24 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 接点配置及び対応接点モジュール
DE19950524A1 (de) * 1999-10-20 2001-04-26 Philips Corp Intellectual Pty Chipkarte
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
DE50013834D1 (de) * 2000-04-12 2007-01-18 Infineon Technologies Ag ESD-Latch-up-Schutzschaltung für eine integrierte Schaltung
JP4261802B2 (ja) * 2000-04-28 2009-04-30 株式会社ルネサステクノロジ Ｉｃカード
US6439464B1 (en) * 2000-10-11 2002-08-27 Stmicroelectronics, Inc. Dual mode smart card and associated methods
US6538288B2 (en) * 2000-11-29 2003-03-25 Winbond Electronics Corp. ESD protection device with island-like distributed p+ diffusion regions
US6634565B2 (en) * 2001-11-06 2003-10-21 Litronic, Inc. Smart card having additional connector pads
DE60219087T2 (de) * 2002-05-24 2007-12-13 Ntt Docomo Inc. Terminal Interface für Chipkarten
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US6752321B1 (en) * 2003-03-31 2004-06-22 Stmicroelectronics, Inc. Smart card and method that modulates multi-color LED indicative of operational attributes and/or transactions between the smart card and USB port of a USB host
JP4037332B2 (ja) * 2003-07-10 2008-01-23 シャープ株式会社 Ｉｃモジュールおよびｉｃカード
JP2005322109A (ja) * 2004-05-11 2005-11-17 Renesas Technology Corp Ｉｃカードモジュール
US7411767B2 (en) * 2004-06-02 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-domain ESD protection circuit structure
US7325724B2 (en) * 2004-07-01 2008-02-05 American Express Travel Related Services Company, Inc. Method for registering a biometric for use with a smartcard
US20060016869A1 (en) * 2004-07-01 2006-01-26 American Express Travel Related Services Company, Inc. Method and system for auditory emissions recognition biometrics on a smartcard
US7420250B2 (en) * 2004-08-30 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device having light doped regions
JPWO2006033156A1 (ja) * 2004-09-24 2008-05-15 株式会社ルネサステクノロジ 半導体装置
US7323752B2 (en) * 2004-09-30 2008-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with floating diffusion regions
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
EP1772794A1 (en) * 2005-10-10 2007-04-11 Axalto S.A. Method and circuit for local clock generation and smartcard including it thereon
DE102005049256A1 (de) * 2005-10-14 2007-04-26 Infineon Technologies Ag Chipkartenmodul, Chipkarte, Chipkartenkontaktierungsvorrichtung und Verfahren zum Betreiben einer Chipkarte
DE602005020169D1 (de) * 2005-12-22 2010-05-06 Lg Electronics Inc Verfahren für effizientere Verwendung einer Schnittstelle zwischen einer Chipkarte und einer Vorrichtung, zugehörige Chipkarte und Vorrichtung
ATE492878T1 (de) * 2006-02-24 2011-01-15 Jds Uniphase Corp Verfahren zum verringern der elektrostatischen entladung (esd) von leitern auf isolatoren
DE102006016419A1 (de) * 2006-04-07 2007-10-18 Infineon Technologies Ag Chipkartenmodul und Verfahren zum Schützen eines Chipkartenmoduls vor Überspannungen
KR100939067B1 (ko) * 2006-07-07 2010-01-28 삼성전자주식회사 복수의 서로 상이한 인터페이스를 구비한 스마트 카드
US8049250B2 (en) * 2008-10-27 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for power clamp triggered dual SCR ESD protection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104866891A (zh) * 2015-06-02 2015-08-26 苏州海博智能系统有限公司 具有静电保护的智能卡片
CN109195318A (zh) * 2018-10-26 2019-01-11 科大智能电气技术有限公司 一种多种网络切换的方法及pcb焊盘封装
CN109195318B (zh) * 2018-10-26 2021-03-02 科大智能电气技术有限公司 一种多种网络切换的方法及pcb焊盘封装
WO2020087427A1 (en) * 2018-11-01 2020-05-07 Yangtze Memory Technologies Co., Ltd. Integrated circuit electrostatic discharge bus structure and related method
CN111199891A (zh) * 2018-11-01 2020-05-26 长江存储科技有限责任公司 集成电路静电放电总线结构和相关方法
US10879164B2 (en) 2018-11-01 2020-12-29 Yangtze Memory Technologies Co., Ltd. Integrated circuit electrostatic discharge bus structure and related method
CN111199891B (zh) * 2018-11-01 2021-03-12 长江存储科技有限责任公司 集成电路静电放电总线结构和相关方法

Also Published As

Publication number Publication date
CN101221629B (zh) 2010-12-29
US20080164324A1 (en) 2008-07-10
US8079528B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
CN101221629B (zh) 智能卡芯片以及放置输入/输出焊盘的方法
US10692856B2 (en) Semiconductor integrated circuit device
US8766705B2 (en) Semiconductor integrated circuit and data processing system
CN106898606B (zh) 具有低触发电压的静电放电保护器件
US7459350B2 (en) Method for fabricating a protection circuit located under fuse window
CN107408533B (zh) 半导体器件
JP2011060303A (ja) 電子シグニチャーの減衰により安全保護された集積回路デバイス
CN101297451A (zh) Ic组件的瞬态触发保护
US9166594B2 (en) Flexible, space-efficient I/O circuitry for integrated circuits
CN101501844A (zh) 具有焊盘和输入/输出(i/o)单元的集成电路
CN102035165B (zh) 用于短路保护的系统和方法
US20110242712A1 (en) Chip with esd protection function
CN102136722A (zh) 用于rfid标签的esd保护电路
US20030215982A1 (en) Semiconductor device with a staggered pad arrangement
JP4403372B2 (ja) データ通信装置
CN103377709B (zh) 非易失性存储器电路、半导体装置及读出方法
US11152314B2 (en) Integrated circuit with supply circuit comprising field-effect transistors
CN1801391B (zh) 存储器元件与电路
CN100411168C (zh) 静电放电指环结构
JP3868774B2 (ja) 半導体装置およびその製造方法
KR101679347B1 (ko) 반도체 장치
JP3725695B2 (ja) 自己破壊型半導体装置
JP2001185688A (ja) 半導体集積回路装置およびこれを用いた半導体集積回路装置カード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101229

CF01 Termination of patent right due to non-payment of annual fee