CN101211922A - 具有渐缩的圆柱形存储节点的电容器及其制造方法 - Google Patents
具有渐缩的圆柱形存储节点的电容器及其制造方法 Download PDFInfo
- Publication number
- CN101211922A CN101211922A CNA2007101417731A CN200710141773A CN101211922A CN 101211922 A CN101211922 A CN 101211922A CN A2007101417731 A CNA2007101417731 A CN A2007101417731A CN 200710141773 A CN200710141773 A CN 200710141773A CN 101211922 A CN101211922 A CN 101211922A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- storage node
- hole
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 84
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims description 33
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims description 8
- 229910008484 TiSi Inorganic materials 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 116
- 229910004166 TaN Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000002386 leaching Methods 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种电容器，其通过在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层来制成。该模具绝缘层和刻蚀截止层被刻蚀以在该存储节点接触插头的上部分形成孔。在包括该孔的该模具绝缘层上方沉积渐缩层。该渐缩层和缓冲氧化物层被回刻蚀使得只在该刻蚀的孔的上端部分保留该减缩层。在该保留的缩减层上方的该刻蚀的孔上形成金属存储节点层。去除该模具绝缘层和保留的渐缩层以形成具有减缩上端的圆柱形存储节点。在该存储节点上方形成介电层和平板节点。通过防止由圆柱形存储节点的倾斜产生的相邻存储节点间的桥接来稳定地实现了圆柱形电容器。本发明还涉及一种电容器的制造方法。
Description
技术领域
本发明涉及一种半导体器件的电容器的制造方法，更特别的涉及一种具有渐缩的圆柱形存储节点的电容器以防止圆柱形存储节点的倾斜的电容器，以及该电容器的制造方法。
背景技术
由于半导体存储器件例如DRAM是高度集成的，作为存储器件中用于储存数据的存储区，电容器的宽度更窄。电容器由嵌入存储节点和平板节点之间的介电层构成，且电容量与节点的表面积和介电层的介电常数成正比例，与节点之间的距离也就是介电层的厚度成反比例。
因此，为了得到高容量的电容器，需要使用具有大的介电常数的介电层，和/或扩大节点的表面积，和/或缩小节点间的距离。然而，节点之间的距离也就是介电层的厚度能够缩小的程度存在局限性，因此研究集中在寻找采用具有大的介电常数的介电层或扩大节点的表面积的方法上，以形成高容量的电容器。
扩大节点的表面积的典型方法包括形成具有凹陷或圆柱形的三维存储节点的方法。圆柱形存储节点比凹陷型存储节点具有更多的优点以实现高容量的电容器，因为其具有更大的节点面积。
然而，尽管没有显示和详细描述，为了形成圆柱形存储节点，实施去除模具绝缘层的浸出(dip-out)工艺，和在浸出(dip-out)工艺中的干燥程序期间，由于去离子水(DIW)的表面张力和存储节点的增加的高度，存储节点会倾斜以引发两个相邻存储节点的桥接。
因此，作为一种保证和防止存储节点的倾斜和相邻存储节点之间的桥接的方法，它需要确保大于理想距离的单元至单元(cell-to-cell)间距和缩小存储节点的高度。
然而，由于为了达到半导体器件的高集成度缩小了设计规则，来自掩模态的单元之间的空间已经很狭窄，所以采用传统刻蚀工艺和圆柱形存储节点形成工艺很难保证足够的单元至单元(cell-to-cell)间距，因此防止圆柱形存储节点的倾斜是不可能的。最终，当采用如上所述的传统方法制造时，不可能稳定地形成圆柱形电容器。
发明内容
本发明的实施例涉及一种电容器，其中防止了圆柱形存储节点倾斜，还涉及该电容器的制造方法。
而且，本发明的实施例涉及一种电容器，该电容器能够通过防止由圆柱形存储节点的倾斜产生的相邻存储节点间的桥接来稳定地实现圆柱形电容器，还涉及该电容器的制造方法。
在一实施例中，电容器可包括：设置有存储节点接触插头的半导体基板；圆柱形存储节点，在半导体基板上方形成从而与存储节点接触插头相接触，其上端部分具有渐缩的形状；介电层，在圆柱形存储节点上方形成；和平板节点，在介电层上方形成。
电容器可还包括在存储节点接触插头和圆柱形存储节点之间的界面处形成的金属硅化物层。
金属硅化物层优选地为TiSix层。
存储节点为由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
介电层为ZrO2层、Al2O3层，以及Al2O3层和ZrO2层的叠层中之一。
平板节点为由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
在另一实施例中，电容器的制造方法可包括：在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层；刻蚀模具绝缘层和刻蚀截止层以在存储节点接触插头的上部中形成第一孔；在包括第一孔的模具绝缘层上方沉积渐缩层，在上端部分该渐缩层的厚度比在下端部分该缩减层的厚度要厚；回刻蚀渐缩层和缓冲氧化物层使得形成了用于露出存储节点接触插头的第二孔且只在第二孔的上端部分保留该渐缩层；在包括保留的渐缩层的第二孔的表面形成用于存储节点的金属层；去除模具绝缘层和保留的渐缩层以形成圆柱形存储节点，其上端部分具有渐缩形状；以及在存储节点上方形成介电层和平板节点。
刻蚀截止层为氮化物层。
模具绝缘层为PE-TEOS的单层或PSG层和PE-TEOS层的双层。
由PE-TEOS层、PE-USG层、O3-USG层、LP-TEOS层、HTO层和SiON层中之一的氧化物层形成渐缩层。
依照CVD或PECVD工艺沉积渐缩层在第一孔的上端部分厚度为50至和在第一孔的下端部分厚度为10至
保留在第二孔的上端部分的渐缩层具有20至
的厚度。
该方法可还包括在存储节点接触插头上方形成金属硅化物层，优选地为TiSix层，在回刻蚀渐缩层和缓冲氧化物层之后，但先于形成用于存储节点的金属层。
依照CVD或ALD工艺，由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层形成存储节点。
由ZrO2层、Al2O3层，以及Al2O3层和ZrO2层的叠层中之一形成介电层，且依照ALD工艺在200至480℃温度下，采用Zr[N(CH3)]2、Zr[N(CH2CH3)]2或Zr[N(CH3)(CH2CH3)]2作为Zr源，采用Al(CH3)3作为Al源和采用O3或H2O作为O源，形成Al2O3层和ZrO2层。
由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层形成平板节点。优选地，平板节点为由依照CVD和PVD工艺的双层或依照ALD和PVD工艺的双层形成的TiN层。
在又一实施例中，电容器的制造方法可包括：在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层；刻蚀模具绝缘层、刻蚀截止层和缓冲氧化物层以形成用于露出存储节点接触插头的孔；在包括孔内部的模具绝缘层上方沉积渐缩层，其中在上端部分的渐缩层的厚度比在下端部分的渐缩层的厚度要厚；回刻蚀渐缩层以露出存储节点接触插头，其中只在孔的上端部分保留渐缩层；在包括保留在孔的上端部分的渐缩层的孔的表面上形成用于存储节点的金属层；去除模具绝缘层和保留的渐缩层以形成圆柱形存储节点，其中圆柱形存储节点的上端部分具有渐缩形状；以及在存储节点上方形成介电层和平板节点。
在CVD或PECVD工艺中形成渐缩层。
渐缩层在孔的上端部分沉积50至的厚度，和在孔的下端部分沉积10至的厚度。
保留在孔的上端部分的渐缩层具有20至
的厚度。
附图说明
图1为示出根据本发明一实施例的电容器的横截面图。
图2A至2G为示出根据本发明一实施例的电容器制造方法的工艺步骤的横截面图。
图3为示出根据本发明另一实施例的电容器的横截面图。
具体实施方式
本发明的优选实施例涉及一种电容器，其中圆柱形存储节点的上端部分形成具有渐缩形。由此，由于单元至单元(cell-to-cell)间距即圆柱形存储节点间的空间得到保证，能够防止圆柱形存储节点的倾斜和相邻存储节点间桥接的最终产生。
此后，将参考附图描述本发明一实施例。
图1为示出根据本发明一实施例的电容器的横截面图。如图所示，根据本发明一实施例的电容器160包括存储节点152、介电层154和平板节点156，特别地该存储节点152具有其上端部分渐缩的圆柱形结构。
在这种情况下，鉴于其上端部分渐缩的存储节点152的形状，与传统结构相比相邻的圆柱形存储节点间的空间增大了，因此充足的单元至单元(cell-to-cell)间距得到保证。由此，根据本发明一实施例，透过保证充足的单元至单元(cell-to-cell)间距，能够防止圆柱形存储节点的倾斜和相邻储储节点间桥接的最终产生。
因此，根据本发明一实施例，由于圆柱形电容器的形成能稳定地进行所以产量可得到提高，以及通过圆柱形电容器的形成也能实现高容量的半导体存储器件。
图1中，参考数字110指层间绝缘层，112指存储节点接触插头，114指缓冲氧化物层，116指刻蚀截止层，142指TiSix层以及H2指用于存储节点的孔。
图2A至2G为示出根据本发明一实施例的电容器制造方法的工艺步骤的横截面图且下面对其进行描述。
参考图2A，在形成有包括晶体管的基础结构(未显示)的半导体基板100的上部分上方形成了层间绝缘层110之后，由多晶硅制成的存储节点接触插头112形成在层间绝缘层110中的理想位置上。在包括存储节点接触插头112的层间绝缘层110上方，顺序形成了缓冲氧化物层114、刻蚀截止层116和模具绝缘层120。
刻蚀截止层116优选地由氮化物层形成，和模具绝缘层120优选地由PSG层122和PE-TEOS层124的双层形成。这可能由PE-TEOS的单层形成模具绝缘层120。
在模具绝缘层120上方形成无定形碳层作为硬掩模材料。此后，通过光刻工艺和刻蚀工艺给无定形碳层构图来形成硬掩模130，从而在存储形成区域中露出模具绝缘层120的一部分，其对应于存储节点接触插头112的上部区域。
参考图2B，用硬掩模130作为刻蚀掩模，刻蚀模具绝缘层120和刻蚀截止层130直到露出缓冲氧化物层114，这样形成了第一孔H1。此时，硬掩模130的大部分厚度都去除了，因而只保留了一定厚度。在包括第一孔H1的硬掩模130上方沉积渐缩层140。
渐缩层140是用于引发圆柱形存储节点的上端部分形成渐缩形的一个元素，且沉积具有在第一孔H1的上端部分的沉积厚度比在下端部分的沉积厚度要厚的非共形沉积特性。例如，依照CVD或PECVD工艺，渐缩层140沉积具有PE-TEOS层、PE-USG层、O3-USG层、LP-TEOS层、HTO层和SiON层之一的氧化物层，且在第一孔H1的上端部分的沉积厚度约50至
和在第一孔H1的下端部分的沉积厚度约10至
参考图2C，通过经历回刻蚀工艺刻蚀渐缩层140和缓冲氧化物层114，在模具绝缘层120上方形成的一部分渐缩层140和保留在该部分渐缩层140下面的硬掩模130被去除，和同时形成了用于露出存储节点接触插头112的第二孔H2。此时，处于或接近第二孔H2的上端部分，渐缩层140保留，且保留的渐缩层140的厚度优选地为约20至
参考图2D，为了减少由多晶硅制成的存储节点接触插头112与将要接着形成的金属存储节点之间的接触电阻，金属硅化物层142例如TiSix层形成在它们之间的界面处。通过在包括保留的渐缩层140的第二孔H2和模具绝缘层120上方沉积Ti层，以及之后通过进行快速热处理，形成TiSix层。在包括硅化物层142的第二孔H2和模具绝缘层120上方，形成用于存储节点的金属层150。依照CVD或ALD工艺，用于存储节点的金属层150由TiN、WN、TaN、Ru和Pt中之一或多个形成。优选地，用于存储节点的金属层150由TiN形成。
参考图2E，依照众所周知的工艺，形成在模具绝缘层120上方用于存储节点的一部分金属层150被去除使得相邻的存储节点彼此分开。
参考图2F，模具绝缘层120通过浸出(dip-out)工艺去除了，从而形成圆柱形存储节点152。当模具绝缘层被去除时，保留的渐缩层140也通过浸出(dip-out)工艺中的清洁工艺去除了。
在这里，由于本发明的圆柱形存储节点152通过渐缩层140(在图2F中去除的)具有其上端部分略微向内弯曲的形状，相邻圆柱形存储节点152间的空间即单元至单元间距增大了。因此，在模具绝缘层120的浸出(dip-out)工艺期间，限制了圆柱形存储节点152倾斜，因而防止了相邻圆柱形存储节点间的桥接。
因此，由于本发明提供了形成圆柱形电容器的稳定且可靠的方法，产量增加了，更加由于依照本发明形成的圆柱形存储节点具有比传统产品更大的纵横比，本发明提供了更高级的方法以实现高容量半导体存储器件。
参考图2G，介电层154和平板节点156顺序形成在包括圆柱形存储节点152的刻蚀截止层116上方，由此根据本发明的一实施例完成了圆柱形电容器160的形成。介电层154由ZrO2层形成，和其厚度为约30至
可能由Al2O3层或Al2O3层和ZrO2层的双层形成介电层154。依照ALD工艺在200至480℃温度下，采用Zr[N(CH3)]2、Zr[N(CH2CH3)]2或Zr[N(CH3)(CH2CH3)]2作为Zr源，采用Al(CH3)3作为Al源和采用O3或H2O作为O源，形成Al2O3层和ZrO2层。平板节点156是由TiN、WN、TaN、Ru和Pt中之一或多个形成的金属层。优选地，由TiN层形成平板节点156，且由依照CVD和PVD工艺的双层或依照ALD和PVD工艺的双层形成该TiN层。
由于上面的描述很明白，在本发明的一实施例中，由于圆柱形存储节点152采用渐缩层140形成圆柱形存储节点152的上端部分向内渐缩的形状，相邻存储节点152之间的空间增大了，由此防止圆柱形存储节点的倾斜和两个倾斜的相邻存储节点的桥接。因此，源于圆柱形电容器的可靠的形成，产品产量增加了。
同样，在本发明的一实施例中，由于圆柱形存储节点的上端部分形成了向内渐缩的形状，可形成具有比传统产品大的更大纵横比的圆柱形存储节点，进而可提高电容量以实现高容量的存储半导体器件。
图3为示出根据本发明另一实施例的电容器的横截面图。依照此实施例，渐缩层140在形成第三孔H3之后实现，该第三孔通过刻蚀模具绝缘层120、刻蚀截止层116和缓冲氧化物层114形成，用于露出存储节点接触插头112。
除此之外，剩下的制造工艺与前面执行的实施例一致，省略了详细的描述。
虽然为说明效果已经描述了本发明的特殊的实施例，但是本领域的一般技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出各种改变、添加和替换。
本发明要求于2006年12月29日提交的韩国专利申请第10-2006-0138476号的权益，其公开的全文在此作参照引用。
Claims (24)
1.一种电容器，包括：
设置有存储节点接触插头的半导体基板；
圆柱形存储节点，形成在该半导体基板上方从而与该存储节点接触插头相接触，该圆柱形存储节点的上端部分具有渐缩的形状；
介电层，在该圆柱形存储节点上方形成；及
平板节点，在该介电层上方形成。
2.依照权利要求1的电容器，还包括在该存储节点接触插头和圆柱形存储节点之间的界面处形成的金属硅化物层。
3.依照权利要求2的电容器，其中该金属硅化物层为TiSiX层。
4.依照权利要求1的电容器，其中该存储节点为由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
5.依照权利要求1的电容器，其中该介电层为ZrO2层、Al2O3层，以及Al2O3层和ZrO2层的叠层中之一。
6.依照权利要求1的电容器，其中该平板节点为由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
7.一种电容器的制造方法，包括如下步骤：
在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层；
刻蚀该模具绝缘层和该刻蚀截止层以在该存储节点接触插头的上部中形成第一孔；
在包括该第一孔内部的该模具绝缘层上方沉积渐缩层，其中该渐缩层在上端部分的厚度比该渐缩层在下端部分的厚度要厚；
回刻蚀该渐缩层和缓冲氧化物层使得形成了用于露出该存储节点接触插头的第二孔，其中只在第二孔的上端部分保留该渐缩层；
在包括保留在第二孔的上端部分的渐缩层的第二孔的表面上形成用于存储节点的金属层；
去除该模具绝缘层和保留的渐缩层以形成该圆柱形存储节点，其中该圆柱形存储节点的上端部分具有渐缩形状；以及
在该存储节点上方形成介电层和平板节点。
8.如权利要求7的电容器的制造方法，其中该刻蚀截止层为氮化物层。
9.如权利要求7的电容器的制造方法，其中该模具绝缘层为PE-TEOS的单层或PSG层和PE-TEOS层的双层。
10.如权利要求7的电容器的制造方法，其中由PE-TEOS层、PE-USG层、O3-USG层、LP-TEOS层、HTO层和SiON层中之一的氧化物层形成该渐缩层。
11.如权利要求7的电容器的制造方法，其中该缩减层由CVD或PECVD工艺形成。
12.如权利要求7的电容器的制造方法，其中该缩减层沉积在第一孔的上端部分厚度为50至和在第一孔的下端部分厚度为10至
13.如权利要求7的电容器的制造方法，其中保留在第二孔的上端部分的该渐缩层具有20至
的厚度。
14.如权利要求7的电容器的制造方法，还包括如下步骤：在回刻蚀该渐缩层和缓冲氧化物层之后，但先于形成用于该存储节点的该金属层，在该存储节点接触插头上方形成金属硅化物层。
15.如权利要求14的电容器的制造方法，其中金属硅化物为TiSiX层。
16.如权利要求7的电容器的制造方法，其中该存储节点是由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
17.如权利要求7的电容器的制造方法，其中由ZrO2层、Al2O3层，以及Al2O3层和ZrO2层的叠层中之一形成该介电层。
18.如权利要求17的电容器的制造方法，其中该Al2O3层和ZrO2层依照ALD工艺在200至480℃温度下采用Zr[N(CH3)]2、Zr[N(CH2CH3)]2或Zr[N(CH3)(CH2CH3)]2作为Zr源，采用Al(CH3)3作为Al源和采用O3或H2O作为O源形成。
19.如权利要求7的电容器的制造方法，其中该平板节点为由TiN、WN、TaN、Ru和Pt中至少之一制成的金属层。
20.如权利要求19的电容器的制造方法，其中该TiN层为由依照CVD和PVD工艺的双层或依照ALD和PVD工艺的双层形成。
21.一种电容器的制造方法，包括如下步骤：
在设置有存储节点接触插头的半导体基板上方形成缓冲氧化物层、刻蚀截止层和模具绝缘层；
刻蚀该模具绝缘层、刻蚀截止层和缓冲氧化物层以形成用于露出该存储节点接触插头的孔；
在包括该孔内部的该模具绝缘层上方沉积渐缩层，其中该渐缩层在上端部分的厚度比该缩减层在下端部分的厚度要厚；
回刻蚀该渐缩层以露出该存储节点接触插头，其中只在孔的上端部分保留该渐缩层；
在包括保留在孔的上端部分的渐缩层的孔的表面上形成用于存储节点的金属层；
去除该模具绝缘层和保留的渐缩层以形成圆柱形存储节点，其中该圆柱形存储节点的上端部分具有渐缩形状；以及
在该存储节点上方形成介电层和平板节点。
22.如权利要求21的电容器的制造方法，其中在CVD或PECVD工艺中形成该渐缩层。
23.如权利要求21的电容器的制造方法，其中该渐缩层在孔的上端部分沉积50至
的厚度，和在孔的下端部分沉积10至
的厚度。
24.如权利要求21的电容器的制造方法，其中保留在孔的上端部分的该渐缩层具有20至
的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138476A KR20080062538A (ko) | 2006-12-29 | 2006-12-29 | 반도체 소자의 캐패시터 제조방법 |
| KR138476/06 | 2006-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211922A true CN101211922A (zh) | 2008-07-02 |
| CN101211922B CN101211922B (zh) | 2011-02-09 |
Family
ID=39582546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101417731A Active CN101211922B (zh) | 2006-12-29 | 2007-08-21 | 具有渐缩的圆柱形存储节点的电容器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7576383B2 (zh) |
| KR (1) | KR20080062538A (zh) |
| CN (1) | CN101211922B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979163A (zh) * | 2014-04-09 | 2015-10-14 | 南亚科技股份有限公司 | 电容器及其制作方法 |
| CN108538710A (zh) * | 2018-04-04 | 2018-09-14 | 深圳市华星光电技术有限公司 | 一种刻蚀设备及刻蚀方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN111341727A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| KR100881728B1 (ko) * | 2007-05-04 | 2009-02-06 | 주식회사 하이닉스반도체 | 루테늄전극을 구비한 반도체소자 및 그 제조 방법 |
| JP2009176819A (ja) * | 2008-01-22 | 2009-08-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2011181844A (ja) * | 2010-03-03 | 2011-09-15 | Elpida Memory Inc | 電極構造体及びその製造方法、並びに半導体装置 |
| KR101845977B1 (ko) * | 2011-11-21 | 2018-04-09 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102008319B1 (ko) | 2012-11-30 | 2019-08-07 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
| TWI713980B (zh) * | 2019-01-21 | 2020-12-21 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
| KR20210047739A (ko) | 2019-10-22 | 2021-04-30 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417537B1 (en) * | 2000-01-18 | 2002-07-09 | Micron Technology, Inc. | Metal oxynitride capacitor barrier layer |
| KR100475272B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
| TWI271872B (en) * | 2002-12-30 | 2007-01-21 | Hynix Semiconductor Inc | Capacitor and method for fabricating the same |
| KR20050066189A (ko) | 2003-12-26 | 2005-06-30 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100545866B1 (ko) * | 2004-04-27 | 2006-01-24 | 삼성전자주식회사 | 커패시터 및 그 제조 방법 |
| KR100666387B1 (ko) * | 2005-05-20 | 2007-01-09 | 삼성전자주식회사 | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. |
-
2006
- 2006-12-29 KR KR1020060138476A patent/KR20080062538A/ko active Search and Examination
-
2007
- 2007-07-17 US US11/779,093 patent/US7576383B2/en active Active
- 2007-08-21 CN CN2007101417731A patent/CN101211922B/zh active Active
-
2009
- 2009-07-08 US US12/499,248 patent/US7723183B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979163A (zh) * | 2014-04-09 | 2015-10-14 | 南亚科技股份有限公司 | 电容器及其制作方法 |
| CN108538710A (zh) * | 2018-04-04 | 2018-09-14 | 深圳市华星光电技术有限公司 | 一种刻蚀设备及刻蚀方法 |
| CN108538710B (zh) * | 2018-04-04 | 2021-05-11 | Tcl华星光电技术有限公司 | 一种刻蚀设备及刻蚀方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN111341727A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
| CN111341727B (zh) * | 2018-12-19 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7576383B2 (en) | 2009-08-18 |
| US20090269902A1 (en) | 2009-10-29 |
| CN101211922B (zh) | 2011-02-09 |
| US7723183B2 (en) | 2010-05-25 |
| KR20080062538A (ko) | 2008-07-03 |
| US20080157093A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101211922B (zh) | 具有渐缩的圆柱形存储节点的电容器及其制造方法 | |
| CN101335242B (zh) | 半导体器件的制造方法 | |
| US9331138B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| US20090108341A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2000307084A5 (zh) | ||
| CN102339832A (zh) | 半导体器件的柱型电容器及其制造方法 | |
| US20200105763A1 (en) | Semiconductor structure and fabrication method thereof | |
| TW200820380A (en) | Manufacturing method for an integrated semiconductor structure | |
| TWI324812B (en) | Method for forming self-aligned contacts and local interconnects simultaneously | |
| JP2008193078A (ja) | 半導体素子の配線構造及びこれの形成方法 | |
| JPH10313100A (ja) | Ｄｒａｍセル装置及びその製造方法 | |
| JP2007005639A (ja) | 半導体装置及びその製造方法 | |
| CN112786595A (zh) | 半导体存储器装置 | |
| US7615814B2 (en) | Ferroelectric device having a contact for taking the potential of a metal film and a plurality of capacitors positioned periodically | |
| US20020135010A1 (en) | Memory-storage node and the method of fabricating the same | |
| US7838381B2 (en) | Stud capacitor device and fabrication method | |
| KR101954331B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7745866B2 (en) | Semiconductor device and method for fabricating the same | |
| US7776738B2 (en) | Method for fabricating a storage electrode of a semiconductor device | |
| US20060234510A1 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device | |
| JPH0964303A (ja) | 半導体集積回路装置の製造方法 | |
| WO2022142178A1 (zh) | 存储器及其制作方法 | |
| WO2024103628A1 (zh) | 半导体结构及其制造方法 | |
| TWI271824B (en) | Method of fabricating non-volatile memory | |
| KR100630531B1 (ko) | 시스템 온 칩 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |