CN101211881A - 半导体芯片封装结构及封装方法 - Google Patents

半导体芯片封装结构及封装方法 Download PDF

Info

Publication number
CN101211881A
CN101211881A CNA2006101482420A CN200610148242A CN101211881A CN 101211881 A CN101211881 A CN 101211881A CN A2006101482420 A CNA2006101482420 A CN A2006101482420A CN 200610148242 A CN200610148242 A CN 200610148242A CN 101211881 A CN101211881 A CN 101211881A
Authority
CN
China
Prior art keywords
radiator
chip
lead
positive cartridge
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101482420A
Other languages
English (en)
Other versions
CN100561724C (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101482420A priority Critical patent/CN100561724C/zh
Publication of CN101211881A publication Critical patent/CN101211881A/zh
Application granted granted Critical
Publication of CN100561724C publication Critical patent/CN100561724C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体芯片封装结构，包括：引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，管芯垫上有通孔且位于管芯垫边缘，正装芯片的基底相对面与管芯垫粘合且由键合线穿过通孔与引线电连接，正装芯片基底面上有散热器。上述半导体芯片封装结构，提高散热效率，进而提高了芯片的运作功能。

Description

半导体芯片封装结构及封装方法
技术领域
本发明涉及半导体芯片封装结构及封装方法，尤其涉及在正装芯片封装过程中，在正装芯片基底面放置散热器的封装结构及封装方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。为满足上述的需求所发展出的技术中，半导体芯片封装技术对于封装芯片的整体成本、效能及可靠度有着深远的贡献。
然而，半导体芯片封装过程中，由于正装芯片的封装，需要用粘合剂将正装芯片和引线框架连接，并且需要用金属丝键合进行封装，而金属丝键合类型封装电连接路径长，因而热特性和电特性不佳，不适用于高性能产品。
现有半导体正装芯片封装包括下列步骤：如图1A所示，首先，将芯片100正置装配于引线框架102的管芯垫104上，所述正装芯片100的基底相对面上分布有焊盘106，通过粘合剂层105将正装芯片100与管芯垫104粘合，其中正装芯片100的基底面与管芯垫104粘合；用键合线108将正装芯片100上的焊盘106与引线框架102的引线103进行电连接。
如图1B所示，最后以封装胶体110将正装芯片100以及引线框架102封装成型，两端仅露出引线框架102的引线103的一部分区域。
专利号为US6674173的美国专利公开的技术方案描述了将正装芯片堆叠于引线框架上进行封装的方法，此封装方法主要热传导路径为通过金属丝键合线和引线框架，而金属丝键合线截面积小路径长，因而散热不好。
现有半导体正装芯片封装过程中，需要用粘合剂将正装芯片和引线框架连接，粘合剂皆为绝缘体，热传导系数低，导热性能较差，因此主要热传导路径为通过金属丝键合线和引线框架，而金属丝键合线截面积小路径长，因而散热不好；而且现有半导体芯片封装结构不能直接在正装芯片上安装散热器，无法解决散热不良的问题，进而降低芯片的运作功能。
发明内容
本发明解决的问题是提供一种半导体芯片封装结构和封装方法，防止芯片散热不好，进而降低芯片的运作功能。
为解决上述问题，本发明提供一种半导体芯片封装结构，包括：引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，管芯垫上有通孔且位于管芯垫边缘，正装芯片的基底相对面与管芯垫粘合且由键合线穿过通孔与引线电连接，正装芯片基底面上有散热器。
散热器与正装芯片基底面的连接为固态共熔结合。散热器的形状为鱼刺凸状，散热器的材料为金属或陶瓷，散热器的大小等于大于正装芯片大小。散热器的散热功率大于或等于正装芯片的单位面积耗功率。
通过通孔将正装芯片与引线电连接的是键合线。所述通孔边缘是封闭的与引线不连通，或者是开放的与引线连通。
本发明提供一种半导体芯片封装方法，包括下列步骤：提供引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，其中管芯垫上有通孔且位于管芯垫边缘；将正装芯片的基底相对面粘合于管芯垫上；键合线穿过通孔将正装芯片与引线电连接；在正装芯片的基底面上安装散热器；将正装芯片、引线框架和散热器封装成型。
散热器与正装芯片基底面的连接为固态共熔结合。散热器的形状为鱼刺凸状，散热器的材料为金属或陶瓷，散热器的大小等于大于正装芯片大小。散热器的散热功率大于或等于正装芯片的单位面积耗功率。
通过通孔将正装芯片与引线电连接的是键合线。所述通孔边缘是封闭的与引线不连通，或者是开放的与引线连通。
与现有技术相比，本发明具有以下优点：本发明正装芯片的基底相对面与管芯垫粘合，并由键合线穿过管芯垫上的通孔与引线电连接，然后在正装芯片基底面上安装散热器。由于直接在正装芯片上安装散热器，提高散热效率，进而提高了芯片的运作功能。
附图说明
图1A至图1B是现有技术半导体芯片封装示意图；
图2为本发明半导体芯片封装流程图；
图3为本发明半导体芯片封装第一实施例引线框架示意图；
图3A至图3B是本发明半导体芯片封装第一实施例示意图；
图4为本发明半导体芯片封装第二实施例引线框架示意图；
图4A至图4B是本发明半导体芯片封装第二实施例示意图。
具体实施方式
现有半导体正装芯片封装过程中，需要用粘合剂将正装芯片和引线框架连接，粘合剂皆为绝缘体，热传导系数低，导热性能较差，因此主要热传导路径为通过金属丝键合线和引线框架，而金属丝键合线截面积小路径长，因而散热不好；而且现有半导体芯片封装结构不能直接在正装芯片上安装散热器，无法解决散热不良的问题，进而降低芯片的运作功能。本发明正装芯片的基底相对面与管芯垫粘合，并由键合线穿过管芯垫上的通孔与引线电连接，然后在正装芯片基底面上安装散热器。由于直接在正装芯片上安装散热器，提高散热效率，进而提高了芯片的运作功能。下面结合附图对本发明的具体实施方式做详细的说明。
本发明的半导体芯片封装结构，包括：引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，管芯垫上有通孔且位于管芯垫边缘，正装芯片的基底相对面与管芯垫粘合且由键合线穿过通孔与引线电连接，正装芯片基底面上有散热器。
图2为本发明半导体芯片封装流程图。如图2所示，执行步骤S101提供引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，其中管芯垫上有通孔且位于管芯垫边缘；执行步骤S102将正装芯片的基底相对面粘合于管芯垫上；执行步骤S103键合线穿过通孔将正装芯片与引线电连接；执行步骤S104在正装芯片的基底面上安装散热器；执行步骤S105将正装芯片、引线框架和散热器封装成型。
图3为本发明半导体芯片封装第一实施例引线框架示意图。如图3所示，引线框架202包括管芯垫204和位于管芯垫204外围的引线203，引线203以梳形向外延伸且与管芯垫204隔开；所述管芯垫204上有形状相同且数量和位置与引线204数量和位置对应的封闭通孔207，且封闭通孔207位于管芯垫204的边缘；其中标号为a的封闭通孔与标号为1的引线对应......标号为g的封闭通孔与标号为7的引线对应、标号h的封闭通孔与标号为8的引线对应......标号为n的封闭通孔与标号为14的引线对应。
本实施例中，所述引线框架202为单层结构。
本实施例既可以是双列直插式封装型引线框架，也可以是四方扁平封装型引线框架。
本实施例中，所述封闭通孔207是管芯垫204边缘封闭，封闭通孔207与引线203不连通；所述封闭通孔207的数量可以是与引线203的数量一一对应，且各个封闭通孔207的大小一致，也可以是封闭通孔207的数量与引线203的数量不一致，几个引线203可以共用一个封闭通孔207，只要封闭通孔207大小不会使管芯垫204与整个引线框架202断开，并且能使管芯垫204上有区域承载芯片。
图3A至图3B本发明半导体芯片封装第一实施例示意图。如图3A所示，首先，将正装芯片200正置装配于如图3所示的引线框架202的管芯垫204上，并通过粘合剂层205将正装芯片200带焊盘206的基底相对面与管芯垫204粘合；然后，通过键合线208穿过管芯垫204上的封闭通孔207将正装芯片200上的焊盘206与引线框架202上的引线203进行一一对应电连接。
本实施例中，所述粘合剂层205为薄膜绝缘隔离物质，材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
所述焊盘206的材料是金属或合金，具体例如铜、铝或铜铝合金。
键合线208的材料是金、铜、铝或铜铝合金。
如图3B所示，在正装芯片200的基底面上安装散热器212；最后以封装胶体210将正装芯片200、引线框架202以及散热器封装成型，仅露出引线框架202的引线203的一部分区域。
本实施例中，散热器212的材料是热传导性质较好的金属或陶瓷；通过固体与固体之间的共熔态，将散热器212与正装芯片200基底面共熔而连接；散热器212的大小等于或大于正装芯片200的大小；散热器212的散热功率需大于或等于正装芯片200的单位面积耗功率。
散热器212的形状可做成鱼刺凸状，以增加散热器与空气的接触面积，加强散热效率。
除实施例外，还可以用于多芯片的堆叠封装，例如在与正装芯片200不同侧的引线框架202上再正置装配一个第二正装芯片，且第二正装芯片基底面通过粘合剂层与引线框架粘合，然后同样在正装芯片200的基底面上安装散热器用于散热，进而提高电性能；另外还可以在正装芯片200上再将带焊盘的基底相对面与引线框架粘合并且键合线穿过引线框架上的封闭通孔，在正装芯片200上正置装配一个第三正装芯片，且第三正装芯片的带焊盘的基底相对面通过粘合剂层与正装芯片200基底面粘合，然后在第三正装芯片的基底面安装散热器用于散热，进而提高电性能。
继续参考图3A至图3B，引线框架202包括管芯垫204和位于管芯垫204外围的引线203，其中管芯垫204上具有封闭通孔207，且封闭通孔207位于管芯垫204边缘；正装芯片200，位于引线框架202上，并且通过粘合剂层205与管芯垫204粘合，其中与管芯垫204粘合的是基底相对面；焊盘206，位于正装芯片200的基底相对面；键合线208，穿过封闭通孔207将焊盘206与引线203电连接；散热器212，安装在正装芯片200的基底面上。
图4为本发明半导体芯片封装第二实施例引线框架示意图。如图4所示，引线框架302包括管芯垫304和位于管芯垫304外围的引线303，引线303以梳形向外延伸且与管芯垫304隔开；所述管芯垫304边缘有形状相同且数量和位置与引线304数量和位置对应的开放通孔307，且开放通孔307位于管芯垫304边缘；其中标号为b的开放通孔与标号为2的引线对应......标号为c的开放通孔与标号为3的引线对应、标号d的开放通孔与标号为4的引线对应......标号为e的开放通孔与标号为5的引线对应。
本实施例中，所述引线框架302为单层结构。
本实施例既可以是双列直插式封装型引线框架，也可以是四方扁平封装型引线框架。
本实施例中，所述开放通孔307是管芯垫304边缘开放，开放通孔307与引线303连通；所述开放通孔307的数量可以是与引线303的数量一一对应，且各个开放通孔307的大小一致，也可以是开放通孔307的数量与引线303的数量不一致，几个引线303可以共用一个开放通孔307，只要开放通孔307大小不会使管芯垫304与整个引线框架302断开，并且能使管芯垫304上有区域承载芯片。
图4A至图4B是本发明堆叠式多芯片半导体封装第二实施例示意图。如图4A所示，首先，将正装芯片300正置装配于如图4所示的引线框架302的管芯垫304上，并通过粘合剂层305将正装芯片300带焊盘306的基底相对面与管芯垫304粘合；然后，通过键合线308穿过管芯垫304上的开放通孔307将正装芯片300上的焊盘306与引线框架302上的引线303进行一一对应电连接。
本实施例中，所述粘合剂层305是薄膜绝缘隔离层，材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
所述焊盘306的材料是金属或合金，具体例如铜、铝或铜铝合金。
键合线308的材料是金、铜、铝或铜铝合金。
如图4B所示，在正装芯片300的基底面上安装散热器312；最后以封装胶体310将正装芯片300、引线框架302以及散热器312封装成型，仅露出引线框架302的引线303的一部分区域。
本实施例中，散热器312的材料是热传导性质较好的金属或陶瓷；通过固体与固体之间的共熔态，将散热器312与正装芯片300基底面共熔而连接；散热器312的大小等于或大于正装芯片300的大小；散热器312的散热功率需大于或等于正装芯片300的单位面积耗功率。
散热器312的形状可做成鱼刺凸状，以增加散热器与空气的接触面积，加强散热效率。
除实施例外，还可以用于多芯片的堆叠封装，例如在与正装芯片300不同侧的引线框架302上再正置装配一个第二正装芯片，且第二正装芯片基底面通过粘合剂层与引线框架粘合，然后同样在正装芯片300的基底面上安装散热器用于散热，进而提高电性能；另外还可以在正装芯片300上再将带焊盘的基底相对面与引线框架粘合并且键合线穿过引线框架上的封闭通孔，在正装芯片300上正置装配一个第三正装芯片，且第三正装芯片的带焊盘的基底相对面通过粘合剂层与正装芯片300基底面粘合，然后在第三正装芯片的基底面安装散热器用于散热，进而提高电性能。
继续参考图4A至图4B，引线框架302包括管芯垫304和位于管芯垫304外围的引线303，其中管芯垫304上具有开放通孔307，且开放通孔307位于管芯垫304边缘；正装芯片300，位于引线框架302上，并且通过粘合剂层305与管芯垫304粘合，其中与管芯垫304粘合的是基底相对面；焊盘306，位于正装芯片300的基底相对面；键合线208，穿过开放通孔307将焊盘306与引线303电连接；散热器312，安装在正装芯片300的基底面上。
本发明虽然以较佳实施例公开如上，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种半导体芯片封装结构，包括：引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，其特征在于，管芯垫上有通孔且位于管芯垫边缘，正装芯片的基底相对面与管芯垫粘合且由键合线穿过通孔与引线电连接，正装芯片基底面上有散热器。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于：散热器与正装芯片基底面的连接为固态共熔结合。
3.根据权利要求2所述的半导体芯片封装结构，其特征在于：散热器的形状为鱼刺凸状。
4.根据权利要求3所述的半导体芯片封装结构，其特征在于：散热器的材料为金属或陶瓷。
5.根据权利要求4所述的半导体芯片封装结构，其特征在于：散热器的大小等于大于正装芯片大小。
6.根据权利要求5所述的半导体芯片封装结构，其特征在于：散热器的散热功率大于或等于正装芯片的单位面积耗功率。
7.根据权利要求1所述的半导体芯片封装结构，其特征在于：通过通孔将正装芯片与引线电连接的是键合线。
8.根据权利要求7所述的半导体芯片封装结构，其特征在于：所述通孔边缘是封闭的与引线不连通，或者是开放的与引线连通。
9.一种半导体芯片封装方法，其特征在于，包括下列步骤：
提供引线框架和正装芯片，所述引线框架包括管芯垫和位于管芯垫外围的引线，其中管芯垫上有通孔且位于管芯垫边缘；
将正装芯片的基底相对面粘合于管芯垫上；
键合线穿过通孔将正装芯片与引线电连接；
在正装芯片的基底面上安装散热器；
将正装芯片、引线框架和散热器封装成型。
10.根据权利要求9所述的半导体芯片封装方法，其特征在于：散热器与正装芯片基底面的连接为固态共熔结合。
11.根据权利要求10所述的半导体芯片封装方法，其特征在于：散热器的形状为鱼刺凸状。
12.根据权利要求11所述的半导体芯片封装方法，其特征在于：散热器的材料为金属或陶瓷。
13.根据权利要求12所述的半导体芯片封装方法，其特征在于：散热器的大小等于大于正装芯片大小。
14.根据权利要求13所述的半导体芯片封装方法，其特征在于：散热器的散热功率大于或等于正装芯片的单位面积耗功率。
15.根据权利要求9所述的半导体芯片封装方法，其特征在于：通过通孔将正装芯片与引线电连接的是键合线。
16.根据权利要求15所述的半导体芯片封装方法，其特征在于：所述通孔边缘是封闭的与引线不连通，或者是开放的与引线连通。
CNB2006101482420A 2006-12-28 2006-12-28 半导体芯片封装结构及封装方法 Active CN100561724C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101482420A CN100561724C (zh) 2006-12-28 2006-12-28 半导体芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101482420A CN100561724C (zh) 2006-12-28 2006-12-28 半导体芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN101211881A true CN101211881A (zh) 2008-07-02
CN100561724C CN100561724C (zh) 2009-11-18

Family

ID=39611740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101482420A Active CN100561724C (zh) 2006-12-28 2006-12-28 半导体芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN100561724C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315135A (zh) * 2010-07-09 2012-01-11 联咏科技股份有限公司 芯片封装及其制作工艺
CN102549741A (zh) * 2010-08-20 2012-07-04 松下电器产业株式会社 半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315135A (zh) * 2010-07-09 2012-01-11 联咏科技股份有限公司 芯片封装及其制作工艺
CN102549741A (zh) * 2010-08-20 2012-07-04 松下电器产业株式会社 半导体装置及其制造方法
CN102549741B (zh) * 2010-08-20 2014-11-05 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN100561724C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN101211897B (zh) 多芯片半导体封装结构及封装方法
CN100499104C (zh) 倒装芯片接点的功率组件封装及封装方法
US7205651B2 (en) Thermally enhanced stacked die package and fabrication method
CN1104741C (zh) 半导体封装及其制造方法
US9263375B2 (en) System, method and apparatus for leadless surface mounted semiconductor package
JP6053752B2 (ja) カスタマイズされた占有面積を有する極薄パワートランジスタ及び同期バックコンバータ
WO2014097798A1 (ja) 半導体装置
JP2005109100A (ja) 半導体装置およびその製造方法
CN102420217A (zh) 多芯片半导体封装体及其组装
CN102136472A (zh) 半导体装置模块
CN102024770A (zh) 半导体芯片封装结构及封装方法
CN104103609A (zh) 封装及其制造方法
CN103915405A (zh) 半导体器件和制造半导体器件的方法
TWI292213B (zh)
CN100561724C (zh) 半导体芯片封装结构及封装方法
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
CN103295920B (zh) 非绝缘型功率模块及其封装工艺
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
CN100468728C (zh) 多芯片半导体封装结构及封装方法
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
TW201220444A (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
CN104112733A (zh) 用于封装半导体芯片的模制材料和方法
CN102024777A (zh) 半导体芯片封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111118

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation