CN101183677B - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN101183677B
CN101183677B CN2007101882659A CN200710188265A CN101183677B CN 101183677 B CN101183677 B CN 101183677B CN 2007101882659 A CN2007101882659 A CN 2007101882659A CN 200710188265 A CN200710188265 A CN 200710188265A CN 101183677 B CN101183677 B CN 101183677B
Authority
CN
China
Prior art keywords
chip
shielding element
substrate
encapsulating structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101882659A
Other languages
English (en)
Other versions
CN101183677A (zh
Inventor
李暎奎
金烔鲁
安载善
车尚珍
崔守珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN101183677A publication Critical patent/CN101183677A/zh
Application granted granted Critical
Publication of CN101183677B publication Critical patent/CN101183677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种封装结构及其制造方法。该封装结构，包括一基板、一屏蔽元件、一芯片、一封胶层及一半导体装置；基板具有第一表面及第二表面，第一表面相对第二表面；屏蔽元件设于第一表面；芯片设于屏蔽元件上，且电性连接于基板；封胶层设于第一表面，覆盖芯片及屏蔽元件；半导体装置设于第二表面。该封装结构的制造方法包括：提供一基板，具有第一表面及第二表面，第一表面相对第二表面；设置屏蔽元件于第一表面；设置一芯片于屏蔽元件；形成一封胶层于第一表面；设置一半导体装置于第二表面。本发明利用设置屏蔽元件于芯片及半导体装置间方式，可屏蔽运作时产生的相互电磁干扰，另可提高运作稳定性、缩减体积、提升产品品质及节省开发成本。

Description

封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，特别是涉及一种包括有多个半导体芯片，利用设置屏蔽元件于芯片及半导体装置之间的方式，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象，另还具有提高运作稳定性、缩减体积、提升产品品质及节省开发成本等优点的封装结构及其制造方法。
背景技术
为了迎合市场上对于高整合性电子产品的需求，业界均致力于研发制造重量更轻、体积更小并且整合更多功能的消费性电子产品，因此必须在电子装置极度有限的空间中，加入更多功能、线路更复杂的芯片，以达成产品小型化的目标。在半导体芯片的封装制程中，一般是将半导体芯片接合于基板上，并经由打线接合(wire bonding)制程，将芯片的电性连接点连接至基板上的接脚，藉以将内部的微电子元件及电路电性连接至外界。随着现今电子产品内芯片线路的复杂化，无论是芯片上的电性连接点数目，或是基板上的针脚密集度，均快速地增加。
而近年来更发展出一种将多个半导体封装件整合设置为一封装结构的方式，其中是将多个不同功能的芯片设置于同一封装结构中。如此一来，不仅增加配置芯片的密度，更增进了封装结构内空间的运用。然而，每一个半导体芯片在运作时，无可避免地均会产生电磁辐射，随着封装结构的小型化，此种将多个半导体封装件整合于单一封装结构中的方式，虽然可以大幅缩减了芯片间的距离，但是如此更凸显了不同芯片之间相互干扰的问题。在元件密度较高的封装结构中，相互干扰的多个半导体芯片不仅降低了芯片运作的品质，更提高了整体封装结构的噪讯(noise)值，影响了整个封装结构的品质。
由此可见，上述现有的封装结构及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的封装结构及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的封装结构及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的封装结构及其制造方法，能够改进一般现有的封装结构及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的封装结构存在的缺陷，而提供一种新的封装结构，所要解决的技术问题是使其利用设置屏蔽元件于芯片及半导体装置之间，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象，具有提高运作稳定性，提升产品品质的功效，非常适于实用。
本发明的另一目的在于，克服现有的封装结构存在的缺陷，而提供一种新的封装结构，所要解决的技术问题是使其利用设置屏蔽元件内埋于该基板内，而具有节省材料成本，缩减体积以及节省开发成本等的优点，从而更加适于实用。
本发明的还一目的在于，克服现有的封装结构制造方法存在的缺陷，而提供一种新的封装结构的制造方法，所要解决的技术问题是使其利用设置屏蔽元件于芯片及半导体装置之间的方式，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象，具有提高运作稳定性，提升产品品质的功效，从而更加适于实用。
本发明的再一目的在于，克服现有的封装结构制造方法存在的缺陷，而提供一种新的封装结构的制造方法，所要解决的技术问题是使其利用设置屏蔽元件内埋于该基板内的方式，具有节省封胶层的材料成本，节省封胶层材料成本，缩减封装结构的体积，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种封装结构，其包括：一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面；一屏蔽元件，设置于该第一表面上；一芯片，设置于该屏蔽元件上，且电性连接于该基板；一封胶层，设置于该第一表面上，且覆盖该芯片及该屏蔽元件；以及一半导体装置(semiconductor device)，设置于该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的封装结构，其中所述的基板包括：一导电层，位于该基板内，该第一表面暴露至少部分的该导电层，且该导电层是电性连接至一焊料球。
前述的封装结构，其中所述的焊料球包括：一第一焊材，具有一第一熔点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第一熔点高于该第二熔点。
前述的封装结构，其中所述的屏蔽元件是连接于该导电层，且经由该导电层及该焊料球电性连接至一外部接地面。
前述的封装结构，其中所述的基板更包括：一焊罩层(solder masklayer)，具有一开口，该开口暴露至少部分的该导电层。
前述的封装结构，其中所述的开口的面积实质上至少等于该芯片的面积。
前述的封装结构，其中所述的基板更包括：一接地层(groundinglayer)，该屏蔽元件是电性连接于该接地层。
前述的封装结构，其中所述的屏蔽元件的面积大于该芯片的面积。
前述的封装结构，其中所述的屏蔽元件包括复数个材料层，该些材料层至少包括一导体材料层及一非导体材料层。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种封装结构的制造方法，其包括以下步骤：提供一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面；设置一屏蔽元件于该第一表面上；设置一芯片于该屏蔽元件上；形成一封胶层于该第一表面上；以及设置一半导体装置(semiconductor device)于该第二表面。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种封装结构，其包括：一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基板包括：一屏蔽元件，是内埋于(embedded)该基板内，该第一表面具有一开口藉以暴露至少部分的该屏蔽元件；一芯片，设置于该屏蔽元件上，且电性连接于该基板；一封胶层，设置于该第一表面上，且覆盖该芯片；以及一半导体装置，设置于该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的封装结构，其中所述的基板更包括：一导体引线(conductivetrace)，具有一第一端及一第二端，该第一端电性连接于该屏蔽元件，该第二端电性连接于一焊料球。
前述的封装结构，其中所述的焊料球包括：一第一焊材，具有一第一熔点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第一熔点高于该第二熔点。
前述的封装结构，其中所述的屏蔽元件包括复数个材料层，该些材料层至少包括一导体材料层及一非导体材料层。
前述的封装结构，其中所述的开口的面积实质上相等于该芯片的面积。
前述的封装结构，其中所述的屏蔽元件的面积大于该芯片的面积。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种封装结构的制造方法，其包括以下的步骤：提供一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基板包括一屏蔽元件，该屏蔽元件是内埋于该基板内，该第一表面暴露至少部分的该屏蔽元件；设置一芯片于该屏蔽元件上；形成一封胶层于该第一表面上；以及设置一半导体装置于该第二表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为了达到上述目的，根据本发明的一方面，提出一种封装结构，包括一基板、一屏蔽元件、一芯片、一封胶层以及一半导体装置。基板具有相对的一第一表面及一第二表面。屏蔽元件设置于第一表面上，芯片设置于屏蔽元件上，且芯片是电性连接于基板。封胶层设置于第一表面上，并且覆盖芯片及屏蔽元件。半导体装置设置于第二表面。
另外，为达到上述目的，根据本发明的另一方面，提出一种封装结构的制造方法。首先，提供一基板，其具有相对的一第一表面及一第二表面。其次，设置一屏蔽元件于第一表面上，接着设置一芯片于屏蔽元件上。再来，形成一封胶层于第一表面上。然后，设置一半导体装置于该第二表面。
再者，为达到上述目的，根据本发明的再一方面，提出一种封装结构，其包括一基板、一芯片、一封胶层以及一半导体装置。基板具有相对的一第一表面及一第二表面，并且包括一屏蔽元件，此屏蔽元件内埋于基板内。第一表面具有一开口，藉以暴露至少部分的屏蔽元件。芯片设置于屏蔽元件上，且电性连接于基板。封胶层设置于第一表面上，且覆盖芯片。半导体装置设置于第二表面。
此外，为了达到上述目的，根据本发明的又一方面，提出一种封装结构的制造方法。首先，提供一基板，此基板具有相对的一第一表面及一第二表面，并且包括一屏蔽元件。此屏蔽元件是内埋于基板内。第一表面暴露至少部分的屏蔽元件。接着，设置一芯片于屏蔽元件上。其次，形成一封胶层于第一表面上。然后，设置一半导体装置于第二表面。
借由上述技术方案，本发明封装结构及其制造方法至少具有下列优点及有益效果：
1、本发明是将屏蔽元件设置于芯片以及半导体装置之间，用以屏蔽芯片及半导体装置运作时产生的电磁干扰，如此可提高芯片运作的稳定性。
2、其次，本发明以屏蔽元件内埋于基板中的配置方式，可以节省封胶层的材料成本，更能够进一步缩减封装结构的体积。
3、再者，本发明藉由多个不同熔点的材料所组成的焊料球，可以保持焊料球经过回焊后的高度，确保基板下方设置半导体装置的空间，从而提升了产品的品质。
4、此外，依照本发明较佳实施例的封装结构，仅需在原有封装结构的元件中，增加设置屏蔽板于芯片及半导体装置之间即可，其是为相容于原有的封装结构制程，而可节省开发新制程的成本。
综上所述，本发明是利用设置屏蔽元件于芯片及半导体装置之间的方式，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象；另外，还具有提高运作稳定性、缩减体积、提升产品品质以及节省开发成本等的优点。本发明具有上述诸多优点及实用价值，不论在产品结构、制造方法或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的封装结构及其制造方法具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A是绘示依照本发明第一实施例的基板及屏蔽元件的示意图。
图1B是绘示一屏蔽元件设置于图1A的基板上的示意图。
图1C是绘示一芯片设置于图1B的屏蔽元件上的示意图。
图1D是绘示一封胶层形成于图1C的基板上的示意图。
图1E是绘示依照本发明第一实施例的封装结构的示意图。
图2是绘示图1E的基板的示意图。
图3是绘示包括多个材料层的屏蔽元件的示意图。
图4是绘示包括多个材料的焊料球的示意图。
图5是绘示依照本发明第二实施例的封装结构的示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的封装结构及其制造方法其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。
以下是提出二个较佳实施例作为本发明的详细说明，该些实施例不同之处在于封装结构中屏蔽元件的配置方式。然而，该些实施例仅是用以作为范例说明，并不限缩本发明欲保护的范围。再者，实施例中的图示亦省略不必要的元件，以清楚显示本发明的技术特点。
第一实施例
请同时参阅图1A～图1E所示，图1A是绘示依照本发明第一实施例的基板及屏蔽元件的示意图，图1B是绘示一屏蔽元件设置于图1A的基板上的示意图，图1C是绘示一芯片设置于图1B的屏蔽元件上的示意图，图1D是绘示一封胶层形成于图1C的基板上的示意图，图1E是绘示依照本发明第一实施例的封装结构的示意图。
依照本发明第一实施例的封装结构的制造方法，包括以下步骤：
首先，提供一基板10，并且设置一屏蔽元件30于基板10上。请参阅图1A所示，基板10具有一第一表面10a及一第二表面10b，且第一表面10a相对于第二表面10b，屏蔽元件30是设置于第一表面10a上。
其次，设置一芯片50于屏蔽元件30上，该芯片50是电性连接于基板10。在本实施例中，芯片50是打线接合于基板10，如图1B所示。
接着，进行形成一封胶层以及设置一焊料球的步骤。如图1C及图1D所示，封胶层70是形成于第一表面10a上，且覆盖芯片50及屏蔽元件30。焊料球80是设置于第二表面10b。
然后，本实施例的制造方法是进行设置一半导体装置的步骤。如图1E所示，半导体装置90是设置于基板10的第二表面10b。设置上述的半导体装置90后，则完成依照本发明第一实施例的封装结构100。
请同时参阅图1E及图2所示，图2是绘示图1E的基板的示意图。在本实施例中，上述的基板10，例如包括一导电层11及一焊罩层12。
该导电层11，位于基板10内；
该焊罩层12，是具有一开口d1，此开口d1的面积较佳地至少等于芯片50的面积。
基板10的第一表面10a是由此开口d1暴露至少部分的导电层11，且此导电层11是电性连接至焊料球80。
另外，上述的屏蔽元件30，是藉由一导电胶20粘附于导电层11上，并且经由导电胶20、导电层11及焊料球80电性连接至一外部接地面G。然而在本发明所属技术领域中具有通常知识的技术人员可了解本发明的技术并不限制于此，屏蔽元件30亦可利用基板10中的一接地层(groundinglayer)(未显示于图中)连接至外部接地面G。此外，在一实施例中，导电层11即为基板10的接地层。
此外，请参阅图1E所示，在本实施例中，上述的半导体装置90，包括一半导体装置基板91及一半导体装置芯片92；
该半导体装置芯片92，设置于半导体装置基板91上，并且打线接合于半导体装置基板91。
该半导体装置基板91，其面积较佳地是小于基板10的面积，使得第二表面10b具有足够的空间用以设置半导体装置90及焊料球80。
半导体装置90在此处是以一球栅阵列封装件(Ball Grid Arraypackage，BGA package)为例来做说明，然而其亦可例如是一四方扁平无引脚封装件(Quad Flat Non-lead package，QFN package)、小型J形引脚封装件(Small Outline J-lead package，SOJ package)或一平面栅格阵列封装件(Land Grid Array package，LGA package)。
在本实施例的封装结构100中，上述的屏蔽元件30，例如包括一金属板，然而其亦可包括多个材料层。请参阅图3所示，是绘示包括多个材料层的屏蔽元件的示意图，该些材料层至少包括一导体材料层31及一非导体材料层32；该导体材料层31是用以产生屏蔽的作用，而该非导体材料层32是可以避免芯片50与屏蔽元件30发生导通的现象。
其次，在本实施例中，上述的焊料球80亦可包括多个材料。请参阅图4所示，是绘示包括多个材料的焊料球的示意图，该焊料球80，包括一第一焊材81及一第二焊材83，第二焊材83是包覆第一焊材81。
该第一焊材81，具有一第一熔点，该第二焊材83具有一第二熔点，且第一熔点高于第二熔点。因此，当回焊(reflow)焊料球80时，焊料球80至少可以维持第一焊材81的高度h，进而在基板10下方提供足够的空间以设置半导体装置90。
另外，在本实施例中，上述的芯片50的面积较佳的为大于半导体装置芯片的面积92，且屏蔽元件30的面积较佳的为大于芯片50的面积，如图1E所示。也就是说，屏蔽元件30具有足够的面积用以完整遮蔽芯片50及半导体装置芯片92。
上述依照本发明第一实施例的封装结构100及其制造方法，是利用设置屏蔽元件30于芯片50及半导体装置90之间的方式，屏蔽芯片50及半导体装置90之间的相互干扰，而可提高芯片50及封装结构100整体的运作稳定性。此外，更利用例如包括一导体材料层31及一非导体材料层32的多个材料层来组成屏蔽元件30，藉以将屏蔽元件30连接至外部接地面G，并且藉由非导体材料层32，可更确保芯片50不会与屏蔽元件30导通，而提高了屏蔽的效果。再者，本发明藉由多个不同熔点的材料所组成的焊料球80，可以确保基板10下方具有足够的空间，以设置半导体装置90，非常适于实用。
第二实施例
请参阅图5所示，是绘示依照本发明第二实施例的封装结构的结构示意图。本发明第二实施例的封装结构200，包括一基板10’、一芯片50、一封胶层70’以及一半导体装置90。本实施例的封装结构200与上述依照本发明第一实施例的封装结构100，其不同之处在于一屏蔽元件30’相对于基板10’的位置，以及屏蔽元件30’连接于一焊料球80的方式，其余相同之处此处则予以省略不再赘述。
在本实施例中，上述的基板10’，具有一第一表面10a’及相对的一第二表面10b’，基板10’包括屏蔽元件30’。该屏蔽元件30’是内埋于(embedded)基板10’内，第一表面10a’具有一开口d2，藉以暴露至少部分的屏蔽元件30’。
上述的芯片50，设置于屏蔽元件30’上，且电性连接基板10’。封胶层70’设置于第一表面10a’上，且覆盖芯片50。
上述的半导体装置90，设置于第二表面10b’。
更进一步来说，上述的基板10’更包括一导体引线14。该导体引线14具有一第一端14a及一第二端14b，该第一端14a是电性连接于屏蔽元件30’，第二端14b电性连接于焊料球80。也就是说，在本实施例中，屏蔽元件30’是经由导体引线14及焊料球80电性连接至外部接地面G。
本发明的第二实施例的封装结构200中，由于屏蔽元件30’是内埋于基板10’内，如此可减小封胶层70’的高度，不仅节省了封胶层70’所耗费的材料成本，整体而言更进一步缩减了封装结构200的体积。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种封装结构，其特征在于其包括：
一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基板包括：
一屏蔽元件，是内埋于该基板内，该第一表面具有一开口藉以暴露至少部分的该屏蔽元件；
一芯片，设置于该屏蔽元件上，且电性连接于该基板；
一封胶层，设置于该第一表面上，且覆盖该芯片；以及
一半导体装置，设置于该第二表面。
2.根据权利要求1所述的封装结构，其特征在于其中所述的基板更包括：
一导体引线，具有一第一端及一第二端，该第一端电性连接于该屏蔽元件，该第二端电性连接于一焊料球。
3.根据权利要求2所述的封装结构，其特征在于其中所述的焊料球包括：
一第一焊材，具有一第一熔点；及
一第二焊材，是包覆该第一焊材，且具有一第二熔点；
其中，该第一熔点高于该第二熔点。
4.根据权利要求1所述的封装结构，其特征在于其中所述的屏蔽元件包括复数个材料层，该些材料层至少包括一导体材料层及一非导体材料层。
5.根据权利要求1所述的封装结构，其特征在于其中所述的开口的面积实质上相等于该芯片的面积。
6.根据权利要求1所述的封装结构，其特征在于其中所述的屏蔽元件的面积大于该芯片的面积。
7.一种封装结构的制造方法，其特征在于其包括以下步骤：
提供一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基板包括一屏蔽元件，该屏蔽元件是内埋于该基板内，该第一表面暴露至少部分的该屏蔽元件；
设置一芯片于该屏蔽元件上；
形成一封胶层于该第一表面上；以及
设置一半导体装置于该第二表面。
CN2007101882659A 2007-03-28 2007-11-30 封装结构及其制造方法 Active CN101183677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/727,795 US20080237820A1 (en) 2007-03-28 2007-03-28 Package structure and method of manufacturing the same
US11/727,795 2007-03-28

Publications (2)

Publication Number Publication Date
CN101183677A CN101183677A (zh) 2008-05-21
CN101183677B true CN101183677B (zh) 2010-06-02

Family

ID=39448858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101882659A Active CN101183677B (zh) 2007-03-28 2007-11-30 封装结构及其制造方法

Country Status (3)

Country Link
US (1) US20080237820A1 (zh)
CN (1) CN101183677B (zh)
TW (1) TWI351083B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120176035A1 (en) * 2009-09-23 2012-07-12 Alloway Michael J Lighting assembly
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
TWI476879B (zh) * 2012-11-21 2015-03-11 Powertech Technology Inc 平面柵格陣列封裝構造及其基板
CN111900144B (zh) * 2020-08-12 2021-11-12 深圳安捷丽新技术有限公司 高速互连的接地参考形状
CN113508464A (zh) * 2021-06-08 2021-10-15 长江存储科技有限责任公司 电磁干扰屏蔽封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399475B1 (en) * 1999-10-05 2002-06-04 Stmicroelectronics S.A. Process for producing electrical connections on the surface of a semiconductor package with electrical-connection drops
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399475B1 (en) * 1999-10-05 2002-06-04 Stmicroelectronics S.A. Process for producing electrical connections on the surface of a semiconductor package with electrical-connection drops
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
CN101183677A (zh) 2008-05-21
TWI351083B (en) 2011-10-21
TW200839975A (en) 2008-10-01
US20080237820A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101188226B (zh) 芯片封装结构及其制程
US9153543B1 (en) Shielding technique for semiconductor package including metal lid and metalized contact area
CN101183677B (zh) 封装结构及其制造方法
US7928538B2 (en) Package-level electromagnetic interference shielding
US9425152B2 (en) Method for fabricating EMI shielding package structure
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
TW201739031A (zh) 電子封裝件及其製法
TW200814276A (en) No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
CN104779220A (zh) 一种芯片封装结构及其制造方法
CN101188230B (zh) 封装结构及其制造方法
WO2019029753A1 (zh) 一种板级架构及其制备方法、移动终端
CN105489593A (zh) 电磁屏蔽封装组件及其制造方法
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
CN201417765Y (zh) 无基岛半导体芯片封装结构
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN109892023A (zh) 电路模块
CN101937886B (zh) 薄型芯片封装结构及方法
CN208433405U (zh) 电路组件
CN206163478U (zh) 集成电路封装体
US20040159929A1 (en) Semiconductor die package having two die paddles
CN106328620A (zh) 集成电路封装体及其制造方法
CN111490033A (zh) 一种电磁屏蔽封装件及其制作方法
CN207690783U (zh) 一种新型集成电路封装结构
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant