CN109892023A - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN109892023A
CN109892023A CN201780065524.0A CN201780065524A CN109892023A CN 109892023 A CN109892023 A CN 109892023A CN 201780065524 A CN201780065524 A CN 201780065524A CN 109892023 A CN109892023 A CN 109892023A
Authority
CN
China
Prior art keywords
mentioned
electronic component
potting resin
area
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780065524.0A
Other languages
English (en)
Other versions
CN109892023B (zh
Inventor
野见山兼男
佐藤和茂
江下雄也
天知伸充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109892023A publication Critical patent/CN109892023A/zh
Application granted granted Critical
Publication of CN109892023B publication Critical patent/CN109892023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电路模块具备：基板(10)，具有布线图案；第一区域，在基板(10)的一个主面被安装第一电子部件(12a)；第二区域，在基板的一个主面主要被安装高度比第一电子部件(12a)高的第二电子部件(12b)；第一导体(16a)，设置于第一区域并与布线图案电连接；以及封装树脂(18a)，对第一电子部件(12a)、第二电子部件(12b)、以及第一导体(16a)进行封装。封装第一区域的封装树脂(18a)形成为高度比封装第二区域的封装树脂(18a)低，在封装第一区域的封装树脂(18a)的表面露出第一导体(16a)的一部分，并且，在封装第一区域的封装树脂(18a)的表面形成有布线(20)，露出的第一导体(16a)和布线(20)电连接。

Description

电路模块
技术领域
本发明涉及在基板安装有多个电子部件并被树脂封装的电路模块。
背景技术
以往，公职有集成构成电子电路的多个电子部件并安装于基板的电路模块，但通常，将具有不同高度的电子部件混合，并根据高度较高的电子部件进行树脂封装(参照图8)。
图8是以往的电路模块的剖视图。如图8所示，电路模块400具有基板410、电子部件420a、电子部件420b、以及封装树脂430。电子部件420a的高度比电子部件420b低。电子部件420a和电子部件420b安装于基板410上，并与设置于基板410的布线图案(未图示)电连接。封装树脂430根据电子部件420b的高度，对电子部件420a和电子部件420b进行封装。(例如，参照专利文献1。)
专利文献1：日本特开2006－74587号公报
然而，若与封装电子部件420b的树脂的厚度相比较，电子部件420a上的封装树脂430形成为封装所需要的厚度以上。因此，在电子部件420a的上方存在不必要的树脂，其结果，存在在电路模块400内产生未被有效活用的区域这样的问题。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供活用在封装树脂内未被有效活用的区域，使体积效率提高的电路模块。
本发明所涉及的电路模块具备：基板，具有布线图案；第一区域，在基板的一个主面被安装第一电子部件；第二区域，在基板的一个主面主要被安装高度比第一电子部件高的第二电子部件；第一导体，设置于第一区域且与布线图案电连接；以及封装树脂，对第一电子部件、第二电子部件、以及第一导体进行封装。另外，其特征在于，封装第一区域的封装树脂形成为高度比封装第二区域的封装树脂低，在封装第一区域的封装树脂的表面露出第一导体的一部分，并且，在封装第一区域的封装树脂的表面形成有布线，露出的第一导体和封装树脂的表面的布线电连接。
封装第一区域的封装树脂形成为高度比封装第二区域的封装树脂低。因此，在封装高度低的第一电子部件的第一区域的封装树脂的表面形成有布线，例如在根据高度较高的电子部件利用封装树脂对整个电子部件进行了封装的情况中，活用不能有效活用的区域，从而能够使电路模块的体积效率提高。
本发明所涉及的电路模块也可以是在封装第一区域的封装树脂的表面被安装第三电子部件，第三电子部件和一部分露出的第一导体电连接。
例如在根据高度较高的电子部件利用封装树脂对整个电子部件进行了封装的情况中，在不能有效地活用的区域，在本发明中能够安装第三电子部件，能够进一步使电路模块的体积效率提高。
本发明所涉及的电路模块也可以是第一导体中至少一个导体形成于第一电子部件的电极上。
例如在根据高度较高的电子部件利用封装树脂对整个电子部件进行了封装的情况中，在不能有效地活用的区域，在本发明中能够形成第一导体，能够进一步使电路模块的体积效率提高。
本发明所涉及的电路模块也可以具备对封装树脂的表面的布线及第三电子部件进行封装的附加封装树脂。
本发明所涉及的电路模块也可以是附加封装树脂封装对第二区域进行封装的封装树脂的表面。
本发明所涉及的电路模块也可以是在基板、封装树脂以及附加封装树脂的侧面、和附加封装树脂的表面或者封装树脂以及附加封装树脂的表面形成有与基板的接地电位电连接的导电性膜。
也可以在第三电子部件的电极上或者封装树脂的表面的布线上还形成有第二导体，该第二导体被附加封装树脂封装，并且，在附加封装树脂的表面露出第二导体的一部分，露出的第二导体和导电性膜电连接。
第一导体也可以是柱状的烧结金属。
第一导体或者第二导体也可以是柱状的烧结金属。
根据本发明，能够使电路模块的体积效率提高。
附图说明
图1(A)是作为第一实施方式的电路模块的俯视图，图1(B)是图1(A)的A1－A1间的剖视图。
图2是表示作为第一实施方式的电路模块的制造工序的图。
图3(A)是作为第二实施方式的电路模块的俯视图，图3(B)是图3(A)的A2－A2间的剖视图。
图4是表示作为第二实施方式的电路模块的制造工序的图。
图5(A)是作为第三实施方式的电路模块的俯视图，图3(B)是图3(A)的A3－A3间的剖视图。
图6是表示作为第三实施方式的电路模块的制造工序的前半的图。
图7是表示作为第三实施方式的电路模块的制造工序的后半的图。
图8是以往的电路模块的剖视图。
具体实施方式
以下，参照附图对本发明所涉及的电路模块进行说明。此外，在说明中，对相同要素或者具有相同功能的要素使用相同附图标记，省略重复的说明。
(第一实施方式)
基于图1以及图2对作为本发明所涉及的电路模块的第一实施方式的电路模块100的构成进行说明。图1(A)是表示作为本发明所涉及的电路模块的第一实施方式的电路模块100的俯视图，图1(B)是图1(A)的A1－A1间的剖视图。图2是表示作为本发明所涉及的电路模块的第一实施方式的电路模块100的制造工序的图。
首先，准备基板10。基板10在一方主面具有布线图案(未图示)，在内部设置有内部布线(未图示)。经由基板10的内部布线，设置于基板10的另一方主面的外部端子14和布线图案连接。作为基板10，可列举有布线基板、嵌入有电子部件的部件内置基板等，但并不局限于此。接着，在基板10的一方主面中安装电子部件12a(第一电子部件)和高度比电子部件12a高的电子部件12b(第二电子部件)(图2(A))。
此外，安装有电子部件12a的区域是本文所述的第一区域，安装有电子部件12b的区域是本文所述的第二区域。第一区域和第二区域并不是分别局限为一个，也可以是多个。
作为电子部件12a，可列举有芯片电阻、芯片多层电容、薄膜型电感等，但并不局限于此。另外，不需要电子部件12a全部是相同种类的电子部件。换句话说，电子部件12a也可以分别是不同种类的电子部件。作为电子部件12b，可列举有线绕电感器、封装IC等，但并不局限于此。另外，不需要电子部件12b全部是相同种类的电子部件。换句话说，电子部件12b也可以分别是不同种类的电子部件。
接下来，在第一区域的布线图案上形成柱16a(第一导体)，与布线图案电连接(图2(B))。柱16a的高度比电子部件12a高。柱16a是柱状的金属体。此外，作为柱16a，也可以为通过将可低温烧制的金属纳米焊膏层叠成柱状并烧结而得到的导电性的柱。柱16a和布线图案通过金属接合固定、连接。这里，在使柱16a为通过将可低温烧制的金属纳米焊膏层叠成柱状并烧结而得到的导电性的柱的情况下，与例如使形成有导通孔的树脂贴合的情况或者在树脂封装后形成导通孔的情况相比，不需要获取用于形成导通孔的对位的差值，能够实现在狭窄面积上的连接。
此外，作为可低温烧制的金属纳米焊膏，可列举银纳米焊膏，但并不局限于此。另外，在本文中，“柱状”包括圆柱状、大致圆柱状、椭圆柱状、多棱柱状等任意的柱的形状。另外，不仅包括顶面以及底面的尺寸相同的柱状，也包括底面的尺寸比顶面小的柱状以及底面的尺寸比顶面大的柱状，也包括分段锥形状以及分段倒锥形状。
接下来，在通过封装树脂18a对电子部件12a、电子部件12b、以及柱16a进行封装之后，根据电子部件12b的高度对整体进行研磨(图2(C))。
接下来，将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低，使柱16a的端面露出。接下来，在封装第一区域的封装树脂18a的表面形成布线20，使柱16a和布线20电连接(图2(D))。换句话说，在不将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低的情况中，能够对不能有效地活用的区域追加布线20，电路模块的体积效率提高。另外，例如即使在布线图案中布线密度高，布线的自由度低，也能够追加布线20，所以能够提高布线的自由度。此外，布线20并不形成于封装第二区域的封装树脂18a的表面，而形成于被研磨为高度比封装第二区域的封装树脂18a低的、封装第一区域的封装树脂18a的表面，所以没有伴随布线20的形成的电路模块100的厚度的增加。
布线20通过对例如银纳米焊膏进行打印、烧结而形成，但并不局限于此。此外，布线20包括焊盘。另外，也可以使用布线20的至少一部分作为天线的放射电极，但并不局限于此。另外，在将封装成为布线20的电介质层的第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低时，也可以调整厚度，并调整布线20的阻抗。
接下来，在封装第一区域的封装树脂18a的表面安装电子部件12c(第三电子部件)，将电子部件12c和布线20电连接(图1、图2(E))。换句话说，在例如不将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低的情况中，能够在不能有效地活用的区域进一步安装电子部件12c，电路模块的体积效率进一步提高。此外，将封装第一区域的封装树脂18a和电子部件12c合起来的从基板10的一方主面起的高度可以比封装第二区域的封装树脂18a的表面低。另外，电子部件12c也可以与柱16a直接连接。另外，虽然未图示，但也可以在安装了电子部件12c之后，对电子部件12c和布线20进行树脂涂层而防止由湿度等引起的劣化。
作为电子部件12c，可列举有构成天线的匹配电路的芯片部件、构成匹配电路、滤波电路的贴片电感器、薄膜型电感器、内置有电感器的多层部件等，但并不局限于此。另外，不需要电子部件12c全部是相同种类的电子部件。换句话说，电子部件12c也可以分别是不同种类的电子部件。此外，在作为电子部件12c，安装了构成天线的匹配电路的电子部件的情况下，在封装第一区域的封装树脂18a的表面形成有将一部分作为天线的放射电极的布线20时，匹配电路的调整变得容易。另外，在作为电子部件12c，安装了贴片电感器、薄膜型电感器、内置有电感器的多层部件等电感器的情况下，与作为电子部件12a或者电子部件12b安装的情况相比，远离基板10的接地层，所以损失变少。
(第二实施方式)
基于图3以及图4，对作为本发明所涉及的电路模块的第二实施方式的电路模块200的构成进行说明。图3(A)是表示作为本发明所涉及的电路模块的第二实施方式的电路模块200的俯视图，图3(B)是图3(A)的A2－A2间的剖视图。图4是表示作为本发明所涉及的电路模块的第二实施方式的电路模块200的制造工序的图。
首先，准备基板10。此外，基板10在一方主面具有布线图案(未图示)，在内部设置有内部布线(未图示)。经由基板10的内部布线，设置于基板10的另一方主面的外部端子14和布线图案连接。接下来，在基板10的一方主面中安装电子部件12a和电子部件12b(图4(A))。
接下来，在第一区域的布线图案上以及电子部件12a的电极上形成柱16a，与布线图案电连接(图4(B))。形成于第一区域的布线图案上的柱16a的高度比电子部件12a高。形成于电子部件12a的电极上的柱16a与电子部件12a合起来的高度和形成于第一区域的布线图案上的柱16a的高度是相同程度。
接下来，通过封装树脂18a对电子部件12a、电子部件12b、以及柱16a进行了封装之后，根据电子部件12b的高度对整体进行研磨(图4(C))。
接下来，将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低，使柱16a的端面露出。接下来，在封装第一区域的封装树脂18a的表面形成布线20，将柱16a和布线20电连接(图4(D))。换句话说，在电子部件12a的电极上形成的柱16a不经由基板10的布线图案就与布线20连接。因此，在例如不将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低的情况中，能够在不能有效活用的区域形成柱16a和布线20，电路模块的体积效率提高。
接下来，在封装第一区域的封装树脂18a的表面安装电子部件12c，将电子部件12c和布线20电连接(图4(E))。此外，封装第一区域的封装树脂18a、布线20、以及电子部件12c合起来的高度比封装第二区域的封装树脂18a的表面低。
接下来，在通过封装树脂18b对电子部件12c、布线20、以及封装第二区域的封装树脂18a的表面进行了封装之后，研磨封装树脂18b的表面(图3、图4(F))。换句话说，电子部件12c以及布线20不露出而被封装，并且封装树脂18b的表面被研磨而平滑化。因此，在电路模块200对电子设备基板的搭载时，电路模块200的把持变得容易，易于安装于电子设备基板。
另外，由于电子部件12c以及布线20不露出，从而避免了机械或者化学作用。例如，防止了由于水分和不同种类金属接合引起的锡腐蚀。此外，封装树脂18a和封装树脂18b可以使用相同的材料，也可以使用不同的材料。
(第三实施方式)
基于图5、图6以及图7，对作为本发明所涉及的电路模块的第三实施方式的路模块300的构成进行说明。图5(A)是表示作为本发明所涉及的电路模块的第三实施方式的电路模块300的俯视图，图5(B)是图5(A)的A3－A3间的剖视图。图6是表示作为本发明所涉及的电路模块的第三实施方式的电路模块300的制造工序的前半的图。图7是表示作为本发明所涉及的电路模块的第三实施方式的电路模块300的制造工序的后半的图。
首先，准备基板10。此外，基板10在一方主面具有布线图案(未图示)，在内部设置有内部布线(未图示)。经由基板10的内部布线，设置于基板10的另一方主面的外部端子14和布线图案连接。接下来，在基板10的一方主面中安装电子部件12a和电子部件12b(图6(A))。
接下来，在第一区域的布线图案上以及电子部件12a的电极上形成柱16a，与布线图案电连接(图6(B))。在第一区域的布线图案上形成的柱16a的高度比电子部件12a高。在电子部件12a的电极上形成的柱16a与电子部件12a合起来的高度和在第一区域的布线图案上形成的柱16a的高度是相同程度。
接下来，通过封装树脂18a对电子部件12a、电子部件12b、柱16a进行了封装之后，根据电子部件12b的高度对整体进行研磨(图6(C))。
接下来，将封装第一区域的封装树脂18a研磨为高度比封装第二区域的封装树脂18a低，使柱16a的端面露出。在封装第一区域的封装树脂18a的表面形成布线20，将柱16a和布线20电连接(图6(D))。此外，布线20的一部分也可以作为激发插槽的供电电极使用，但并不局限于此。
接下来，在封装第一区域的封装树脂18a的表面安装电子部件12c，将电子部件12c和布线20电连接(图6(E))。此外，封装第一区域的封装树脂18a、布线20、以及电子部件12c合起来的高度比封装第二区域的封装树脂18a的表面低。
接下来，在布线20以及电子部件12c的电极上形成柱16b，并与布线20电接合(图6(F))。形成于布线20的柱16b与封装第一区域的封装树脂18a、以及布线20合起来的高度比封装第二区域的封装树脂18a的表面高。在电子部件12c的电极上形成的柱16b与电子部件12c合起来的高度和形成于布线20的柱16b的高度是相同程度。
接下来，在通过封装树脂18b对电子部件12c、柱16b、以及布线20进行了封装之后，根据封装第二区域的封装树脂18a的表面研磨封装树脂18b，使柱16的端面露出(图7(A))。此外，研磨时，也可以将封装树脂18b的表面和封装树脂18a的表面一并研磨。另外，也可以如作为本发明所涉及的电路模块的第二实施方式的电路模块200那样，通过封装树脂18b对电子部件12c、柱16b、布线20、以及封装第二区域的封装树脂18a的表面进行了封装之后，研磨封装树脂18b的表面。
接下来，在封装树脂18a、封装树脂18b以及基板10的侧面、和封装第二区域的封装树脂18a的表面以及除去一部分的封装树脂18b的表面形成导电性膜22，在基板10的侧面与基板10的接地电位电连接(图6、图7(B))。换句话说，将导电性膜22作为电路模块300的屏蔽。此外，在图6(A)的电路模块300的俯视图中的左上，未形成有导电性膜，在方形中能看见封装树脂18b的是插槽天线的开口部。在插槽天线的开口部的下方配置有激发插槽的供电电极(未图示)。此外，插槽天线的开口部不局限于方形。插槽天线的开口部可以为圆形、椭圆形、多边形等任意的形状。
因此，通过导电性膜22，电路模块300的表面除了开口部以外平面并且均匀地形成，所以在对电子设备基板的搭载时，电路模块300的把持变得容易，易于安装于电子设备基板，外观也好看。另外，通过与基板10的接地电极连接的导电性膜22，能够形成屏蔽，抑制由来自电子部件12a、电子部件12b或者电子部件12c的噪声放射或者外来噪声造成的影响。能够将电子部件12c的接地布线与成为屏蔽的导电性膜22较短地连接，通过接地阻抗的降低，高频电路特性变好，并且抑制噪声的产生。另外，能够在不接地的部分形成天线。
以上，对本发明的实施方式进行了描述，但本发明并不局限于这样的特定的实施方式，在权利要求书所记载的本发明的要旨的范围内，能够进行各种变形、变更。
附图标记说明
100、200、300、400 电路模块；12a、12b、12c 电子部件；14 外部端子；16a、16b 柱；18a、18b 封装树脂；20 布线；22 导电性膜。

Claims (9)

1.一种电路模块，具备：
基板，具有布线图案；
第一区域，在上述基板的一个主面被安装第一电子部件；
第二区域，在上述基板的上述一个主面被安装高度比上述第一电子部件高的第二电子部件；
第一导体，设置于上述第一区域，且与上述布线图案电连接；以及
封装树脂，封装上述第一电子部件、上述第二电子部件、以及上述第一导体，
封装上述第一区域的封装树脂形成为高度比封装上述第二区域的封装树脂低，
在封装上述第一区域的上述封装树脂的表面露出上述第一导体的一部分，并且，
在封装上述第一区域的上述封装树脂的表面形成有布线，
露出的上述第一导体与上述封装树脂的表面的布线电连接。
2.根据权利要求1所述的电路模块，其中，
在封装上述第一区域的上述封装树脂的表面被安装第三电子部件，
第三电子部件与一部分露出的上述第一导体电连接。
3.根据权利要求1或者2所述的电路模块，其中，
上述第一导体中至少一个导体形成于上述第一电子部件的电极上。
4.根据权利要求2所述的电路模块，其中，
具备封装上述封装树脂的表面的布线以及上述第三电子部件的附加封装树脂。
5.根据权利要求4所述的电路模块，其中，
上述附加封装树脂还封装对上述第二区域进行封装的封装树脂的表面。
6.根据权利要求4或者5所述的电路模块，其中，
在上述基板、上述封装树脂以及上述附加封装树脂的侧面、和上述附加封装树脂的表面或者上述封装树脂以及上述附加封装树脂的表面形成有与上述基板的接地电位电连接的导电性膜。
7.根据权利要求6所述的电路模块，其中，
在上述第三电子部件的电极上或者上述封装树脂的表面的布线上还形成有第二导体，
上述第二导体被上述附加封装树脂封装，并且，
在上述附加封装树脂的表面露出上述第二导体的一部分，
露出的上述第二导体与上述导电性膜电连接。
8.根据权利要求1～6的任一项所述的电路模块，其中，
上述第一导体是柱状的烧结金属。
9.根据权利要求7所述的电路模块，其中，
上述第一导体或者上述第二导体是柱状的烧结金属。
CN201780065524.0A 2016-10-25 2017-10-12 电路模块 Active CN109892023B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-208266 2016-10-25
JP2016208266 2016-10-25
PCT/JP2017/036964 WO2018079278A1 (ja) 2016-10-25 2017-10-12 回路モジュール

Publications (2)

Publication Number Publication Date
CN109892023A true CN109892023A (zh) 2019-06-14
CN109892023B CN109892023B (zh) 2022-03-22

Family

ID=62023457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780065524.0A Active CN109892023B (zh) 2016-10-25 2017-10-12 电路模块

Country Status (4)

Country Link
US (1) US10861759B2 (zh)
JP (1) JP6705509B2 (zh)
CN (1) CN109892023B (zh)
WO (1) WO2018079278A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196131A1 (ja) * 2019-03-22 2020-10-01 株式会社村田製作所 電子部品モジュール
JP7088409B2 (ja) * 2019-04-03 2022-06-21 株式会社村田製作所 モジュール、端子集合体、及びモジュールの製造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222126A (ja) * 2005-02-08 2006-08-24 Murata Mfg Co Ltd 回路基板
JP2007329162A (ja) * 2006-06-06 2007-12-20 Kyocera Chemical Corp 電子部品装置の製造方法、封止用熱硬化型樹脂シート及び電子部品装置
US20100195291A1 (en) * 2009-01-30 2010-08-05 Kabushiki Kaisha Toshiba Electronic circuit module and method of manufacturing the same
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
CN103035627A (zh) * 2011-10-05 2013-04-10 钜景科技股份有限公司 堆栈式半导体封装结构
WO2014178153A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 複合基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151801A (ja) 2000-11-10 2002-05-24 Citizen Watch Co Ltd 回路基板構造およびその製造方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
CN1849853A (zh) * 2003-09-12 2006-10-18 独立行政法人产业技术综合研究所 衬底及其制备方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP4252019B2 (ja) 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
JP4556568B2 (ja) 2004-09-03 2010-10-06 パナソニック株式会社 弾性表面波装置の製造方法
JP2009188144A (ja) 2008-02-06 2009-08-20 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP5889615B2 (ja) 2011-11-29 2016-03-22 新電元工業株式会社 樹脂封止モジュールの製造方法および樹脂封止モジュール
JP5527785B1 (ja) * 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222126A (ja) * 2005-02-08 2006-08-24 Murata Mfg Co Ltd 回路基板
JP2007329162A (ja) * 2006-06-06 2007-12-20 Kyocera Chemical Corp 電子部品装置の製造方法、封止用熱硬化型樹脂シート及び電子部品装置
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
US20100195291A1 (en) * 2009-01-30 2010-08-05 Kabushiki Kaisha Toshiba Electronic circuit module and method of manufacturing the same
CN103035627A (zh) * 2011-10-05 2013-04-10 钜景科技股份有限公司 堆栈式半导体封装结构
WO2014178153A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 複合基板

Also Published As

Publication number Publication date
CN109892023B (zh) 2022-03-22
JPWO2018079278A1 (ja) 2019-09-12
WO2018079278A1 (ja) 2018-05-03
US10861759B2 (en) 2020-12-08
JP6705509B2 (ja) 2020-06-03
US20190229027A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US9922938B2 (en) Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US11769621B2 (en) Inductor with an electrode structure
US7261596B2 (en) Shielded semiconductor device
CN109892023A (zh) 电路模块
US20180197824A1 (en) Anti-emi shielding package and method of making same
KR20160014913A (ko) 반도체 패키지 및 그 제조방법
TWI453836B (zh) 半導體封裝件及其製法
WO2016162938A1 (ja) 半導体装置
EP1104026B1 (en) Ground plane for a semiconductor chip
US20060208347A1 (en) Semiconductor device package
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
US11410977B2 (en) Electronic module for high power applications
CN106711123A (zh) 半导体封装件及其制造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN105280624A (zh) 电子装置模块及其制造方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
TW200805615A (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
CN101183677A (zh) 封装结构及其封装结构的制造方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
CN102479773A (zh) 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
CN103354228A (zh) 半导体封装件及其制造方法
US10068882B2 (en) High-frequency module
JP3185689U (ja) 電子回路モジュール
CN110300513A (zh) 电磁屏蔽帽、电气系统以及用于形成电磁屏蔽帽的方法
CN207781650U (zh) 可贴装磁敏器件及制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant