WO2018079278A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
WO2018079278A1
WO2018079278A1 PCT/JP2017/036964 JP2017036964W WO2018079278A1 WO 2018079278 A1 WO2018079278 A1 WO 2018079278A1 JP 2017036964 W JP2017036964 W JP 2017036964W WO 2018079278 A1 WO2018079278 A1 WO 2018079278A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing resin
electronic component
region
circuit module
wiring
Prior art date
Application number
PCT/JP2017/036964
Other languages
English (en)
French (fr)
Inventor
兼男 野見山
和茂 佐藤
雄也 江下
伸充 天知
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201780065524.0A priority Critical patent/CN109892023B/zh
Priority to JP2018547542A priority patent/JP6705509B2/ja
Publication of WO2018079278A1 publication Critical patent/WO2018079278A1/ja
Priority to US16/374,022 priority patent/US10861759B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to a circuit module in which a plurality of electronic components are mounted on a substrate and resin-sealed.
  • circuit module in which a plurality of electronic components constituting an electronic circuit are integrated and mounted on a substrate is known.
  • electronic components with different heights are mixed, and tall electronic components
  • the resin was sealed in accordance with (see FIG. 8).
  • FIG. 8 is a cross-sectional view of a conventional circuit module.
  • the circuit module 400 includes a substrate 410, an electronic component 420a, an electronic component 420b, and a sealing resin 430.
  • the height of the electronic component 420a is lower than that of the electronic component 420b.
  • the electronic component 420a and the electronic component 420b are mounted on the substrate 410, and are electrically connected to a wiring pattern (not shown) provided on the substrate 410.
  • the sealing resin 430 seals the electronic component 420a and the electronic component 420b in accordance with the height of the electronic component 420b. (For example, refer to Patent Document 1.)
  • the sealing resin 430 on the electronic component 420a is formed to have a thickness greater than that necessary for sealing. Therefore, unnecessary resin exists above the electronic component 420a, and as a result, there is a problem that an area that is not effectively used is generated in the circuit module 400.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a circuit module capable of improving volumetric efficiency by utilizing a region that is not effectively utilized in a sealing resin.
  • a circuit module includes a substrate having a wiring pattern, a first region in which a first electronic component is mounted on one main surface of the substrate, and a back surface of the first electronic component on one main surface of the substrate.
  • the sealing resin that seals the first region is formed shorter than the sealing resin that seals the second region, and the first resin is sealed on the surface of the sealing resin that seals the first region.
  • a part of the conductor is exposed, and a wiring is formed on the surface of the sealing resin that seals the first region. The exposed first conductor and the wiring on the surface of the sealing resin are electrically connected It is connected.
  • the sealing resin that seals the first region is formed shorter than the sealing resin that seals the second region. Accordingly, a wiring is formed on the surface of the sealing resin in the first region for sealing the first electronic component having a short height. For example, the entire electronic component is sealed with the sealing resin in accordance with the tall electronic component. In such a case, the volume efficiency of the circuit module can be improved by utilizing the area that could not be effectively utilized.
  • the third electronic component is mounted on the surface of the sealing resin that seals the first region, and the third electronic component and the first conductor partially exposed are provided. , May be electrically connected.
  • the third electronic component can be mounted in a region that could not be effectively used in the present invention.
  • the volume efficiency of the circuit module can be further improved.
  • At least one of the first conductors may be formed on the electrode of the first electronic component.
  • the first conductor may be formed in the present invention in a region that could not be effectively used.
  • the volume efficiency of the circuit module can be further improved.
  • the circuit module according to the present invention may include an additional sealing resin that seals the wiring on the surface of the sealing resin and the third electronic component.
  • the additional sealing resin may also seal the surface of the sealing resin that seals the second region.
  • the circuit module according to the present invention includes the substrate, the sealing resin and the side surface of the additional sealing resin, and the surface of the additional sealing resin or the surface of the sealing resin and the additional sealing resin.
  • An electrically connected conductive film may be formed.
  • a second conductor is further formed on the electrode of the third electronic component or on the wiring on the surface of the sealing resin, sealed with the additional sealing resin, and second on the surface of the additional sealing resin. A part of the conductor may be exposed, and the exposed second conductor and the conductive film may be electrically connected.
  • the first conductor may be a columnar sintered metal.
  • the first conductor or the second conductor may be a columnar sintered metal.
  • the volume efficiency of the circuit module can be improved.
  • (A) is a top view of the circuit module according to the first embodiment, and (B) is an end view between A1 and A1 in (A). It is a figure which shows the manufacturing process of the circuit module which is 1st Embodiment.
  • (A) is a top view of the circuit module according to the second embodiment, and (B) is an end view between A2 and A2 in (A). It is a figure which shows the manufacturing process of the circuit module which is 2nd Embodiment.
  • (A) is a top view of the circuit module according to the third embodiment, and (B) is an end view between A3 and A3 in (A). It is a figure which shows the first half of the manufacturing process of the circuit module which is 3rd Embodiment. It is a figure which shows the second half of the manufacturing process of the circuit module which is 3rd Embodiment. It is sectional drawing of the conventional circuit module.
  • FIG. 1A is a top view showing a circuit module 100 which is a first embodiment of a circuit module according to the present invention
  • FIG. 1B is an end view between A1 and A1 in FIG.
  • FIG. 2 is a diagram showing a manufacturing process of the circuit module 100 which is the first embodiment of the circuit module according to the present invention.
  • the substrate 10 is prepared.
  • the substrate 10 has a wiring pattern (not shown) on one main surface, and an internal wiring (not shown) is provided inside.
  • An external terminal 14 provided on the other main surface of the substrate 10 and a wiring pattern are connected via an internal wiring of the substrate 10.
  • Examples of the substrate 10 include a wiring board, a component-embedded substrate in which electronic components are embedded, and the like, but are not limited thereto.
  • the electronic component 12a (first electronic component) and the electronic component 12b (second electronic component) taller than the electronic component 12a are mounted on one main surface of the substrate 10 (FIG. 2A).
  • region where the electronic component 12a is mounted is a 1st area
  • region where the electronic component 12b is mounted is a 2nd area
  • the first region and the second region are not limited to one each, and there may be a plurality.
  • Examples of the electronic component 12a include a chip resistor, a chip multilayer capacitor, and a film type inductor, but are not limited thereto. Moreover, it is not necessary for all the electronic components 12a to be the same type of electronic component. That is, the electronic components 12a may be different types of electronic components. Examples of the electronic component 12b include, but are not limited to, a wound inductor and a package IC. Moreover, it is not necessary that all the electronic components 12b are the same type of electronic component. That is, the electronic components 12b may be different types of electronic components.
  • a post 16a (first conductor) is formed on the wiring pattern in the first region and electrically connected to the wiring pattern (FIG. 2B).
  • the height of the post 16a is higher than that of the electronic component 12a.
  • the post 16a is a columnar metal body.
  • the post 16a may be a conductive post obtained by stacking and sintering metal nanopaste that can be fired at low temperature in a columnar shape.
  • the post 16a and the wiring pattern are fixed and connected by metal bonding.
  • the post 16a is a conductive post obtained by laminating and sintering metal nanopaste that can be fired at low temperature, for example, when a resin in which a via is formed is bonded or after resin sealing Compared with the case where vias are formed, it is not necessary to have a margin for alignment for forming vias, so that connection in a narrow area is possible.
  • examples of the metal nano paste that can be fired at a low temperature include silver nano paste, but this is not restrictive.
  • the “columnar shape” includes an arbitrary columnar shape such as a columnar shape, a substantially cylindrical shape, an elliptical columnar shape, or a polygonal columnar shape.
  • the top and bottom dimensions are the same, but also those whose bottom is smaller and larger than the top, including stepped taper and stepped inverse taper. It is.
  • the sealing resin 18a for sealing the first region is polished so as to be shorter than the sealing resin 18a for sealing the second region, and the end face of the post 16a is exposed.
  • the wiring 20 is formed on the surface of the sealing resin 18a that seals the first region, and the post 16a and the wiring 20 are electrically connected (FIG. 2D). That is, when the sealing resin 18a for sealing the first region is not polished so as to be shorter than the sealing resin 18a for sealing the second region, it can be used effectively.
  • the wiring 20 can be added to the area that has not been present, and the volume efficiency of the circuit module is improved.
  • the wiring 20 can be added, so that the degree of freedom of wiring can be increased.
  • the wiring 20 is not the surface of the sealing resin 18a that seals the second region, but is polished so as to be shorter than the sealing resin 18a that seals the second region. Since it is formed on the surface of the sealing resin 18 a that seals the region, the thickness of the circuit module 100 does not increase with the formation of the wiring 20.
  • the wiring 20 is formed by printing and sintering silver nanopaste, for example, but is not limited thereto. Note that the wiring 20 includes a land. Further, at least a part of the wiring 20 may be used as a radiation electrode of the antenna, but is not limited thereto. Further, when polishing the sealing resin 18a for sealing the first region to be the dielectric layer of the wiring 20 so as to be shorter than the sealing resin 18a for sealing the second region, the thickness is increased. The impedance of the wiring 20 may be adjusted.
  • the electronic component 12c (third electronic component) is mounted on the surface of the sealing resin 18a that seals the first region, and the electronic component 12c and the wiring 20 are electrically connected (FIG. 1, FIG. FIG. 2 (E)). That is, for example, when the sealing resin 18a for sealing the first region is not polished so as to be shorter than the sealing resin 18a for sealing the second region, it can be effectively used.
  • the electronic component 12c can be further mounted in the area where it was not possible, and the volume efficiency of the circuit module is further improved.
  • region, and the electronic component 12c is from the surface of the sealing resin 18a which seals a 2nd area
  • Examples of the electronic component 12c include a chip component constituting an antenna matching circuit, a chip inductor constituting a matching circuit and a filter circuit, a film type inductor, a multilayer component incorporating an inductor, and the like. Absent. Further, it is not necessary that all the electronic components 12c are the same type of electronic components. That is, the electronic components 12c may be different types of electronic components. In the case where an electronic component constituting an antenna matching circuit is mounted as the electronic component 12c, the wiring 20 is partially formed on the surface of the sealing resin 18a for sealing the first region, and the radiation electrode of the antenna is partly formed. When it does, adjustment of a matching circuit becomes easy.
  • an inductor such as a chip inductor, a film type inductor, or a multilayer component incorporating an inductor is mounted as the electronic component 12c, it is further away from the ground layer of the substrate 10 than when it is mounted as the electronic component 12a or the electronic component 12b. So loss is reduced.
  • FIG. 3A is a top view showing a circuit module 200 which is a second embodiment of the circuit module according to the present invention
  • FIG. 3B is an end view between A2 and A2 in FIG. 3A.
  • FIG. 4 is a diagram showing a manufacturing process of the circuit module 200 which is the second embodiment of the circuit module according to the present invention.
  • the substrate 10 is prepared.
  • the substrate 10 has a wiring pattern (not shown) on one main surface, and an internal wiring (not shown) is provided inside.
  • An external terminal 14 provided on the other main surface of the substrate 10 and a wiring pattern are connected via an internal wiring of the substrate 10.
  • the electronic component 12a and the electronic component 12b are mounted on one main surface of the substrate 10 (FIG. 4A).
  • a post 16a is formed on the wiring pattern in the first region and on the electrode of the electronic component 12a, and is electrically connected to the wiring pattern (FIG. 4B).
  • the height of the posts 16a formed on the wiring pattern in the first region is higher than that of the electronic component 12a.
  • the post 16a formed on the electrode of the electronic component 12a has the same height as the back of the post 16a formed on the wiring pattern in the first region, together with the electronic component 12a.
  • the sealing resin 18a for sealing the first region is polished so as to be shorter than the sealing resin 18a for sealing the second region, and the end face of the post 16a is exposed.
  • the wiring 20 is formed on the surface of the sealing resin 18a that seals the first region, and the post 16a and the wiring 20 are electrically connected (FIG. 4D). That is, the post 16 a formed on the electrode of the electronic component 12 a is connected to the wiring 20 without passing through the wiring pattern of the substrate 10. Therefore, for example, when the sealing resin 18a for sealing the first region is not polished so as to be shorter than the sealing resin 18a for sealing the second region, it can be effectively used.
  • the post 16a and the wiring 20 can be formed in the area that could not be formed, and the volume efficiency of the circuit module is improved.
  • the electronic component 12c is mounted on the surface of the sealing resin 18a that seals the first region, and the electronic component 12c and the wiring 20 are electrically connected (FIG. 4E). Note that the total height of the sealing resin 18a for sealing the first region, the wiring 20, and the electronic component 12c is lower than the surface of the sealing resin 18a for sealing the second region.
  • the surface of the sealing resin 18b is polished (FIG. 3, FIG. 4 (F)). That is, the electronic component 12c and the wiring 20 are sealed without being exposed, and the surface of the sealing resin 18b is polished and smoothed. Therefore, when the circuit module 200 is mounted on the electronic device board, the circuit module 200 can be easily held and mounted on the electronic device board.
  • sealing resin 18a and the sealing resin 18b may be made of the same material or different materials.
  • FIG. 5A is a top view showing a circuit module 300 which is the third embodiment of the circuit module according to the present invention
  • FIG. 5B is an end view between A3 and A3 in FIG. 5A.
  • FIG. 6 is a diagram showing the first half of the manufacturing process of the circuit module 300 which is the third embodiment of the circuit module according to the present invention
  • FIG. 7 is a diagram showing the latter half of the manufacturing process of the circuit module 300 which is the third embodiment of the circuit module according to the present invention.
  • the substrate 10 is prepared.
  • the substrate 10 has a wiring pattern (not shown) on one main surface, and an internal wiring (not shown) is provided inside.
  • An external terminal 14 provided on the other main surface of the substrate 10 and a wiring pattern are connected via an internal wiring of the substrate 10.
  • the electronic component 12a and the electronic component 12b are mounted on one main surface of the substrate 10 (FIG. 6A).
  • a post 16a is formed on the wiring pattern in the first region and on the electrode of the electronic component 12a, and is electrically connected to the wiring pattern (FIG. 6B).
  • the height of the posts 16a formed on the wiring pattern in the first region is higher than that of the electronic component 12a.
  • the post 16a formed on the electrode of the electronic component 12a has a height similar to the height of the post 16a formed on the wiring pattern in the first region, together with the electronic component 12a.
  • the sealing resin 18a for sealing the first region is polished so as to be shorter than the sealing resin 18a for sealing the second region, and the end face of the post 16a is exposed.
  • a wiring 20 is formed on the surface of the sealing resin 18a that seals the first region, and the post 16a and the wiring 20 are electrically connected (FIG. 6D).
  • a part of the wiring 20 may be used as a power supply electrode for exciting the slot, but is not limited thereto.
  • the electronic component 12c is mounted on the surface of the sealing resin 18a that seals the first region, and the electronic component 12c and the wiring 20 are electrically connected (FIG. 6E). Note that the total height of the sealing resin 18a for sealing the first region, the wiring 20, and the electronic component 12c is lower than the surface of the sealing resin 18a for sealing the second region.
  • a post 16b is formed on the wiring 20 and the electrode of the electronic component 12c, and is electrically joined to the wiring 20 (FIG. 6F).
  • the post 16b formed on the wiring 20 has a height higher than the surface of the sealing resin 18a for sealing the second region, the height of the sealing resin 18a for sealing the first region and the wiring 20 combined. Is also expensive.
  • the post 16b formed on the electrode of the electronic component 12c has the same height as the back of the post 16b formed on the wiring 20 with the height of the post 16b combined with the electronic component 12c.
  • the sealing resin 18b is polished according to the surface of the sealing resin 18a that seals the second region. Is exposed (FIG. 7A). In the polishing, the surface of the sealing resin 18b and the surface of the sealing resin 18a may be polished together. Moreover, like the circuit module 200 which is 2nd Embodiment of the circuit module concerning this invention, the sealing resin 18a which seals the electronic component 12c, the post 16b, the wiring 20, and the 2nd area
  • the conductive film 22 is formed on the sealing resin 18a, the sealing resin 18b, the side surface of the substrate 10 and the surface of the sealing resin 18a excluding a part of the surface of the sealing resin 18a that seals the second region. Then, the side surface of the substrate 10 is electrically connected to the ground potential of the substrate 10 (FIGS. 6 and 7B). That is, the conductive film 22 is used as a shield for the circuit module 300. Note that in the upper left of the top view of the circuit module 300 in FIG. 6A, the conductive film is not formed, and the rectangular sealing resin 18b is visible in the opening of the slot antenna. A power feeding electrode for exciting the slot is disposed under the opening of the slot antenna (not shown). The opening of the slot antenna is not limited to a square. The opening of the slot antenna may have an arbitrary shape such as a circle, an ellipse, or a polygon.
  • the circuit module 300 can be easily held when mounted on the electronic device board. It is easy to mount on the board and the appearance will be beautiful.
  • a shield can be formed by the conductive film 22 connected to the ground electrode of the substrate 10, and the influence of noise emission or external noise from the electronic component 12a, the electronic component 12b, or the electronic component 12c is suppressed.
  • the ground wiring of the electronic component 12c can be shortly connected to the conductive film 22 serving as a shield, and the high frequency circuit characteristics are improved due to a decrease in ground impedance, and the generation of noise is suppressed.
  • an antenna can be formed in a portion that is not grounded.
  • circuit module 100, 200, 300, 400 circuit module, 12a, 12b, 12c electronic component, 14 external terminal, 16a, 16b post, 18a, 18b sealing resin, 20 wiring, 22 conductive film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

回路モジュールは、配線パターンを有する基板（１０）と、基板（１０）の一主面に第１の電子部品（１２ａ）が実装される第１の領域と、基板の一主面に第１の電子部品（１２ａ）よりも背の高い第２の電子部品（１２ｂ）が主として実装される第２の領域と、第１の領域に設けられ配線パターンと電気的に接続された第１の導電体（１６ａ）と、第１の電子部品（１２ａ）と第２の電子部品（１２ｂ）と第１の導電体（１６ａ）とを封止する封止樹脂（１８ａ）とを備えている。第１の領域を封止する封止樹脂（１８ａ）は、第２の領域を封止する封止樹脂（１８ａ）よりも背が低く形成され、第１の領域を封止する封止樹脂（１８ａ）の表面に第１の導電体（１６ａ）の一部が露出するとともに、第１の領域を封止する封止樹脂（１８ａ）の表面に配線（２０）が形成され、露出した第１の導電体（１６ａ）と配線（２０）とが電気的に接続されている。

Description

回路モジュール
　本発明は、基板に複数の電子部品が実装され、樹脂封止される回路モジュールに関する。
　従来、電子回路を構成する複数の電子部品が集積されて基板に実装された回路モジュールが知られているが、通常、背の高さの違う電子部品が混在しており、背の高い電子部品に合わせて、樹脂封止されていた（図８参照）。
　図８は、従来の回路モジュールの断面図である。図８に示すように、回路モジュール４００は、基板４１０と、電子部品４２０ａと、電子部品４２０ｂと、封止樹脂４３０とを有する。電子部品４２０ａの背の高さは、電子部品４２０ｂよりも低い。電子部品４２０ａと電子部品４２０ｂとは、基板４１０上に実装されており、基板４１０に設けられた配線パターン（不図示）と電気的に接続されている。封止樹脂４３０は、電子部品４２０ｂの背の高さに合わせて、電子部品４２０ａと電子部品４２０ｂとを封止している。（例えば、特許文献１参照。）
特開２００６－７４５８７号公報
　しかしながら、電子部品４２０ｂを封止している樹脂の厚みと比較すると、電子部品４２０ａ上の封止樹脂４３０は、封止のために必要な厚み以上に形成されている。そのため、電子部品４２０ａの上方には、不要な樹脂が存在することになり、その結果、回路モジュール４００内において、有効に活用されていない領域が生じるという問題があった。
　本発明は、上記課題に鑑みなされたものであり、封止樹脂内において有効に活用されていない領域を活用し、体積効率を向上させることが可能な回路モジュールを提供することを目的とする。
　本発明にかかる回路モジュールは、配線パターンを有する基板と、基板の一主面に第１の電子部品が実装される第１の領域と、基板の一主面に第１の電子部品よりも背の高い第２の電子部品が主として実装される第２の領域と、第１の領域に設けられ配線パターンと電気的に接続された第１の導電体と、第１の電子部品と第２の電子部品と第１の導電体とを封止する封止樹脂とを備える。また、第１の領域を封止する封止樹脂は、第２の領域を封止する封止樹脂よりも背が低く形成され、第１の領域を封止する封止樹脂の表面に第１の導電体の一部が露出するとともに、第１の領域を封止する封止樹脂の表面に配線が形成され、露出した第１の導電体と封止樹脂の表面の配線とが電気的に接続されていることを特徴とする。
　第１の領域を封止する封止樹脂は、第２の領域を封止する封止樹脂よりも、背が低く形成される。したがって、背の低い第１の電子部品を封止する第１の領域の封止樹脂の表面に配線が形成され、例えば電子部品の全体を背の高い電子部品に合わせて封止樹脂により封止した場合においては、有効に活用することができなかった領域を活用して、回路モジュールの体積効率を向上させることができる。
　本発明にかかる回路モジュールは、第１の領域を封止する封止樹脂の表面に、第３の電子部品が実装され、第３の電子部品と一部が露出した第１の導電体とが、電気的に接続されていてもよい。
　例えば電子部品の全体を背の高い電子部品に合わせて封止樹脂により封止した場合においては、有効に活用することができなかった領域に、本発明では第３の電子部品を実装することができ、いっそう回路モジュールの体積効率を向上させることができる。
　本発明にかかる回路モジュールは、第１の導電体のうち少なくともひとつの導電体が、第１の電子部品の電極上に形成されていてもよい。
　例えば電子部品の全体を背の高い電子部品に合わせて封止樹脂により封止した場合においては、有効に活用することができなかった領域に、本発明では第１の導電体を形成することができ、いっそう回路モジュールの体積効率を向上させることができる。
　本発明にかかる回路モジュールは、封止樹脂の表面の配線と、第３の電子部品とを封止する追加の封止樹脂を備えていてもよい。
　本発明にかかる回路モジュールは、追加の封止樹脂が、第２の領域を封止する封止樹脂の表面も封止していてもよい。
　本発明にかかる回路モジュールは、基板、封止樹脂及び追加の封止樹脂の側面、並びに追加の封止樹脂の表面又は封止樹脂及び追加の封止樹脂の表面に、基板の接地電位と電気的に接続された導電性膜が形成されていてもよい。
　第３の電子部品の電極上又は封止樹脂の表面の配線上に第２の導電体がさらに形成され、追加の封止樹脂に封止されるとともに、追加の封止樹脂の表面に第２の導電体の一部が露出しており、露出した第２の導電体と導電性膜とが電気的に接続されていてもよい。
　第１の導電体が柱状の焼結金属であってもよい。
　第１の導電体又は第２の導電体が柱状の焼結金属であってもよい。
　本発明によれば、回路モジュールの体積効率を向上させることができる。
（Ａ）は第１実施形態である回路モジュールの上面図、（Ｂ）は（Ａ）のＡ１－Ａ１間の端面図である。 第１実施形態である回路モジュールの製造工程を示す図である。 （Ａ）は第２実施形態である回路モジュールの上面図、（Ｂ）は（Ａ）のＡ２－Ａ２間の端面図である。 第２実施形態である回路モジュールの製造工程を示す図である。 （Ａ）は第３実施形態である回路モジュールの上面図、（Ｂ）は（Ａ）のＡ３－Ａ３間の端面図である。 第３実施形態である回路モジュールの製造工程の前半を示す図である。 第３実施形態である回路モジュールの製造工程の後半を示す図である。 従来の回路モジュールの断面図である。
　以下、図面を参照して、本発明にかかる回路モジュールを説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　（第１実施形態）
　図１及び図２に基づいて、本発明にかかる回路モジュールの第１実施形態である回路モジュール１００の構成を説明する。図１（Ａ）は、本発明にかかる回路モジュールの第１実施形態である回路モジュール１００を示す上面図、図１（Ｂ）は、図１（Ａ）のＡ１－Ａ１間の端面図である。図２は、本発明にかかる回路モジュールの第１実施形態である回路モジュール１００の製造工程を示す図である。
　まず、基板１０を用意する。基板１０は、一方主面に配線パターン（不図示）を有し、内部には内部配線（不図示）が設けられている。基板１０の内部配線を介して、基板１０の他方主面に設けられた外部端子１４と配線パターンとが接続されている。基板１０としては、配線基板、電子部品を埋設した部品内蔵基板等が挙げられるが、これに限定されるものではない。次いで、基板１０の一方主面において電子部品１２ａ（第１の電子部品）と電子部品１２ａよりも背の高い電子部品１２ｂ（第２の電子部品）を実装する（図２（Ａ））。
　なお、電子部品１２ａが実装されている領域が本明細書でいう第１の領域であり、電子部品１２ｂが実装されている領域が本明細書でいう第２の領域である。第１の領域と第２の領域は、それぞれひとつに限定されるわけでなく、複数あってもよい。
　電子部品１２ａとしては、チップ抵抗、チップ積層コンデンサ、フィルムタイプインダクタ等が挙げられるが、これに限定されるものではない。また、電子部品１２ａがすべて同じ種類の電子部品である必要はない。つまり、電子部品１２ａがそれぞれに異なる種類の電子部品であってもよい。電子部品１２ｂとしては、巻線型インダクタ、パッケージＩＣ等が挙げられるが、これに限定されるものではない。また、電子部品１２ｂがすべて同じ種類の電子部品である必要はない。つまり、電子部品１２ｂがそれぞれに異なる種類の電子部品であってもよい。
　次に、第１の領域の配線パターン上に、ポスト１６ａ（第１の導電体）を形成し、配線パターンと電気的に接続する（図２（Ｂ））。ポスト１６ａの背の高さは電子部品１２ａよりも高い。ポスト１６ａは、柱状の金属体である。なお、ポスト１６ａとして、低温焼成可能な金属ナノペーストを柱状に積層し、焼結することによって得られる導電性のポストとしてもよい。ポスト１６ａと配線パターンとは金属接合により固着させ、接続する。ここで、ポスト１６ａを、低温焼成可能な金属ナノペーストを柱状に積層し、焼結することによって得られる導電性のポストとした場合、例えばビアを形成した樹脂を貼り合わせる場合又は樹脂封止後にビアを形成する場合に比べて、ビア形成のための位置合わせのマージンを取る必要が無いため、狭い面積での接続が可能である。
　なお、低温焼成可能な金属ナノペーストとしては、銀ナノペーストが挙げられるが、この限りではない。また、本明細書において「柱状」とは、円柱状、略円柱状、楕円柱状、多角柱状等の任意の柱の形状を含む。また、天面及び底面の寸法が同じものだけでなく、天面よりも底面の方が小さい寸法のもの及び大きい寸法のものも含まれ、段階的なテーパー形状及び段階的な逆テーパー形状も含まれる。
　次に、電子部品１２ａと電子部品１２ｂとポスト１６ａとを、封止樹脂１８ａにより封止した後、全体を電子部品１２ｂの背の高さに合わせて研磨する（図２（Ｃ））。
　次に、第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨し、ポスト１６ａの端面を露出させる。次いで、第１の領域を封止する封止樹脂１８ａの表面に配線２０を形成し、ポスト１６ａと配線２０とを電気的に接続する（図２（Ｄ））。つまり、第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨しなかった場合においては、有効に活用することができなかった領域に、配線２０を追加することができ、回路モジュールの体積効率が向上する。また、例えば配線パターンにおいて配線密度が高くなり、配線の自由度が低くなっていたとしても、配線２０を追加することができるので、配線の自由度を高めることができる。なお、配線２０は、第２の領域を封止する封止樹脂１８ａの表面ではなく、第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨された、第１の領域を封止する封止樹脂１８ａの表面に形成されるので、配線２０の形成に伴う回路モジュール１００の厚みの増加はない。
　配線２０は、例えば銀ナノペーストを印刷し、焼結することにより形成されるが、これに限定されるものではない。なお、配線２０はランドを含む。また、配線２０の少なくとも一部をアンテナの放射電極として使用してもよいが、これに限定されるものではない。また、配線２０の誘電体層となる第１の領域を封止する封止樹脂１８ａを、第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨する際に、厚みを調整し、配線２０のインピーダンスを調整してもよい。
　次に、第１の領域を封止する封止樹脂１８ａの表面に、電子部品１２ｃ（第３の電子部品）を実装し、電子部品１２ｃと配線２０とを電気的に接続する（図１、図２（Ｅ））。つまり、例えば第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨しなかった場合においては、有効に活用することができなかった領域に、さらに電子部品１２ｃを実装することができ、いっそう回路モジュールの体積効率が向上する。なお、第１の領域を封止する封止樹脂１８ａと電子部品１２ｃとを合わせた、基板１０の一方主面からの高さは、第２の領域を封止する封止樹脂１８ａの表面よりも低くするとよい。また、電子部品１２ｃはポスト１６ａと直接接続してもよい。また、図示していないが、電子部品１２ｃを実装した後、電子部品１２ｃと配線２０とを樹脂コーティングして湿度等による劣化を防止してもよい。
　電子部品１２ｃとしては、アンテナの整合回路を構成するチップ部品、整合回路やフィルタ回路を構成するチップインダクタ、フィルムタイプインダクタ、インダクタを内蔵した多層部品等が挙げられるが、これらに限定されるものではない。また、電子部品１２ｃがすべて同じ種類の電子部品である必要はない。つまり、電子部品１２ｃがそれぞれに異なる種類の電子部品であってもよい。なお、電子部品１２ｃとしてアンテナの整合回路を構成する電子部品を実装した場合で、第１の領域を封止する封止樹脂１８ａの表面に、一部をアンテナの放射電極とした配線２０を形成したときには、整合回路の調整が容易となる。また、電子部品１２ｃとしてチップインダクタ、フィルムタイプインダクタ、インダクタを内蔵した多層部品等のインダクタを実装した場合には、電子部品１２ａ又は電子部品１２ｂとして実装した場合よりも、基板１０の接地層から遠ざかるので、損失が少なくなる。
　（第２実施形態）
　図３及び図４に基づいて、本発明にかかる回路モジュールの第２実施形態である回路モジュール２００の構成を説明する。図３（Ａ）は、本発明にかかる回路モジュールの第２実施形態である回路モジュール２００を示す上面図、図３（Ｂ）は、図３（Ａ）のＡ２－Ａ２間の端面図である。図４は、本発明にかかる回路モジュールの第２実施形態である回路モジュール２００の製造工程を示す図である。
　まず、基板１０を用意する。なお、基板１０は、一方主面に配線パターン（不図示）を有し、内部には内部配線（不図示）が設けられている。基板１０の内部配線を介して、基板１０の他方主面に設けられた外部端子１４と配線パターンとが接続されている。次いで、基板１０の一方主面において電子部品１２ａと電子部品１２ｂを実装する（図４（Ａ））。
　次に、第１の領域の配線パターン上及び電子部品１２ａの電極上に、ポスト１６ａを形成し、配線パターンと電気的に接続する（図４（Ｂ））。第１の領域の配線パターン上に形成されたポスト１６ａの背の高さは、電子部品１２ａよりも高い。電子部品１２ａの電極上に形成されたポスト１６ａは、電子部品１２ａと合わせた背の高さが、第１の領域の配線パターン上に形成されたポスト１６ａの背の高さと同程度である。
　次に、電子部品１２ａと電子部品１２ｂとポスト１６ａとを、封止樹脂１８ａにより封止した後、全体を電子部品１２ｂの背の高さに合わせて研磨する（図４（Ｃ））。
　次に、第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨し、ポスト１６ａの端面を露出させる。次いで、第１の領域を封止する封止樹脂１８ａの表面に配線２０を形成し、ポスト１６ａと配線２０とを電気的に接続する（図４（Ｄ））。つまり、電子部品１２ａの電極上に形成したポスト１６ａは、基板１０の配線パターンを介さずに、配線２０と接続される。したがって、例えば第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨しなかった場合においては、有効に活用することができなかった領域に、ポスト１６ａと配線２０を形成することができ、回路モジュールの体積効率が向上する。
　次に、第１の領域を封止する封止樹脂１８ａの表面に、電子部品１２ｃを実装し、電子部品１２ｃと配線２０とを電気的に接続する（図４（Ｅ））。なお、第１の領域を封止する封止樹脂１８ａと配線２０と電子部品１２ｃとを合わせた背の高さは、第２の領域を封止する封止樹脂１８ａの表面よりも低い。
　次に、電子部品１２ｃと配線２０と第２の領域を封止する封止樹脂１８ａの表面とを封止樹脂１８ｂにより封止した後、封止樹脂１８ｂの表面を研磨する（図３、図４（Ｆ））。つまり、電子部品１２ｃ及び配線２０が露出することなく封止され、かつ封止樹脂１８ｂの表面は研磨され、平滑化される。したがって、回路モジュール２００の電子機器基板への搭載時において、回路モジュール２００の把持が容易になり、電子機器基板にマウントしやすくなる。
　また、電子部品１２ｃ及び配線２０が露出しないことで、機械的又は化学的な作用が避けられる。例えば、水分と異種金属接合による錫食われが防止される。なお、封止樹脂１８ａと封止樹脂１８ｂとは、同じ材料を用いてもよく、異なる材料を用いてもよい。
　（第３実施形態）
　図５、図６及び図７に基づいて、本発明にかかる回路モジュールの第３実施形態である回路モジュール３００の構成を説明する。図５（Ａ）は、本発明にかかる回路モジュールの第３実施形態である回路モジュール３００を示す上面図、図５（Ｂ）は、図５（Ａ）のＡ３－Ａ３間の端面図である。図６は、本発明にかかる回路モジュールの第３実施形態である回路モジュール３００の製造工程の前半を示す図である。図７は、本発明にかかる回路モジュールの第３実施形態である回路モジュール３００の製造工程の後半を示す図である。
　まず、基板１０を用意する。なお、基板１０は、一方主面に配線パターン（不図示）を有し、内部には内部配線（不図示）が設けられている。基板１０の内部配線を介して、基板１０の他方主面に設けられた外部端子１４と配線パターンとが接続されている。次いで、基板１０の一方主面において電子部品１２ａと電子部品１２ｂを実装する（図６（Ａ））。
　次に、第１の領域の配線パターン上及び電子部品１２ａの電極上に、ポスト１６ａを形成し、配線パターンと電気的に接続する（図６（Ｂ））。第１の領域の配線パターン上に形成されたポスト１６ａの背の高さは、電子部品１２ａよりも高い。電子部品１２ａの電極上に形成されたポスト１６ａは、電子部品１２ａと合わせた背の高さが、第１の領域の配線パターン上に形成されたポスト１６ａの背の高さと同程度である。
　次に、電子部品１２ａと電子部品１２ｂとポスト１６ａとを、封止樹脂１８ａにより封止した後、全体を電子部品１２ｂの背の高さに合わせて研磨する（図６（Ｃ））。
　次に、第１の領域を封止する封止樹脂１８ａを第２の領域を封止する封止樹脂１８ａよりも背が低くなるように研磨し、ポスト１６ａの端面を露出させる。第１の領域を封止する封止樹脂１８ａの表面に配線２０を形成し、ポスト１６ａと配線２０とを電気的に接続する（図６（Ｄ））。なお、配線２０の一部はスロットを励起する給電電極として使用してもよいが、これに限定されるものではない。
　次に、第１の領域を封止する封止樹脂１８ａの表面に電子部品１２ｃを実装し、電子部品１２ｃと配線２０とを電気的に接続する（図６（Ｅ））。なお、第１の領域を封止する封止樹脂１８ａと配線２０と電子部品１２ｃとを合わせた背の高さは、第２の領域を封止する封止樹脂１８ａの表面よりも低い。
　次に、配線２０及び電子部品１２ｃの電極上に、ポスト１６ｂを形成し、配線２０と電気的に接合する（図６（Ｆ））。配線２０に形成されたポスト１６ｂは、第１の領域を封止する封止樹脂１８ａと配線２０とを合わせた背の高さが、第２の領域を封止する封止樹脂１８ａの表面よりも高い。電子部品１２ｃの電極上に形成されたポスト１６ｂは、電子部品１２ｃと合わせた背の高さが、配線２０に形成されたポスト１６ｂの背の高さと同程度である。
　次に、電子部品１２ｃとポスト１６ｂと配線２０とを封止樹脂１８ｂにより封止した後、封止樹脂１８ｂを第２の領域を封止する封止樹脂１８ａの表面に合わせ研磨し、ポスト１６の端面を露出させる（図７（Ａ））。なお、研磨の際、封止樹脂１８ｂの表面と封止樹脂１８ａの表面とを一括して研磨してもよい。また、本発明にかかる回路モジュールの第２実施形態である回路モジュール２００のように、封止樹脂１８ｂにより、電子部品１２ｃとポスト１６ｂと配線２０と第２の領域を封止する封止樹脂１８ａの表面とを封止した後、封止樹脂１８ｂの表面を研磨してもよい。
　次に、封止樹脂１８ａ、封止樹脂１８ｂ及び基板１０の側面並びに第２の領域を封止する封止樹脂１８ａの表面及び一部を除く封止樹脂１８ｂの表面に導電性膜２２を形成し、基板１０の側面で基板１０の接地電位と電気的に接続する（図６、図７（Ｂ））。つまり、導電性膜２２を回路モジュール３００のシールドとする。なお、図６（Ａ）の回路モジュール３００の上面図における左上で、導電性膜が形成されず、方形に封止樹脂１８ｂが見えているのはスロットアンテナの開口部である。スロットアンテナの開口部の下には、スロットを励起する給電電極が配置されている（不図示）。なお、スロットアンテナの開口部は方形に限らない。スロットアンテナの開口部は、円形、楕円形、多角形等の任意の形状としてよい。
　したがって、導電性膜２２によって、回路モジュール３００の表面が、開口部を除き、平面かつ均一に形成されるので、電子機器基板への搭載時において、回路モジュール３００の把持が容易であり、電子機器基板にマウントしやすく、外見も綺麗になる。また、基板１０の接地電極と接続した導電性膜２２により、シールドを形成することができ、電子部品１２ａ、電子部品１２ｂ又は電子部品１２ｃからのノイズ放射又は外来ノイズによる影響を抑止する。電子部品１２ｃの接地配線をシールドとなる導電性膜２２に短く接続することができ、グランドインピーダンスの低下により高周波回路特性が良くなるとともに、ノイズの発生を抑制する。また、接地しない部分にアンテナを形成することが可能となる。
　以上、本発明の実施形態について記述したが、本発明はかかる特定の実施形態に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
　１００，２００，３００，４００　回路モジュール、１２ａ，１２ｂ，１２ｃ　電子部品、１４　外部端子、１６ａ，１６ｂ　ポスト、１８ａ，１８ｂ　封止樹脂、２０　配線、２２　導電性膜。

Claims (9)

  1. 　配線パターンを有する基板と、
    　前記基板の一主面に、第１の電子部品が実装される第１の領域と、
    　前記基板の前記一主面に、前記第１の電子部品よりも背の高い、第２の電子部品が実装される第２の領域と、
    　前記第１の領域に設けられ、前記配線パターンと電気的に接続された第１の導電体と、
    　前記第１の電子部品と前記第２の電子部品と前記第１の導電体とを封止する封止樹脂とを備え、
    　前記第１の領域を封止している封止樹脂は、前記第２の領域を封止している封止樹脂よりも背が低く形成され、
    　前記第１の領域を封止している前記封止樹脂の表面に前記第１の導電体の一部が露出するとともに、
    　前記第１の領域を封止している前記封止樹脂の表面に配線が形成され、
    　露出した前記第１の導電体と前記封止樹脂の表面の配線とが電気的に接続されている、回路モジュール。
  2. 　前記第１の領域を封止している前記封止樹脂の表面に、第３の電子部品が実装され、
    　第３の電子部品と一部が露出した前記第１の導電体とが、電気的に接続されている、請求項１記載の回路モジュール。
  3. 　前記第１の導電体のうち少なくともひとつの導電体が、前記第１の電子部品の電極上に形成されている、請求項１又は２に記載の回路モジュール。
  4. 　前記封止樹脂の表面の配線と、前記第３の電子部品とを封止する追加の封止樹脂を備える、請求項２に記載の回路モジュール。
  5. 　前記追加の封止樹脂が、前記第２の領域を封止している封止樹脂の表面も封止している、請求項４記載の回路モジュール。
  6. 　前記基板、前記封止樹脂及び前記追加の封止樹脂の側面、並びに前記追加の封止樹脂の表面又は前記封止樹脂及び前記追加の封止樹脂の表面に、前記基板の接地電位と電気的に接続された導電性膜が形成されている、請求項４又は５記載の回路モジュール。
  7. 　前記第３の電子部品の電極上又は前記封止樹脂の表面の配線上に第２の導電体がさらに形成され、
    　前記追加の封止樹脂に封止されるとともに、
    　前記追加の封止樹脂の表面に前記第２の導電体の一部が露出しており、
    　露出した前記第２の導電体と前記導電性膜とが電気的に接続されている、請求項６記載の回路モジュール。
  8. 　前記第１の導電体が柱状の焼結金属である、請求項１から６のいずれか一項記載の回路モジュール。
  9. 　前記第１の導電体又は前記第２の導電体が柱状の焼結金属である、請求項７記載の回路モジュール。
PCT/JP2017/036964 2016-10-25 2017-10-12 回路モジュール WO2018079278A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780065524.0A CN109892023B (zh) 2016-10-25 2017-10-12 电路模块
JP2018547542A JP6705509B2 (ja) 2016-10-25 2017-10-12 回路モジュール
US16/374,022 US10861759B2 (en) 2016-10-25 2019-04-03 Circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-208266 2016-10-25
JP2016208266 2016-10-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/374,022 Continuation US10861759B2 (en) 2016-10-25 2019-04-03 Circuit module

Publications (1)

Publication Number Publication Date
WO2018079278A1 true WO2018079278A1 (ja) 2018-05-03

Family

ID=62023457

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/036964 WO2018079278A1 (ja) 2016-10-25 2017-10-12 回路モジュール

Country Status (4)

Country Link
US (1) US10861759B2 (ja)
JP (1) JP6705509B2 (ja)
CN (1) CN109892023B (ja)
WO (1) WO2018079278A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196131A1 (ja) * 2019-03-22 2020-10-01 株式会社村田製作所 電子部品モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544843A (zh) * 2019-04-03 2021-10-22 株式会社村田制作所 模块、端子集合体以及模块的制造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109467A (ja) * 2003-09-12 2005-04-21 National Institute Of Advanced Industrial & Technology 基板及びその製造方法
JP2006073702A (ja) * 2004-09-01 2006-03-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006222126A (ja) * 2005-02-08 2006-08-24 Murata Mfg Co Ltd 回路基板
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
WO2014178153A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 複合基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151801A (ja) 2000-11-10 2002-05-24 Citizen Watch Co Ltd 回路基板構造およびその製造方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP4556568B2 (ja) 2004-09-03 2010-10-06 パナソニック株式会社 弾性表面波装置の製造方法
JP2007329162A (ja) * 2006-06-06 2007-12-20 Kyocera Chemical Corp 電子部品装置の製造方法、封止用熱硬化型樹脂シート及び電子部品装置
JP2009188144A (ja) 2008-02-06 2009-08-20 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP2010177520A (ja) * 2009-01-30 2010-08-12 Toshiba Corp 電子回路モジュールおよびその製造方法
TWI473244B (zh) * 2011-10-05 2015-02-11 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
JP5889615B2 (ja) 2011-11-29 2016-03-22 新電元工業株式会社 樹脂封止モジュールの製造方法および樹脂封止モジュール
JP5527785B1 (ja) * 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109467A (ja) * 2003-09-12 2005-04-21 National Institute Of Advanced Industrial & Technology 基板及びその製造方法
JP2006073702A (ja) * 2004-09-01 2006-03-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006222126A (ja) * 2005-02-08 2006-08-24 Murata Mfg Co Ltd 回路基板
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
WO2014178153A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 複合基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196131A1 (ja) * 2019-03-22 2020-10-01 株式会社村田製作所 電子部品モジュール

Also Published As

Publication number Publication date
CN109892023B (zh) 2022-03-22
CN109892023A (zh) 2019-06-14
JP6705509B2 (ja) 2020-06-03
US20190229027A1 (en) 2019-07-25
US10861759B2 (en) 2020-12-08
JPWO2018079278A1 (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
WO2018079278A1 (ja) 回路モジュール
US8144449B2 (en) Electronic component and electronic component built-in substrate
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US8766416B2 (en) Semiconductor package and fabrication method thereof
JP4912992B2 (ja) キャパシタ内蔵基板及びその製造方法
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
WO2016162938A1 (ja) 半導体装置
US20210265555A1 (en) Mountable electronic component and electronic circuit module
US9036329B2 (en) Multilayer capacitor and method of manufacturing the same
WO2014097725A1 (ja) 積層型電子装置およびその製造方法
US20190306981A1 (en) Circuit substrate and method for fabricating circuit substrate
JP4472453B2 (ja) 超小型電力変換装置及び磁気デバイス
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
US20150187676A1 (en) Electronic component module
US10128043B2 (en) Chip-type electronic component
JP2008141059A (ja) 半導体装置
US10916838B2 (en) Electronic module
WO2020040202A1 (ja) Ｒｆｉｄタグ用基板、ｒｆｉｄタグ及びｒｆｉｄシステム
WO2018051858A1 (ja) 電子部品
JP2012109386A (ja) 配線基板
JP2017092177A (ja) 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法
JP5178343B2 (ja) 容量内蔵基板
JP3935833B2 (ja) 電子装置
JP2009272510A (ja) Ｉｃパッケージの実装構造、その製造方法およびそのためのシートキャパシタ
JP2005136231A (ja) セラミック電子部品及びセラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17864022

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018547542

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17864022

Country of ref document: EP

Kind code of ref document: A1