CN101180740A - 雪崩光电二极管 - Google Patents

雪崩光电二极管 Download PDF

Info

Publication number
CN101180740A
CN101180740A CNA200580049811XA CN200580049811A CN101180740A CN 101180740 A CN101180740 A CN 101180740A CN A200580049811X A CNA200580049811X A CN A200580049811XA CN 200580049811 A CN200580049811 A CN 200580049811A CN 101180740 A CN101180740 A CN 101180740A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
substrate
avalanche photodide
light absorbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580049811XA
Other languages
English (en)
Other versions
CN100573925C (zh
Inventor
柳生荣治
石村荣太郎
中路雅晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101180740A publication Critical patent/CN101180740A/zh
Application granted granted Critical
Publication of CN100573925C publication Critical patent/CN100573925C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

在雪崩光电二极管中，采用具备：第一电极；具备与它电连接的由第一导电类型构成的第一半导体层的衬底；其中，在所述衬底上至少层叠雪崩倍增层、光吸收层、禁带宽度比所述光吸收层更大的由第二导电类型构成的第二半导体层，通过在所述第二半导体层上形成的沟，分离为内部区域和外部区域，所述内部区域与第二电极电连接的结构。根据该结构，能用简单的步骤，提供低暗电流、并且长期可靠性高的雪崩光电二极管。此外，采用包围所述内部区域和沟而在所述外部区域设置外壕沟，通过所述外壕沟至少除去光吸收层，形成所述光吸收层的侧面的结构。根据该结构，能进一步降低暗电流。

Description

雪崩光电二极管
技术领域
本发明涉及使用半导体的受光元件，特别是涉及暗电流低，长期可靠性高的雪崩光电二极管。
背景技术
光通信等中使用的雪崩光电二极管是除了设置进行光电变换的光吸收层之外，还设置将光电变换的载流子雪崩(avalanche)倍增的层，由此提高感光灵敏度的半导体受光元件，要求暗电流低并且具有高的可靠性。
所述的雪崩光电二极管的多数由化合物半导体形成，从其构造可大致划分为台面构造和平面构造。台面构造是采用在衬底上形成台面(台地)，在同一台面中包含pn结的构造，在台面周边的表面容易产生击穿。为了抑制它，一般采用设置了倾斜的构造，并且采用在台面外周区域设置成为高电阻部的嵌入层等的构造，进行将暗电流抑制在很低的努力(例如，专利文献1)。
平面构造是通过设置选择扩散区来形成pn结，所述pn结的边缘部的边缘击穿成为问题。如果在边缘部流过电流，即使电压增加，位于中央的受光部的pn结的逆向电压几乎不增加，所以无法发挥作为雪崩光电二极管的功能。因此，采取例如对所述边缘部，通过杂质注入等，设置高电阻的护环等对策(例如专利文献2)。
专利文献1：特开2002-324911号公报(图1)
专利文献2：特开平7-312442号公报(第4-6页、第2、6图)
可是，在以往的雪崩光电二极管中，存在以下的问题。
在倾斜型台面构造中，为了在台面外周区域设置嵌入层，例如用有机金属气相生长法(MO-CVD)法等，局部地并且不根据结晶面而均匀地进行结晶再生长的工艺是必要的，所以制造成本上升，成品率差。
在平面构造中(在专利文献2中，记载为准平面构造)，例如在补偿受光区域周边部的电场缓和层的p导电类型而形成护环的方法中，必须形成沟槽，来进行Ti等的离子注入和注入离子的活性化，有必要设置蚀刻阻挡层。且在其外周设置杂质扩散层，所以工艺变得复杂，制造成本上升，并且成品率差。此外，光吸收层中的护环的电场强度提高，所以隧道暗电流增大。
发明内容
本发明是为了解决这些问题而提出的，其目的在于，提供能用简易的步骤制造，并且能抑制暗电流，能确保长期可靠性的雪崩光电二极管。
本发明的雪崩光电二极管被配置为具备：第一电极；具备与它电连接的由第一导电类型构成的第一半导体层的衬底；其中，在所述衬底上至少层叠雪崩倍增层、光吸收层、禁带宽度比所述光吸收层更大的由第二导电类型构成的第二半导体层，通过在所述第二半导体层上形成的沟，分离为内部区域和外部区域，所述内部区域与第二电极电连接。
根据本发明，能够提供用简易的步骤制造，低暗电流并且长期可靠性高的雪崩光电二极管。
附图说明
下面简要说明附图。
图1是表示根据本发明实施方式1的雪崩光电二极管的概略构造的剖面图。
图2是表示根据本发明实施方式1的图1的A-A’截面的深度方向的电场强度分布的特性图。
图3是表示根据本发明实施方式1的图1的B-B’截面和C-C’截面的面方向的电场强度分布的特性图。
图4是表示根据本发明实施方式2的雪崩光电二极管的概略构造的剖面图。
图5是表示根据本发明实施方式3的雪崩光电二极管的概略构造的剖面图。
图6是表示根据本发明实施方式4的雪崩光电二极管的概略构造的剖面图。
图7是表示根据本发明实施方式4的雪崩光电二极管的概略构造的俯视图。
图8是关于根据本发明实施方式4的雪崩光电二极管，表示电流和倍增率M和反偏置电压的关系的特性图。
图9是表示根据本发明实施方式5的雪崩光电二极管的概略结构的剖面图。
图10是表示根据本发明实施方式6的雪崩光电二极管的概略结构的剖面图。
图11是表示根据本发明实施方式7的雪崩光电二极管的概略结构的立体图。
(符号说明)
1-衬底；2-第一半导体层；3-蚀刻阻挡层；4-雪崩倍增层；5-电场缓和层；6-光吸收层；7-迁移层；8-第二半导体层；9-接触层；10-沟；11-耗尽区；12-保护膜；13-第一电极；14-第二电极；21-反射防止膜；15-第三半导体层；23-多层反射层；24-反射调整层；25-侧面；26-外壕沟；27-劈开面；28-光；81-第一窗层；82-第二窗层；83-第一盖子层；84-第二盖子层；110-内部区域；111-外部区域。
具体实施方式
图1是表示根据本发明实施方式1的雪崩光电二极管的概略构造的剖面图。这里，作为第一导电类型，使用n型，作为第二导电类型，使用p型，作为第一电极，使用n电极，作为第二电极，使用p电极。例如在n型InP等晶片状的衬底1上，使用MO-CVD或分子线外延生长法(MBE)等，实现各半导体层的制作。在本实施方式中，用以下的步骤顺序来制作。在衬底1上例如依次将载流子浓度0.2～2×1019cm-3的n型InP等第一半导体层2(以下也称作缓冲层)生长为厚度0.1～1μm，将i型AlInAs的雪崩倍增层4生长为厚度0.15～0.4μm，将载流子浓度0.5～1×1018cm-3的p型InP的电场缓和层5生长为厚度0.03～0.06μm，将载流子浓度1～5×1015cm-3的p-型GaInAs的光吸收层6生长为厚度1～1.5μm，作为第二半导体层8，将p型InP生长为厚度1～2μm，将p型GaInAs接触层9生长为厚度0.1～0.5μm。这里，采用被检测光从与衬底1相反一侧入射的结构(以下称作表面入射)，所以所述第二半导体层8的禁带宽度比被检测光的能量更大。此外，第二半导体层8使被检测光透过，所以以下也将第二半导体层8称作窗层。
接着，将SiOx膜作为掩模形成，将接收光28的受光部作为中心，对接触层9蚀刻除去中央部和外部，使得留下内径20μm、宽度5～10μm的环状。接着，除去SiNx膜后，将SiOx膜作为掩模形成，将接触层9的周围以宽度5μm的环状，至少除去第二半导体层8，形成沟10，分离为内部区域110和外部区域111。并且通过蒸镀，形成SiNx表面保护膜兼反射防止膜120，除去位于接触层9的上部的所述SiNx表面保护膜兼反射防止膜120，在接触层9之上，由AuZn/Au形成p电极14。并且在衬底1中，研磨与层叠有缓冲层2的面相反的面，由AuGe/Au形成n电极13，通过热处理，作为欧姆接合，电连接p电极14和接触层9以及n电极13和缓冲层2。并且将晶片状的衬底1劈开分离，作为具有劈开面27的300μm左右见方的元件。
以下，说明由所述的步骤制造的雪崩光电二极管的动作。在以n电极13一侧成为正，p电极14一侧成为负的方式从外部施加反偏置电压的状态下，从p电极14一侧入射光28。例如，如果将作为光通信波长带的1.3μm带或1.5μm带的近红外区域的光对所述接触层9的环内部入射，光就透过禁带宽度大的窗层8，在光吸收层6吸收，产生电子-空穴对，所述电子移动到n电极13一侧，所述空穴移动到p电极14一侧。在反偏置电压充分高时，在所述雪崩倍增层4中，电子离子化，生成新的电子-空穴对，与新生成的电子、空穴一起，引起进一步的离子化，从而引起电子、空穴雪崩般地倍增的雪崩倍增。
下面，说明图1所示的本实施方式的雪崩光电二极管中的电场强度。图2是表示图1的A-A’截面的深度方向的电场强度分布的特性图，图3是表示图1的B-B’截面和C-C’截面的面方向的电场强度分布的特性图。图2和图3的横轴的符号表示所述形成的各半导体层，图中A-A’截面表示为A-A’，B-B’截面表示为B-B’，C-C’截面表示为C-C’。如图2所示，成为最高电场的部分成为雪崩倍增层4。并且如图3的B-B’截面的电场强度分布所示，其中所述内部区域110正下方的受光区域中央部成为最高的区域，越到周边部，电场强度越小。此外，如图3的C-C’截面的电场强度分布所示，所述内部区域110的周边部的电场强度比中央部还高，但是，如果与图2的B-B’截面的电场强度分布相比，比施加在雪崩倍增层4的电场强度更低，所以能抑制作为边缘击穿而知道的周边部中的电流放大和作为隧道击穿而知道的电流发生，能作为雪崩光电二极管起作用。
因此，本实施方式的雪崩光电二极管没必要设置抑制边缘击穿的称作护环的构造，能简易地实现低暗电流、具有高可靠性的雪崩光电二极管。
须指出的是，在本实施方式中，表示电场缓和层5为p型InP的例子，但是也可以是AlInAs。根据状况，例如也能将雪崩倍增层4适度p型化，省略电场缓和层5。此外，表示为了电连接内部区域110和p电极14设置接触层9的例子，但是也可以直接使内部区域110和p电极14接触。
此外，如果在窗层8和光吸收层6之间设置0.02～0.2μm左右的i型GaInAsP或AlGaInAs等迁移层7(不图示)，价电子带的不连续量就减小，与光吸收层6相比，空穴更容易流动(这里，作为空穴迁移层工作)。因此，能防止异质界面的空穴的堆积，能实现更高速的光响应。
此外，作为本实施方式的沟10的形成方法，为了除去InP类半导体层，能使用例如反应性离子蚀刻、基于盐酸/磷酸混合溶液等盐酸类溶液的湿式蚀刻。此外，为了除去GaInAs类半导体层或AlInAs类半导体层，能使用例如将柠檬酸或酒石酸等有机酸和过氧化氢水混合的有机酸溶液、将硫酸和过氧化氢水混合的硫酸溶液。
实施方式2
图4是表示根据本发明实施方式2的雪崩光电二极管的概略构造的剖面图。在本实施方式中，在所述的实施方式1中表示的雪崩光电二极管中，在光吸收层6和第二半导体层8之间设置禁带宽度比光吸收层6更大的0.03μm左右的由i型InP构成的第三半导体层15，留下所述第三半导体层15来形成沟10。
根据本实施方式，能够使在外部露出的沟10的底部是禁带宽度比光吸收层6更大的层，所以能抑制沟10的底部的表面恶化，抑制暗电流特性的下降，提高寿命。此外，在受光区域周边部，局部地电场强度高的区域不是光吸收层6，而可以是禁带宽度大的层，所以能进一步抑制作为边缘击穿而知道的周边部的电流放大和作为隧道击穿而知道的电流发生。
须指出的是，在本实施方式中，表示使用i型InP作为第三半导体层15的例子，但是也可以使用i型AlInAs、i型AlGaInAs等。如果是其组成与窗层8不同的材料，就能利用蚀刻速度不同这一点，有选择地蚀刻，所以能以高精度将沟10形成所需的深度。这时，也能兼任空穴迁移层。
此外，在本实施方式中，表示使用i型作为第三半导体层15的例子，但是比光吸收层6禁带宽度大，并且不是第二导电类型就可以，所以也可以是半绝缘性。
此外，在本实施方式中，表示第三半导体层15为一层的例子，但是也可以为多层。
实施方式3
图5是表示根据本发明实施方式3的雪崩光电二极管的概略构造的剖面图。在本实施方式中，在所述的实施方式1所示的雪崩光电二极管中，在由沟10分离的内部区域110的外周还设置外壕沟26，除去直到光吸收层6，留下例如直径100μm左右的圆形区域，形成侧面25。
本实施方式的雪崩光电二极管形成沟10，所以在内部区域110的正下方形成耗尽区11。暗电流主要从光吸收层6发生，将耗尽区11和元件侧面作为路径流过，所以通过在包围耗尽区11的光吸收层6的外周设置外壕沟26，能堵塞暗电流的路径，所以能减少暗电流。须指出的是，如果考虑耗尽区11的扩展，从内部区域110的外侧到侧面25的距离(图4中W1)也可以是nm级，但是越大，越能长期维持特性，所以例如是5μm以上，优选是10μm以上，更优选是30μm以上。
而如果减小外壕沟26的内部的光吸收层6的宽度(图4中W2)或者直径，所述侧面25的电场强度就提高，长期可靠性也下降，所以由于外壕沟26的形成而留下的光吸收层6的宽度或直径优选是50μm以上200μm以下左右。此外，所述光吸收层6的形状未特别限定，可以残留为圆形、椭圆形，也可以是四边形、五边形等多边形。采用所述多边形时，如果在角部设置圆度，就能防止在所述角部的电场集中，是优选的。此外，如果设置多个外壕沟26，就能在内侧的外壕沟26抑制暗电流的发生，能在外侧的外壕沟(未图示)阻止来自元件端的伤痕、缺口，能防止物理损伤。
外壕沟26的形成方法可以与上述沟10的形成方法同样。有选择地蚀刻InP类材料时，能使用盐酸/磷酸混合溶液等盐酸类溶液，有选择地蚀刻AlGaInAs类材料或GaInAsP类材料时，能使用有机酸(柠檬酸、酒石酸等)/过氧化氢水混合溶液等有机酸类溶液、硫酸类溶液。如果将它们与选择蚀刻性小的HBr/过氧化氢水或Br/甲醇等Br类溶液等适宜组合，能实现所需的除去。
此外，也可以通过SiNx、SiOx等电介质或聚酰亚胺等有机材料，在侧面25设置保护膜12(不图示)。通过设置所述的保护膜12，能防止氧化或水分吸收，并能取得抑制暗电流发生的效果、长期可靠性。
此外，也可以在沟10的侧壁、外壕沟26的侧壁的至少任意一方，通过MO-CVD等，使半导体结晶再生长，作为保护膜12。这时，作为成为保护膜12的半导体结晶，可以是导电性低的i型或半绝缘性、禁带宽度大的半导体结晶，例如可以是InP、AlInAs等。通过使保护膜12为半导体结晶，与电介质相比，能抑制界面上的恶化。
在本实施方式中，表示形成外壕沟26，直到电场缓和层5的例子，但是也可以除去直到比雪崩倍增层4更深的层。
在本实施方式中，表示接合窗层8和光吸收层6的例子，但是也可以在窗层8和光吸收层6之间设置迁移层7(不图示)或蚀刻阻挡层3(不图示)。
须指出的是，表示相对于衬底1，垂直设置侧面25的例子，但是也可以是梯形等其他形状。通过在光吸收层6和电场缓和层5上设置台阶，暗电流难以流过，所以也可以局部除去。
此外，特别是在没必要设置电场缓和层5时，省略所述电场缓和层5，在其下的雪崩倍增层4和光吸收层6上设置台阶即可。
实施方式4
图6是表示根据本发明实施方式4的雪崩光电二极管的概略构造的剖面图，图7是俯视图。在本实施方式中，与所述的实施方式1同样地形成多个半导体层，但是作为在衬底1上形成的第一半导体层2，使用：使载流子浓度0.1～2×1019cm-3左右的InP或AlInAs等n型低折射率层和GaInAs、GaInAsP、AlGaInAs等高折射率层成为对，层叠8～20对，从而层叠1/4波长分布布喇格(Bragg)多层反射层23、以及由n型InP或AlInAs构成的相位调整层24的层。这里，相位调整层24调整光吸收层6和多层反射层23之间的光的相位，提高透过光吸收层6的光的多层反射层23中的反射率。
此外，作为第二半导体层(窗层)8，由厚度0.1～0.3μm左右、载流子浓度0.1～2×1019cm-3左右的p型AlInAs的第一窗层81、厚度0.4～1.0μm左右的p型InP的第二窗层82这2层构成。
在所述第一窗层81和第二窗层82上设置2μm左右的宽度差异，使第一窗层81的宽度宽。
此外，在光吸收层6和第一窗层81之间，作为空穴迁移层7，依次将i型GaInAsP或AlGaInAs的禁带宽度能量增大，并以每层0.03μm左右层叠3～9层。
作为蚀刻阻挡层3，设置0.01μm～0.05μm的i型InP层。
此外，设置分离内部区域110和外部区域111的沟10，通过所述沟10，在第一窗层81和第二窗层82，在单侧带有2μm左右的宽度差而形成。除去外部区域111的一部分，直到多层反射层23，设置用于形成侧面25的外壕沟26，从侧面25，电场缓和层5伸出5μm左右。
此外，在元件表面设置有保护膜12。
这里，图6和图7中的W1即从内部区域110的外侧到侧面25的距离为80μm左右，W2即外壕沟26的内部的光吸收层6的宽度是200μm左右。
在本实施方式中，作为第一半导体层2，使用层叠1/4波长分布布喇格多层反射层23和相位调整层24的层，所以能将没有在光吸收层6中吸收而透过的光再度向光吸收层6反射。因此，能进一步提高光吸收层6的光吸收量，能提高雪崩光电二极管的光灵敏度。
此外，在光吸收层6和第一窗层81之间设置迁移层7，所以光吸收层6和第一窗层81之间的价电子带的不连续量减小，能防止异质界面中的空穴的堆积，能从低倍增率实现高速的光响应。
此外，在光吸收层6和第一窗层81之间设置蚀刻阻挡层3，所以能通过沟10可靠地蚀刻第一窗层81。
用迁移率小的第一窗层81(下部)和迁移率高的第二窗层82(上部)形成窗层8，所以能使第二窗层82薄，因此与只设置迁移率小的窗层时相比，能降低电阻。
此外，通过使第一窗层81比第二窗层82更宽，在内部区域110中，能使第二窗层82的外周部的电阻比中央部大，所以能抑制隧道暗电流流到外周部，还能防止击穿。
此外，通过外壕沟26除去光吸收层6，所以在由外壕沟26包围的外部区域111中，能够抑制从光吸收层6产生的发生电流将侧面25作为路径，经由雪崩倍增层4流到多层反射层23或相位调整层24，所以能减少暗电流。
此外，在沟10中设置台阶，所以能防止设置在元件上面的保护膜12或p电极14的沟侧壁中的中断，能提高可靠性。
同样，在外壕沟26中设置台阶，因此能够打断暗电流路径，并且能够防止保护膜12在外壕沟的侧壁上的中断，能够提高可靠性。
此外，在外部区域111的一部分设置外壕沟26，形成侧面25，并且留下最外区域，所以能在抑制暗电流的同时，也能确保元件的强度。
图8是关于根据本实施方式的雪崩光电二极管，表示电流以及倍增率M和反偏置电压的关系的特性图。图中虚线是设置沟10，不设置外壕沟26而仅仅劈开，从而进行元件分离的雪崩光电二极管的暗电流特性。不依存于反偏置电压的暗电流(图中Idark)是来自光吸收层6的发生暗电流，在只仅仅劈开的结构中，所述发生暗电流经由劈开面流动，所以暗电流成为10-7A水平(图中Idark虚线)。与此相比，可知在本实施方式的雪崩光电二极管中，因为能够打断来自光吸收层6的发生暗电流路径，因此能够将暗电流降低到10-8A水平(图中的Idark实线)。此外，能够得到50倍以上的高倍增率。
此外，在本实施方式中，表示了在沟10中设置台阶并且第一窗层81比第二窗层82宽度更宽的例子、以及在外壕沟26设置台阶的例子，但是它们中的任一个都具有能够降低暗电流的效果，因此也可以只使用它们中的任一个。
此外，在本实施方式中，表示了作为第一半导体层2层叠了多层反射层23以及相位调整层24的例子、在光吸收层6和第一窗层81之间设置迁移层7的例子、在光吸收层6和第一窗层81之间设置蚀刻阻挡层3的例子，但是它们中的任一个都具有能提高雪崩光电二极管的特性的效果，所以可以只使用它们中的任一个或者组合的结构。
作为第一半导体层2，表示层叠多层反射层23和相位调整层24的例子，但是也可以将衬底1的一部分作为第一半导体层2，也可以追加其他层。
须指出的是，在本实施方式中，表示迁移层7为空穴迁移层和蚀刻阻挡层3为i型的例子，但是也可以是半绝缘型或者载流子浓度为5×1015cm-3以下的低导电型(优选是n型)。
此外，蚀刻阻挡层3为InP，与它相接的第一窗层81为AlInAs，但是如果是能有选择地实施蚀刻的组合，就可以使用其他材料。例如，也可以是蚀刻阻挡层3为AlInAs，第一窗层81为InP。也可以使用四元类半导体。
此外，也可以在第一窗层81和光吸收层6之间设置禁带宽度比光吸收层6更大的第三半导体层15。
此外，采用第一窗层81比第二窗层82宽度更宽的结构，但是也可以是相同的宽度。
此外，也可以通过沟10，除去全部外部区域111的第二半导体层8。
此外，表示在外壕沟26上设置台阶的例子，但是也可以是直的形状。还可以在外周的外部区域111上设置第二外壕沟。通过所述第二外壕沟能阻止由于元件处理而容易产生的来自劈开面一侧的物理损伤。
此外，外壕沟26可以延长到劈开面27。
此外，外壕沟26可以形成到多层反射层23或相位调整层24(第一半导体层2)。如果外壕沟26的底部在n型InP层上，就能在该部分设置n电极13，p电极14和n电极13能在同一面一侧，所以能简化工艺，是优选的。如果在n型GaInAs层上，接触电阻减小，所以更理想。
实施方式5
图9是表示根据本发明实施方式5的雪崩光电二极管的概略结构的剖面图。在本实施方式中，对衬底1使用n型或掺杂Fe的光透过性优异的半绝缘性衬底，光28从衬底1一侧入射。作为半导体层的层叠方法，例如在半绝缘性InP衬底1上，作为第一半导体层2，将载流子浓度0.1～2×1019cm-3的n型InP或AlInAs层叠厚度0.1～1.5μm，作为雪崩倍增层4，将i型AlInAs层叠0.15～0.4μm，作为电场缓和层5，将载流子浓度0.3～1×1018cm-3的p型InP或AlInAs层叠0.03～0.1μm，作为光吸收层6，将载流子浓度5×1015cm-3以下的GaInAs层叠1～2.5μm。此外，作为迁移层7，将依次增大禁带宽度能量的i型GaInAsP或AlGaInAs以0.01～0.03μm/层，层叠3～9层，依次作为蚀刻阻挡层3，将i型InP生长0.01～0.05μm，作为第二半导体层8(作为盖子层起作用)，生长0.1～2×1019cm-3的p型AlInAs(第一盖子层83)，以及InP(第二盖子层84)0.3～1.0μm，作为接触层9，将p型GaInAs生长0.1～0.5μm。
接着，形成沟10，将内部区域110的接触层9残留为圆形而除去，在深度方向上到达第一半导体层2(优选是除去直到显现n型InP)，在宽度方向上到达劈开面27地形成外壕沟26。
此外，利用SiNx形成保护膜12，在外壕沟26的底部的第一半导体层2上的除去保护膜12的部分形成n电极13，在接触层9上的除去保护膜12的部分形成圆形p电极14。并且在衬底1中，研磨、蚀刻与层叠半导体层的面相反的面，利用SiNx形成反射防止膜21，进行烧结处理。并且劈开分离晶片状的衬底1，成为具有劈开面27的300μm左右见方的元件。
本实施方式的雪崩光电二极管按上述那样构成，所以从衬底1一侧使光28入射，透过光吸收层6的光由p电极14反射，能再度由光吸收层6吸收。此外，n电极13和p电极14相对于衬底1设置在同一面一侧，所以能倒装安装。在本实施方式的背面入射型中，与所述的实施方式1～3的表面入射型相比，能够使内部区域110的面积小，所以能减小元件容量，高速动作成为可能。并且能利用电极14的反射，所以即使不设置多层反射层23，也能取得良好的灵敏度。
须指出的是，在本实施方式中，表示连续形成沟10和外壕沟26以便能防止中断而形成保护膜12的例子，但是采用所述的实施方式1～4所示的只有沟10的结构或者不连续地设置沟10和外壕沟26的结构，同样能制造背面入射型。
实施方式6
图10是表示根据本发明实施方式6的雪崩光电二极管的概略结构的剖面图。在本实施方式中，与所述的实施方式5同样，形成多个半导体层，但是与沟10连续地形成外壕沟26，并且除去其外周的外部区域111，直到蚀刻阻挡层3，在外壕沟26的内部、以及蚀刻阻挡层3上的保护膜12上设置n电极13。
根据该结构，在保护膜12上设置n电极13，所以n电极13的密接性提高，能抑制剥离。此外，内部区域110不成为突出的形状，所以能防止向内部区域110的物理接触引起的损伤。此外，磨削衬底1时，在衬底1的相反面粘贴其他衬底时等，能分散施加在衬底1的相反面的压力，所以强度提高，能防止损伤。
实施方式7
图11是表示根据本发明实施方式7的雪崩光电二极管的概略结构的立体图。在本实施方式中，光28从侧面入射。作为各半导体层的层叠方法，与所述的实施方式4同样，但是通过沟10，将内部区域110残留为矩形，除去直到蚀刻阻挡层3。并且通过外壕沟26，在外部区域111中以包围残留为所述矩形的内部区域110的方式以矩形除去，直到第一半导体层2的上部，形成包层。接着在内部区域110的窗层8上设置接触层9，从该接触层9上经由沟10的壁部，在蚀刻阻挡层3上部的保护膜12上形成p电极14。光入射面是内部区域110的侧壁，使沟10和外壕沟26连续，在深度方向上到达第二半导体层为止(优选是直到出现n型InP)进行除去，在宽度方向上到达劈开面27为止进行除去。接着在所述第一半导体层2的上部的保护膜12上设置n电极13，并且通过金属构件装配元件(未图示)。
本实施方式的雪崩光电二极管按上述那样构成，所以能变为以光吸收层6为核心的波导路构造。如果光28从内部区域110的侧壁入射，在导波传播期间吸收光，所以能使光吸收层6薄，又能减小pn结面积。因此，能缩短电子或空穴的移动时间，能减小容量，所以对于光信号可进行高速动作。
须指出的是，在本实施方式中，表示为条带加载型波导路的例子，但是也可以是板(slab)型波导路，也可以是嵌入波导路型构造。此外，作为结晶结构，也可以在第一半导体层2和倍增层4之间或光吸收层6上，在上下或者只在任意一方设置包层，增强光封闭。
须指出的是，在所述的实施方式1～7中，表示作为第一导电类型使用n型，作为第二导电类型使用p型，作为第一电极使用n电极，作为第二电极使用p电极的例子，但是，也可以作为第一导电类型使用p型，作为第二导电类型使用n型，作为第一电极使用p电极，作为第二电极使用n电极。

Claims (8)

1.一种雪崩光电二极管，其特征在于，具备：
第一电极；
具备与它电连接的由第一导电类型构成的第一半导体层的衬底；
其中，在所述衬底上至少层叠雪崩倍增层、光吸收层、禁带宽度比所述光吸收层更大的由第二导电类型构成的第二半导体层，通过在所述第二半导体层上形成的沟，分离为内部区域和外部区域，所述内部区域与第二电极电连接。
2.根据权利要求1所述的雪崩光电二极管，其特征在于：
在光吸收层和第二半导体层之间具备禁带宽度比所述光吸收层更大的第三半导体层，留下所述第三半导体层而形成沟。
3.根据权利要求1所述的雪崩光电二极管，其特征在于：
在外部区域，设置外壕沟以包围内部区域和沟，通过所述外壕沟，至少除去光吸收层并形成侧面。
4.根据权利要求3所述的雪崩光电二极管，其特征在于：
外壕沟到达衬底的劈开面。
5.根据权利要求3所述的雪崩光电二极管，其特征在于：
外壕沟和沟是连续形成的。
6.根据权利要求1所述的雪崩光电二极管，其特征在于：
内部区域中的第二半导体层由多个层构成，所述多个层的宽度在衬底一侧大。
7.根据权利要求1所述的雪崩光电二极管，其特征在于：
内部区域中的第二半导体层由多个层构成，所述多个层的迁移率在衬底一侧低。
8.根据权利要求1所述的雪崩光电二极管，其特征在于：
光入射部为衬底的表面的表面入射型、衬底的背面的背面入射型、由沟或外壕沟形成的侧壁的侧面入射型中的任一个。
CNB200580049811XA 2005-05-18 2005-05-18 雪崩光电二极管 Active CN100573925C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/009087 WO2006123410A1 (ja) 2005-05-18 2005-05-18 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
CN101180740A true CN101180740A (zh) 2008-05-14
CN100573925C CN100573925C (zh) 2009-12-23

Family

ID=37430994

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580049811XA Active CN100573925C (zh) 2005-05-18 2005-05-18 雪崩光电二极管

Country Status (6)

Country Link
US (2) US20080191240A1 (zh)
EP (1) EP1898471A4 (zh)
JP (1) JP5045436B2 (zh)
CN (1) CN100573925C (zh)
TW (1) TWI260100B (zh)
WO (1) WO2006123410A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752446A (zh) * 2008-12-02 2010-06-23 三菱电机株式会社 雪崩光电二极管
CN102263162A (zh) * 2011-06-23 2011-11-30 华中科技大学 一种倒装焊结构雪崩光电二极管及其阵列的制备方法
CN102280516A (zh) * 2010-06-10 2011-12-14 三菱电机株式会社 半导体受光元件
CN103107231A (zh) * 2013-02-05 2013-05-15 武汉电信器件有限公司 一种基于非N型InP衬底的雪崩光电二极管及其制备方法
CN106711274A (zh) * 2016-11-30 2017-05-24 武汉光迅科技股份有限公司 一种雪崩光电二极管及其制造方法
CN107615495A (zh) * 2015-05-28 2018-01-19 日本电信电话株式会社 光接收元件和光学集成电路

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039918B2 (en) * 2007-01-22 2011-10-18 Nec Corporation Semiconductor photo detector
JP5025330B2 (ja) 2007-05-22 2012-09-12 三菱電機株式会社 半導体受光素子およびその製造方法
JP2009290161A (ja) * 2008-06-02 2009-12-10 Mitsubishi Electric Corp 光半導体装置
JP5335562B2 (ja) * 2009-06-02 2013-11-06 ルネサスエレクトロニクス株式会社 メサ型フォトダイオード及びその製造方法
TW201104903A (en) * 2009-07-27 2011-02-01 Solapoint Corp Method for manufacturing photodiode device
JP2011035018A (ja) * 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体受光素子
SE534345C2 (sv) * 2009-09-24 2011-07-19 Svedice Ab Fotodiod av typen lavinfotodiod.
JP2012248655A (ja) * 2011-05-27 2012-12-13 Mitsubishi Electric Corp アバランシェフォトダイオード及びアバランシェフォトダイオードアレイ
TWI458111B (zh) * 2011-07-26 2014-10-21 Univ Nat Central 水平式累崩型光檢測器結構
JP5857774B2 (ja) * 2012-02-09 2016-02-10 三菱電機株式会社 半導体受光素子
US9269845B2 (en) 2012-02-27 2016-02-23 Voxtel, Inc. Avalanche photodiode receiver
US9121762B2 (en) 2012-05-10 2015-09-01 Voxtel, Inc. Discriminating photo counts and dark counts in an avalanche photodiode output
EP2747154B1 (en) 2012-12-21 2020-04-01 ams AG Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
EP2779255B1 (en) 2013-03-15 2023-08-23 ams AG Lateral single-photon avalanche diode and their manufacturing method
US9893227B2 (en) * 2013-05-24 2018-02-13 The United States Of America As Represented By The Secretary Of The Army Enhanced deep ultraviolet photodetector and method thereof
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
CN107086253B (zh) * 2016-02-15 2019-02-22 中芯国际集成电路制造（天津）有限公司 半导体器件的制造方法
JP7347005B2 (ja) * 2019-08-28 2023-09-20 住友電気工業株式会社 受光素子
KR102314915B1 (ko) * 2020-11-16 2021-10-20 주식회사 우리로 암전류의 발생을 최소화한 단일광자 검출장치 및 시스템
TWI768831B (zh) * 2021-04-16 2022-06-21 聯亞光電工業股份有限公司 非擴散型光電二極體
US20230065356A1 (en) * 2021-08-31 2023-03-02 Brookhaven Science Associates, Llc Simplified Structure for a Low Gain Avalanche Diode with Closely Spaced Electrodes
CN118077062A (zh) * 2021-10-14 2024-05-24 三菱电机株式会社 波导型受光元件、波导型受光元件阵列以及波导型受光元件的制造方法
JP7224560B1 (ja) * 2022-06-22 2023-02-17 三菱電機株式会社 半導体受光素子及び半導体受光素子の製造方法
US12074243B1 (en) * 2023-08-24 2024-08-27 Amplification Technologies, Corp. Method for fabricating high-sensitivity photodetectors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794439A (en) * 1987-03-19 1988-12-27 General Electric Company Rear entry photodiode with three contacts
JPH0353565A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 多重量子井戸構造光検出器
JPH04332178A (ja) * 1991-05-02 1992-11-19 Sumitomo Electric Ind Ltd 受光素子
JPH05175541A (ja) * 1991-12-20 1993-07-13 Mitsubishi Electric Corp 半導体受光装置
US5448099A (en) 1993-03-04 1995-09-05 Sumitomo Electric Industries, Ltd. Pin-type light receiving device, manufacture of the pin-type light receiving device and optoelectronic integrated circuit
JPH06314813A (ja) * 1993-03-04 1994-11-08 Sumitomo Electric Ind Ltd ｐｉｎ型受光素子、その製造方法及び光電子集積回路
JP2762939B2 (ja) * 1994-03-22 1998-06-11 日本電気株式会社 超格子アバランシェフォトダイオード
JP2601231B2 (ja) * 1994-12-22 1997-04-16 日本電気株式会社 超格子アバランシェフォトダイオード
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
JP3177962B2 (ja) * 1998-05-08 2001-06-18 日本電気株式会社 プレーナ型アバランシェフォトダイオード
JP3141847B2 (ja) * 1998-07-03 2001-03-07 日本電気株式会社 アバランシェフォトダイオード
JP3675223B2 (ja) * 1999-05-12 2005-07-27 日本電気株式会社 アバランシェフォトダイオードとその製造方法
JP4095746B2 (ja) * 1999-12-17 2008-06-04 日本オプネクスト株式会社 半導体受光装置および製造方法
US6844607B2 (en) * 2000-10-06 2005-01-18 The Furukawa Electric Co., Ltd. Photodiode array device, a photodiode module, and a structure for connecting the photodiode module and an optical connector
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
JP4220688B2 (ja) * 2001-02-26 2009-02-04 日本オプネクスト株式会社 アバランシェホトダイオード
KR100480288B1 (ko) * 2001-09-26 2005-04-06 삼성전자주식회사 평면형 애벌랜치 포토다이오드
JP4084958B2 (ja) * 2002-05-24 2008-04-30 日本オプネクスト株式会社 半導体受光装置の製造方法
JP4166560B2 (ja) * 2002-12-17 2008-10-15 三菱電機株式会社 アバランシェフォトダイオード及びその製造方法
EP1620899B1 (en) 2003-05-02 2014-03-12 Picometrix, LLC Pin photodetector
JP2005116681A (ja) * 2003-10-06 2005-04-28 Toshiba Corp 光半導体受光素子およびその製造方法
JP4306508B2 (ja) 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
JP4611066B2 (ja) 2004-04-13 2011-01-12 三菱電機株式会社 アバランシェフォトダイオード
US7049640B2 (en) * 2004-06-30 2006-05-23 The Boeing Company Low capacitance avalanche photodiode
EP1811578B1 (en) 2004-10-25 2016-12-21 Mitsubishi Denki Kabushiki Kaisha Avalanche photodiode

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752446A (zh) * 2008-12-02 2010-06-23 三菱电机株式会社 雪崩光电二极管
CN102280516A (zh) * 2010-06-10 2011-12-14 三菱电机株式会社 半导体受光元件
CN102263162A (zh) * 2011-06-23 2011-11-30 华中科技大学 一种倒装焊结构雪崩光电二极管及其阵列的制备方法
CN103107231A (zh) * 2013-02-05 2013-05-15 武汉电信器件有限公司 一种基于非N型InP衬底的雪崩光电二极管及其制备方法
CN107615495A (zh) * 2015-05-28 2018-01-19 日本电信电话株式会社 光接收元件和光学集成电路
CN106711274A (zh) * 2016-11-30 2017-05-24 武汉光迅科技股份有限公司 一种雪崩光电二极管及其制造方法

Also Published As

Publication number Publication date
EP1898471A1 (en) 2008-03-12
US20110241070A1 (en) 2011-10-06
CN100573925C (zh) 2009-12-23
EP1898471A4 (en) 2014-01-15
US8698268B2 (en) 2014-04-15
WO2006123410A1 (ja) 2006-11-23
JP5045436B2 (ja) 2012-10-10
JPWO2006123410A1 (ja) 2008-12-25
US20080191240A1 (en) 2008-08-14
TWI260100B (en) 2006-08-11
TW200642116A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
CN100573925C (zh) 雪崩光电二极管
CN100557826C (zh) 雪崩光电二极管
US6740861B2 (en) Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate
US9490385B2 (en) Devices including independently controllable absorption region and multiplication region electric fields
US7893464B2 (en) Semiconductor photodiode and method of manufacture thereof
JP5109981B2 (ja) 半導体受光素子
JP5983076B2 (ja) フォトダイオードアレイ
US8450720B2 (en) Frontside-illuminated inverted quantum well infrared photodetector devices
JP2010135360A (ja) アバランシェフォトダイオード
JP2006237610A (ja) アバランシェフォトダイオードの製造方法
JP4985298B2 (ja) アバランシェフォトダイオード
CN101232057B (zh) 雪崩光电二极管
US20180286996A1 (en) Reduced junction area barrier-based photodetector
KR101554290B1 (ko) 애벌란치 포토다이오드
KR102712619B1 (ko) 고농도 도핑된 에피층을 이용한 광대역 포토다이오드 및 그 제조방법
CN117712215B (zh) 一种雪崩光电探测器及其制作方法
JPH05102517A (ja) アバランシエフオトダイオードとその製造方法
CN113707750B (zh) 波导耦合的雪崩光电探测器及其制备方法
JPH07162022A (ja) 半導体受光素子、その製造方法および半導体の加工方法
JP2991555B2 (ja) 半導体受光素子
JP2004179404A (ja) 半導体受光装置およびその製造方法
CN118712258A (zh) 一种光电探测器及其制作方法
JPH06207848A (ja) 半導体光検出器およびその製造方法
JP2000068550A (ja) ｐｉｎ型半導体受光素子
JPH0992872A (ja) 導波路型半導体受光器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant