CN101174611A - 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法 - Google Patents

多接地屏蔽的半导体封装、其制造方法及防止噪声的方法 Download PDF

Info

Publication number
CN101174611A
CN101174611A CNA2007101402168A CN200710140216A CN101174611A CN 101174611 A CN101174611 A CN 101174611A CN A2007101402168 A CNA2007101402168 A CN A2007101402168A CN 200710140216 A CN200710140216 A CN 200710140216A CN 101174611 A CN101174611 A CN 101174611A
Authority
CN
China
Prior art keywords
circuit block
noise
earth
ground end
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101402168A
Other languages
English (en)
Other versions
CN101174611B (zh
Inventor
宋垠锡
李希裼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101174611A publication Critical patent/CN101174611A/zh
Application granted granted Critical
Publication of CN101174611B publication Critical patent/CN101174611B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种多接地屏蔽的半导体封装，该封装包括模拟电路块和数字电路块，并能防止高频噪声导致的模拟电路块和数字电路块之间的耦合问题。本发明还提供了一种制造多接地屏蔽的半导体封装的方法和一种防止多接地屏蔽的半导体封装中的噪声的方法。该多接地屏蔽的半导体封装包括：至少一个半导体芯片；电路板，半导体芯片安装在电路板上，多个电路块形成在电路板上，其中，独立于电路块的地端在电路块之间形成导电接地屏蔽，以防止电路块之间的噪声。

Description

多接地屏蔽的半导体封装、其制造方法及防止噪声的方法
本申请要求于2006年10月30日在韩国知识产权局提交的第10-2006-0105550号韩国专利申请的权益，其公开通过引用全部包含于此。
技术领域
本发明涉及一种半导体装置及其制造方法，更具体地讲，涉及一种包括模拟电路块和数字电路块的半导体封装、一种制造该半导体封装的方法以及一种防止该半导体封装中的噪声的方法。
背景技术
在高集成度的半导体装置的辅助下，其中集成有模拟电路块和数字电路块的半导体封装最近已经变得普及。例如，多个电路块形成在半导体封装中，所述半导体封装例如为包括模拟/数字混合信号芯片的封装、包括相邻(side-by-side)安装芯片的系统级封装(SIP)、包括堆叠芯片的多重堆叠封装(multi-stacked package，MSP)等。具体地讲，模拟电路块和数字电路块一起形成在这些半导体封装中。
考虑到配电网(power distribution network，PDN)，重要的是正确地设计半导体芯片中的数字块或模拟块的电源(power)和地端(ground)。此外，在封装(例如混合信号芯片封装、SIP、MSP等)的电路板中，更为重要的是使数字电路块中的电源和地端与模拟电路块中的电源和地端绝缘。
在SIP的情况下，逻辑芯片、存储芯片或其它类型的芯片封装在一起。这种结构将模拟电路块和数字电路块封装在一起，其中，包括射频(RF)信号的模拟信号被传输到模拟电路块，数字信号被传输到数字电路块。换句话说，模拟和数字电路块共存在电路板上，模拟电路块的模拟信号引起的噪声耦合(couple)到数字电路块的电源和地端，并沿着电源和地端传播。因此，传播的噪声对数字电路块产生不利的影响。
因此，已经提出了在电路板上使模拟电路块的地端与数字电路块的地端绝缘以防止这种噪声的方法。即使将模拟电路块和数字电路块的地端彼此绝缘，但是模拟信号的高频噪声也会以电磁波的形式传播。因此，高频噪声导致模拟电路块的电源和地端与数字电路块的电源和地端之间的耦合，且看起来是数字电路块中的噪声。
图1是包括多个半导体芯片的传统的半导体封装的剖视图。参照图1，传统的半导体封装包括电路板19以及安装在电路板19上的模拟半导体芯片13和数字半导体芯片14。模拟半导体芯片13用于模拟电路，数字半导体芯片14用于数字电路。甚至在其中模拟半导体芯片13和数字半导体芯片14彼此绝缘的传统半导体封装中，也发生信号耦合(signal coupling)问题。为了解决信号耦合问题，接地图案(即模拟接地图案20和数字接地图案21)形成在电路板19的下面。这里，模拟接地图案20和数字接地图案21通过导线(wire)16和引线端子17分别连接到模拟半导体芯片13和数字半导体芯片14。
金属图案15形成在其上已经形成有模拟半导体芯片13和数字半导体芯片14的半导体基底12上。金属图案15可形成为防止由外部源产生的噪声。此外，包括模拟半导体芯片13和数字半导体芯片14的半导体基底12被电路板19上的绝缘体18屏蔽，所述绝缘体18例如为环氧模制复合物(epoxy moldcompound)。
然而，虽然模拟芯片和数字芯片的地端彼此绝缘，但是仍然发生电路板上的模拟电路块和数字电路块之间的信号耦合。换句话说，数字芯片受高频噪声的影响。这种由高频噪声导致的耦合问题不但会发生在电路块之间或半导体芯片之间，而且会发生在模拟信号和数字信号共存的引脚(pin)之间或导线之间。
发明内容
在一个实施例中，一种装置包括：电路板；多个导电结构，在所述电路板上，其中，所述多个导电结构连接到至少一个地端；导电接地屏蔽，在所述多个导电结构之间，其中，所述导电接地屏蔽连接到不同于所述至少一个地端的地端。
本发明还提供了一种多接地屏蔽的半导体封装，该多接地屏蔽的半导体封装包括：至少一个半导体芯片；电路板，所述半导体芯片安装在所述电路板上，所述电路板包括多个电路块；导电接地屏蔽，设置在所述电路块之间，并独立于所述电路块的地端设置。
本发明还提供了一种制造多接地屏蔽的半导体封装的方法，所述方法包括：提供电路板，所述电路板包括多个电路块；独立于所述电路块的地端在所述电路块之间形成导电接地屏蔽；在所述电路板上安装至少一个半导体芯片。
本发明还提供了一种制造多接地屏蔽的半导体封装的方法，所述方法包括：在其上形成有半导体芯片的晶片上形成多个电路块；独立于所述电路块的地端在所述电路块之间形成导电接地屏蔽，其中，所述导电接地屏蔽防止所述电路块之间的噪声。
附图说明
通过参照附图来详细描述本发明的示例性实施例，本发明的以上和其它特征及优点将变得更加清楚，在附图中：
图1是包括多个半导体芯片的传统半导体封装的剖视图；
图2是根据本发明实施例的其中在模拟电路块和数字电路块之间形成接地屏蔽的半导体封装的平面图；
图3是图2中的部分A的详细的平面图；
图4是根据本发明另一实施例的其中在模拟电路块和数字电路块之间形成接地屏蔽的半导体封装的平面图；
图5是根据本发明又一实施例的其中在模拟电路块和数字电路块之间形成接地屏蔽的半导体封装的平面图；
图6是根据本发明另一实施例的其中在噪声源中形成接地屏蔽的半导体封装的平面图；
图7A和图7B是根据本发明另一实施例的包括接地屏蔽的晶片级封装(WLP)的平面图和剖视图；
图8A和图8B是示出均包括接地屏蔽的传统半导体封装和本发明的半导体封装的视图；
图9是根据本发明实施例的制造包括接地屏蔽的半导体封装的方法的流程图。
具体实施方式
现在将参照附图更加充分地描述本发明，本发明的示例性实施例示出在附图中。然而，可以以许多不同的形式实施本发明，本发明不应该被解释为局限于在这里阐释的实施例；相反，提供这些实施例，使得本公开将是彻底的和完全的，并将向本领域技术人员充分传达本发明的构思。在附图中，为了清晰起见，夸大了层和区域的厚度。还将理解的是，当层被称作在另一层或基底“上”时，它可以直接在该另一层或基底上，或者也可以存在中间层。附图中相同的标号表示相同的元件，因而将省略对相同元件的描述。
图2是根据本发明实施例的半导体封装的平面图，在该半导体封装中，在模拟电路块和数字电路块之间形成接地屏蔽。这里，仅仅示意性地示出电路板上的模拟电路块和数字电路块，但是本发明不局限于模拟电路块和数字电路块。
参照图2，根据本实施例的半导体封装包括至少一个半导体芯片(未示出)和电路板1000，半导体芯片安装在电路板1000上，多个电路块形成在电路板1000上。电路块在电路板1000上混合在一起。然而，在本实施例中，仅仅示出了模拟电路块100和数字电路块200。包括模拟电路块100和数字电路块200的混合体的电路板1000可以是模拟/数字混合信号芯片封装板、系统级封装(SIP)板、多重堆叠封装(MSP)板、晶片级封装(WLP)板、倒装芯片封装板、封装级印刷电路板(PCB)等。
像传统的半导体封装中那样，模拟电路块100和数字电路块200连接到相应的地端，以防止模拟电路块100和数字电路块200之间的噪声。换句话说，模拟电路块100通过内部布线(wire line)110(例如通孔(via)等)和凸点(bump)120连接到模拟电路块100的地端。以这种方式，凸点120连接到模拟电路块100的地端。数字电路块200也通过内部布线210和凸点220连接到数字电路地端。然而，如现有技术中所述，即使形成模拟电路块100和数字电路块200的地端，也不能避免模拟电路块100产生的高频噪声耦合到数字电路块200的电源和地端。
因此，在本实施例中，接地屏蔽300形成在模拟电路块100与数字电路块200之间，以防止模拟电路块100和数字电路块200之间的高频噪声耦合。接地屏蔽300连接到独立于模拟电路块100和数字电路块200的地端的新的地端。因此，当前实施例的半导体封装具有多接地屏蔽结构，所述多接地屏蔽结构包括模拟电路块100和数字电路块200的地端以及接地屏蔽300的地端。
接地屏蔽300可连接到最稳定的地端(例如其上安装有半导体封装的系统板的地端或者芯片组级地端(chipset level ground))，从而更有效地防止高频噪声耦合。如果连接到接地屏蔽300的地端是不稳定的，则接地屏蔽300可耦合到其它电路块。接地屏蔽300通过布线310连接到凸点320，凸点320连接到系统板的地端。因此，模拟电路块100产生的高频噪声通过接地屏蔽300被旁路到系统板的地端，从而防止高频噪声被传输到数字电路块200。
当形成布线时可将接地屏蔽300与布线一起形成在电路板1000上，或者接地屏蔽300可独立于布线形成。在这点上，与布线一起形成接地屏蔽300会更方便。接地屏蔽300可具有曲折线(meander line)的形式。如果接地屏蔽300具有曲折线的形式，则可延长高频噪声被旁路到系统板的地端的通路。因此，可逐渐降低高频噪声的能量，从而更有效地去除高频噪声。
高频滤波器(未示出)可形成在接地屏蔽300与系统板的地端之间，以选择性地防止和去除高频噪声，从而更有效地防止噪声。这里，高频滤波器可以是任何滤波器，例如静电释放(ESD)滤波器、利用电阻-电感-电容(RLC)电路的滤波器或者其它能够去除高频噪声的滤波器。
图3是图2的部分A的详细的平面图。这里，接地屏蔽300可通过通孔350连接到另一接地屏蔽。换句话说，如果以堆叠结构形成半导体封装，因而多个接地屏蔽分别形成在多个层上，则接地屏蔽可通过形成在多个层和电路板上的通孔350彼此连接。因此，接地屏蔽都可以连接到系统板的地端。
虽然未示出，但是如果多个相邻的部分在电路板中形成在模拟电路块和数字电路块之间，则用于防止噪声的接地屏蔽可均形成在模拟电路块和数字电路块之间。接地屏蔽可通过内部布线或通孔彼此连接，以连接到公共系统板的地端。
图4是根据本发明另一实施例的半导体封装的平面图，在该半导体封装中，接地屏蔽形成在模拟电路块和数字电路块之间。再次仅示意性地示出模拟电路块和数字电路块。
参照图4，在根据本实施例的半导体封装中，模拟电路块100和数字电路块200在电路板1000上彼此邻近。模拟电路块100和数字电路块200分别连接到它们的地端。接地屏蔽300a形成在模拟电路块100和数字电路块200之间，且与前一实施例的接地屏蔽300略有不同。
换句话说，接地屏蔽300a形成在模拟电路块100和数字电路块200之间，并延伸成包围模拟电路块100。接地屏蔽300a与前一实施例的接地屏蔽300的相同之处在于：接地屏蔽300a通过内部布线310和凸点320连接到系统板的地端。
如果如在当前实施例中接地屏蔽300a完全包围模拟电路块100，则接地屏蔽300a可防止来自模拟电路块100的高频噪声在所有方向上传播。因此，可防止高频噪声传输到数字电路块200和邻近的电路块。此外，可防止高频噪声通过其它通路渗透到数字电路块200中。
在当前实施例中，接地屏蔽300a形成为包围模拟电路块100的整个部分。然而，接地屏蔽300a的形式不限于此。换句话说，接地屏蔽300a可在模拟电路块100和数字电路块200之间延伸，以仅包围模拟电路块100的一部分。例如，接地屏蔽300a的一侧可以是开放的。接地屏蔽300a可形成为具有部分地包围或完全包围模拟电路块100的形式，因此可根据模拟电路块100的形式采取各种形式。
如在前一实施例中所述，在当前实施例中，可以以曲折线的形式形成接地屏蔽300a，或者在系统板的地端与接地屏蔽300a之间可形成高频滤波器。
图5是根据本发明又一实施例的半导体封装的平面图，在该半导体封装中，接地屏蔽形成在模拟电路块和数字电路块之间。这里，仅示意性地示出模拟电路块和数字电路块。
参照图5，在根据当前实施例的半导体封装中，与前面的实施例不同，用于防止噪声的接地屏蔽300b延伸成包围模拟电路块100和数字电路块200。具有这种形式的接地屏蔽300b通过内部布线310和凸点320连接到系统板的地端。
如上所述，接地屏蔽300b形成为包围模拟电路块100和数字电路块200，从而有效地防止高频噪声从模拟电路块100传输到数字电路块200。接地屏蔽300b可防止高频噪声从模拟电路块100传输到其它电路块，还可防止其它外部噪声渗透到数字电路块200中。
在当前实施例中，接地屏蔽300b不限于包围模拟电路块100和数字电路块200的形式，而是可以形成为仅部分地包围模拟电路块100和数字电路块200。可选择地，可以以曲折线的形式形成接地屏蔽300b。此外，高频滤波器可安装在系统板的地端与接地屏蔽300b之间。
图6是根据本发明另一实施例的半导体封装的平面图，在该半导体封装中，接地屏蔽形成在噪声源周围。这里，用于防止噪声的接地屏蔽可形成在表现为噪声源的所有部分中。
参照图6，在根据本实施例的半导体封装中，接地屏蔽300c形成在可产生噪声的噪声源400周围。噪声源400可通过内部布线410和凸点420连接到噪声源400的地端，或者可连接到模拟电路块100的地端。接地屏蔽300c通过内部布线310和凸点320连接到系统板的地端。
下面将用示例来描述噪声源400。多个引脚和多条布线形成在半导体封装中，以将半导体芯片连接到电路板。形成在半导体封装中的引脚和布线中的传输模拟信号的引脚和布线会作为高频噪声源来操作。因此，接地屏蔽可形成为完全或部分地包围这样的引脚和布线，以防止高频噪声。这里，引脚和布线可具有单列直插结构(single inline structure)或微分线性结构(differentialline structure)。
模拟电路块和数字电路块可形成在半导体封装的各个半导体芯片中。在该半导体封装的情况下，整个模拟芯片会作为噪声源来操作。因此，接地屏蔽可形成为完全或部分地包围模拟芯片，以防止高频噪声源耦合到半导体封装中的其它组件。
接地屏蔽不限于上述示例，而是可以形成为包围可以作为噪声源来操作的任何部分。此外，这样的形成在噪声源周围的接地屏蔽可以以曲折线的形式形成，高频滤波器可形成在系统板的地端与接地屏蔽之间。
如实施例中所述，接地屏蔽可形成在电路块之间，以防止高频噪声引起的耦合问题。接地屏蔽通过静电释放(ESD)或电磁敏感性(electromagneticsusceptibility，EMS)将由外部源的激励(excitation)导致的场直接旁路到系统板的地端。因此，接地屏蔽可减少与同步开关噪声(SSN)、ESD、EMS等相关的噪声，并改进半导体封装的整体电操作特性。
图7A和图7B是根据本发明另一实施例的包括接地屏蔽的晶片级封装(WLP)的平面图和剖视图。参照图7A，在根据当前实施例的WLP中，多个凸点(例如多个焊料球)形成并通过多条布线彼此连接。这里，作为高频噪声源的模拟电路块100被接地屏蔽300d包围。接地屏蔽300d连接到与系统板的地端连接的凸点550。因此，用于防止噪声的接地屏蔽300d可用在WLP中，以有效地防止高频噪声。如将参照图7B所描述的，在WLP的情况下，形成在半导体芯片上的布线层对应于半导体封装的电路板，接地屏蔽300d形成在布线层上。
图7B是WLP的剖视图。这里，仅示出连接到接地屏蔽300d的布线。
参照图7B，WLP 500包括硅半导体芯片510、钝化层520、第一绝缘体530、接地屏蔽300d和凸点550。钝化层520形成在硅半导体芯片510上。第一绝缘体530使布线绝缘。凸点550将WLP 500连接到系统板。第一绝缘体530可由下层532和上层534形成。接地屏蔽300d形成在下层532上，并且当形成其它布线时可以与所述其它布线一起形成。第二绝缘体560形成在第一绝缘体530上，以保护整个WLP 500，凸点550与形成在接地屏蔽300d的一部分上的凸点下金属(under bump metallurgy，UBM)层540结合。
在WLP中，硅半导体芯片510上的层(具体地讲，第一绝缘体530)对应于半导体封装的电路板，接地屏蔽300d形成在第一绝缘体530上，其中，布线形成在半导体芯片510的所述层上。连接到接地屏蔽300d的凸点550连接到其上安装有WLP 500的系统板的地端。
可以在WLP中形成多层布线。在这种情况下，可以以多层的结构形成接地屏蔽，层之间的接地屏蔽可通过通孔彼此连接。此外，在WLP中，可形成具有曲折线的形式的接地屏蔽，高频滤波器可形成在系统板的地端与接地屏蔽300d之间。
图8A和图8B是示出均包括接地屏蔽的传统半导体封装和本发明的半导体封装的视图。
在图8A中示出的传统半导体封装中，电路板内部的模拟电路块100和数字电路块200通过绝缘线B彼此绝缘。可形成模拟电路块100和数字电路块200的地端。因此，模拟电路块100的电源和地端由于高频噪声而耦合到数字电路块200的电源和地端。
然而，在图8B中示出的本发明的半导体封装中，接地屏蔽300形成在模拟电路块100与数字电路块200之间。高频噪声通过接地屏蔽300被旁路。因此，可有效地解决高频噪声导致的一个电路块的电源和地端与另一电路块的电源和接线端之间的耦合。在当前实施例中，接地屏蔽300仅形成在模拟电路块100与数字电路块200之间。然而，接地屏蔽300可延伸为完全或部分地包围模拟电路块100和数字电路块200。
测量模拟电路块100与数字电路块200之间的耦合电容。根据测量结果，图8A中示出的传统半导体封装具有大约3.102pF的电容，而本发明的半导体封装具有大约0.561pF的电容。换句话说，采用接地屏蔽的本发明的半导体封装的耦合与传统半导体封装的耦合相比改进了大约80％。
图9是根据本发明实施例的制造包括接地屏蔽的半导体封装的方法的流程图。参照图9，在操作S100，提供其上形成有多个电路块的电路板。在步骤S200，在电路板内部的电路块之间，具体地讲，在模拟电路块和数字电路块之间形成接地屏蔽。接地屏蔽是独立于多个电路块的地端的地端，并通过形成在电路板上的凸点连接到系统板的地端。
如上所述，可以以曲折线的形式形成接地屏蔽，以延长高频噪声的通路，从而降低高频噪声的能量。此外，可将高频滤波器安装在电路板上，使高频滤波器连接到接地屏蔽。可将高频滤波器安装在电路板上，或者可将高频滤波器直接安装在其上安装有半导体封装的系统板上。可以独立于接地屏蔽形成高频滤波器。
在当前实施例中，在其上已经形成有电路块的电路板上形成接地屏蔽。然而，可以以用于形成电路块的布线工艺在电路板上形成接地屏蔽。换句话说，可在布线工艺过程中形成接地屏蔽，以缩短制造时间和减少工艺数目。
在操作S300，在电路板上安装半导体芯片。在操作S400，在电路板上形成凸点等，从而完成半导体封装。在当前实施例中，在模拟电路块和数字电路块之间形成接地屏蔽。然而，可在表现为噪声源的任何部分的周围形成接地屏蔽。可将接地屏蔽形成为完全或者部分地包围噪声源，或者可将接地屏蔽形成为完全或者部分地包围受噪声影响的噪声敏感区域。
如果半导体封装是WLP，则在硅半导体芯片上形成多个电路块，即布线。接着，在电路块之间形成接地屏蔽。这里，可在用于形成电路块的布线工艺过程中形成接地屏蔽，以缩短制造时间和减少工艺数目。
如上所述，在根据本发明的多接地屏蔽的半导体封装、制造该封装的方法和在该封装中防止噪声的方法中，独立于模拟电路块和数字电路块的地端的新的地端，即连接到系统板的地端的接地屏蔽，可形成在模拟电路块和数字电路块之间。因此，可通过接地屏蔽来旁路模拟电路块产生的高频噪声。结果，可有效地解决模拟电路块的电源和地端与数字电路块的电源和地端之间的耦合问题。
此外，接地屏蔽不局限于形成在模拟电路块和数据电路块之间。即，接地屏蔽可形成在噪声源之间，例如引脚之间或布线之间。因此，可更加有效地防止高频噪声。结果，可改进半导体封装的整体电特性。
根据本发明的一方面，提供了一种多接地屏蔽的半导体封装，该封装包括：至少一个半导体芯片；电路板，半导体芯片安装在电路板上，且多个电路块形成在电路板上，其中，导电接地屏蔽形成在电路块之间，并独立于电路块的地端形成，以防止电路块之间的噪声。
导电接地屏蔽可连接到其上安装有电路板的系统板的地端或者芯片组级地端。高频滤波器可连接在导电接地屏蔽与系统板的地端之间。系统板是半导体装置系统的印刷电路板(PCB)。导电接地屏蔽可以以曲折线的形式形成。
电路板可以是其上混合有模拟电路块和数字电路块的电路板。电路板可以是模拟/数字混合信号芯片封装板、系统级封装(SIP)板、多重堆叠封装(MSP)板、晶片级封装(WLP)板、倒装芯片封装板或封装级PCB。
导电接地屏蔽可形成在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间。
导电接地屏蔽延伸成完全或部分地包围噪声源电路块，或者完全或部分地包围噪声源电路块和噪声敏感电路块。噪声源电路块可以是模拟电路块，噪声敏感电路块可以是数字电路块。
如果电路块形成在每个半导体芯片上，则导电接地屏蔽可形成在半导体芯片之间。导电接地屏蔽可形成在噪声源引脚和噪声敏感引脚之间或者噪声源布线和噪声敏感布线之间，其中，所述引脚和布线具有单列直插形式和微分线性形式中的一种。噪声源引脚或噪声源布线可以是连接到模拟电路块的引脚或布线，噪声敏感引脚或噪声敏感布线可以是连接到数字电路块的引脚或布线。
可以以这样的结构形成半导体封装，在该结构中，堆叠电路板的半导体芯片，从而堆叠电路块，导电接地屏蔽可以堆叠在电路块之间，接地屏蔽环绕其形成的层可通过通孔彼此连接。半导体封装可以是WLP，形成在WLP的半导体芯片上的导线层可以对应于电路板。
根据本发明的另一方面，提供了一种制造多接地屏蔽的半导体封装的方法，该方法包括：提供其上形成有多个电路块的电路板；独立于电路块的地端在电路块之间形成导电接地屏蔽，以防止噪声；在电路板上安装至少一个半导体芯片。
根据本发明的另一方面，提供了一种制造多接地屏蔽的半导体封装的方法，该方法包括：在其上形成有半导体芯片的晶片上形成多个电路块；独立于电路块的地端在电路块之间形成导电接地屏蔽，其中，导电接地屏蔽防止电路块之间的噪声。
导电接地屏蔽可连接到其上安装有电路板的系统板的地端或者芯片组级地端。独立于电路块的地端在电路块之间形成导电接地屏蔽以防止噪声的步骤可包括在导电接地屏蔽和系统板的地端之间形成高频滤波器。如果以堆叠的结构形成导电接地屏蔽，则电路块的形成步骤可包括形成通孔，接地屏蔽通过所述通孔彼此连接。可在形成电路板的导线的工艺中形成导电接地屏蔽，或者可以单独地形成导电接地屏蔽。
导电接地屏蔽可连接到其上安装有电路板的系统板的地端或者芯片组级地端。
根据本发明的另一方面，提供了一种利用多接地屏蔽来防止半导体封装中的噪声的方法，其中，该封装包括在电路板上的多个电路块，该方法包括：独立于电路块的地端在电路块之间形成接地屏蔽，以防止电路块之间的噪声。
接地屏蔽可连接到其上安装有电路板的系统板的地端或者芯片组级地端。高频滤波器可形成在接地屏蔽和系统板的地端之间，以防止模拟电路块产生的高频噪声。
接地屏蔽可形成在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间。噪声源电路块可以是模拟电路块，噪声敏感电路块可以是数字电路块，接地屏蔽可延伸成完全或部分地包围模拟电路块，或者完全或部分地包围模拟电路块和数字电路块。
虽然已经参照本发明的示例性实施例具体示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如权利要求限定的本发明的精神和范围的情况下，在这里可作出各种形式上和细节上的变化。

Claims (39)

1.一种多接地屏蔽的半导体封装，包括：
至少一个半导体芯片；
电路板，所述半导体芯片安装在所述电路板上，所述电路板包括多个电路块；
导电接地屏蔽，设置在所述电路块之间，并独立于所述电路块的地端设置。
2.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽连接到其上安装有所述电路板的系统板的地端和芯片组级地端中的一个。
3.如权利要求2所述的多接地屏蔽的半导体封装，还包括高频滤波器，所述高频滤波器连接在所述导电接地屏蔽与所述系统板的地端或所述芯片组级地端之间。
4.如权利要求2所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽通过设置在所述电路板上的通孔和导电凸点连接到所述系统板的地端或所述芯片组级地端。
5.如权利要求2所述的多接地屏蔽的半导体封装，其中，所述系统板是半导体装置系统的印刷电路板。
6.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽具有曲折线的形式。
7.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述电路板是其上混合有模拟电路块和数字电路块的电路板。
8.如权利要求7所述的多接地屏蔽的半导体封装，其中，所述电路板是模拟/数字混合信号芯片封装板、系统级封装板、多重堆叠封装板、晶片级封装板、倒装芯片封装板和封装级印刷电路板中的一种。
9.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽设置在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间。
10.如权利要求9所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽完全或部分地包围所述噪声源电路块，或者完全或部分地包围所述噪声源电路块和所述噪声敏感电路块。
11.如权利要求9所述的多接地屏蔽的半导体封装，其中，所述噪声源电路块是模拟电路块，所述噪声敏感电路块是数字电路块，所述导电接地屏蔽完全或部分地包围所述模拟电路块，或者完全或部分地包围所述模拟电路块和所述数字电路块。
12.如权利要求2所述的多接地屏蔽的半导体封装，其中，所述电路块均设置在它们自己的半导体芯片上，所述导电接地屏蔽设置在所述半导体芯片之间。
13.如权利要求12所述的多接地屏蔽的半导体封装，其中，所述半导体芯片包括模拟芯片和数字芯片，所述导电接地屏蔽设置在所述模拟芯片和所述数字芯片之间，所述导电接地屏蔽包围所述模拟芯片，或者包围所述模拟芯片和所述数字芯片。
14.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽设置在噪声源引脚和噪声敏感引脚之间或者噪声源布线和噪声敏感布线之间，其中，所述引脚和布线具有单列直插结构形式和微分线性形式中的一种。
15.如权利要求14所述的多接地屏蔽的半导体封装，其中，所述导电接地屏蔽延伸成包围所述噪声源引脚，或者完全或部分地包围所述噪声源引脚和所述噪声敏感引脚。
16.如权利要求14所述的多接地屏蔽的半导体封装，其中，所述噪声源引脚或所述噪声源布线是连接到模拟电路块的引脚或布线，所述噪声敏感引脚或所述噪声敏感布线是连接到数字电路块的引脚或布线。
17.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述半导体封装以其中堆叠有所述电路块的结构形成，所述导电接地屏蔽堆叠在所述电路块之间，所述导电接地屏蔽环绕其设置的层通过通孔彼此连接。
18.如权利要求1所述的多接地屏蔽的半导体封装，其中，所述半导体封装是晶片级封装，设置在所述晶片级封装的半导体芯片上的导线层对应于所述电路板。
19.一种制造多接地屏蔽的半导体封装的方法，包括：
提供电路板，所述电路板包括多个电路块；
独立于所述电路块的地端在所述电路块之间形成导电接地屏蔽；
在所述电路板上安装至少一个半导体芯片。
20.如权利要求19所述的方法，其中，所述导电接地屏蔽连接到其上安装有所述电路板的系统板的地端和芯片组级地端中的一个。
21.如权利要求20所述的方法，还包括在所述导电接地屏蔽与所述系统板的地端或所述芯片组级地端之间形成高频滤波器。
22.如权利要求20所述方法，其中，形成所述导电接地屏蔽的步骤包括在相应的多个层上形成多个导电接地屏蔽，其中，所述多个导电接地屏蔽通过通孔彼此连接。
23.如权利要求19所述的方法，其中，以曲折线的形式形成所述导电接地屏蔽。
24.如权利要求19所述的方法，其中，在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间形成所述导电接地屏蔽。
25.如权利要求24所述的方法，其中，使所述导电接地屏蔽形成为完全或部分地包围所述噪声源电路块，或者完全或部分地包围所述噪声源电路块和所述噪声敏感电路块。
26.如权利要求24所述的方法，其中，所述噪声源电路块是模拟电路块，所述噪声敏感电路块是数字电路块，使所述导电接地屏蔽形成为完全或部分地包围所述模拟电路块，或者完全或部分地包围所述模拟电路块和所述数字电路块。
27.如权利要求19所述的方法，其中，形成导电接地屏蔽的步骤包括形成导电接地屏蔽并同时形成所述电路板的导线。
28.一种制造多接地屏蔽的半导体封装的方法，包括：
在其上形成有半导体芯片的晶片上形成多个电路块；
独立于所述电路块的地端在所述电路块之间形成导电接地屏蔽，其中，所述导电接地屏蔽防止所述电路块之间的噪声。
29.如权利要求28所述的方法，其中，所述导电接地屏蔽连接到其上安装有电路板的系统板的地端和芯片组级地端中的一个。
30.如权利要求28所述的方法，其中，所述导电接地屏蔽形成在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间。
31.如权利要求28所述的方法，其中，在形成所述电路块的导线的工艺过程中形成所述导电接地屏蔽。
32.如权利要求28所述的方法，其中，形成导电接地屏蔽的步骤包括形成导电接地屏蔽，以完全或部分地包围至少一个电路块。
33.一种利用多接地屏蔽来防止半导体封装中的噪声的方法，所述半导体封装包括在电路板上的多个电路块，所述方法包括：
独立于所述电路块的地端在所述电路块之间形成接地屏蔽，以防止电路块之间的噪声。
34.如权利要求33所述的方法，其中，所述接地屏蔽连接到其上安装有电路板的系统板的地端和芯片组级地端中的一个。
35.如权利要求33所述的方法，还包括在接地屏蔽与所述系统板的地端或所述芯片组级地端之间形成高频滤波器。
36.如权利要求33所述的方法，其中，以曲折线的形式形成所述接地屏蔽。
37.如权利要求33所述的方法，其中，在产生噪声的噪声源电路块与受噪声影响的噪声敏感电路块之间形成所述接地屏蔽。
38.如权利要求37所述的方法，其中，所述噪声源电路块是模拟电路块，所述噪声敏感电路块是数字电路块，使所述接地屏蔽形成为完全或部分地包围所述模拟电路块，或者完全或部分地包围所述模拟电路块和所述数字电路块。
39.一种装置，包括：
电路板；
多个导电结构，在所述电路板上，其中，所述多个导电结构连接到至少一个地端；
导电接地屏蔽，在所述多个导电结构之间，其中，所述导电接地屏蔽连接到不同于所述至少一个地端的地端。
CN2007101402168A 2006-10-30 2007-08-03 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法 Expired - Fee Related CN101174611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060105550 2006-10-30
KR1020060105550A KR100817070B1 (ko) 2006-10-30 2006-10-30 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
KR10-2006-0105550 2006-10-30

Publications (2)

Publication Number Publication Date
CN101174611A true CN101174611A (zh) 2008-05-07
CN101174611B CN101174611B (zh) 2012-01-04

Family

ID=39329131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101402168A Expired - Fee Related CN101174611B (zh) 2006-10-30 2007-08-03 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法

Country Status (5)

Country Link
US (1) US20080099887A1 (zh)
JP (1) JP2008112992A (zh)
KR (1) KR100817070B1 (zh)
CN (1) CN101174611B (zh)
TW (1) TW200820355A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673733B (zh) * 2008-09-09 2012-07-04 联发科技股份有限公司 集成电路芯片及集成电路芯片的封环结构
CN102027590B (zh) * 2008-05-12 2013-09-25 三菱电机株式会社 高频收纳盒及高频模块
CN103607847A (zh) * 2013-11-20 2014-02-26 四川九洲电器集团有限责任公司 一种用于射频印制板的地平面与压条相结合的隔离方式
CN105430885A (zh) * 2015-12-30 2016-03-23 广东威创视讯科技股份有限公司 一种led电路模块的设计方法、led电路模块及led显示屏
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
CN107316857A (zh) * 2017-07-20 2017-11-03 无锡中感微电子股份有限公司 一种敏感电路结构及系统级芯片
CN110335862A (zh) * 2019-06-17 2019-10-15 青岛歌尔微电子研究院有限公司 一种sip封装的屏蔽工艺
CN114501967A (zh) * 2022-01-20 2022-05-13 绵阳惠科光电科技有限公司 显示面板及电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9179235B2 (en) 2008-11-07 2015-11-03 Adobe Systems Incorporated Meta-parameter control for digital audio data
KR101566410B1 (ko) 2009-04-10 2015-11-06 삼성전자주식회사 그라운드 임피던스를 이용하여 패키지에서의 전력 잡음을 제거한 반도체 패키지
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
GB2486855B (en) * 2009-09-17 2014-07-23 Hewlett Packard Development Co Apparatus and method for reproducing an audio signal
US9054096B2 (en) * 2012-09-25 2015-06-09 Xilinx, Inc. Noise attenuation wall
US9960124B2 (en) 2013-10-23 2018-05-01 General Electric Company Integrated shield structure for mixed-signal integrated circuits
JP6369191B2 (ja) * 2014-07-18 2018-08-08 セイコーエプソン株式会社 回路装置、電子機器、移動体及び無線通信システム
US9530739B2 (en) * 2014-12-15 2016-12-27 Qualcomm Incorporated Package on package (PoP) device comprising a high performance inter package connection
CN105791525B (zh) * 2014-12-25 2020-03-17 中兴通讯股份有限公司 接地调整方法及装置
KR101752056B1 (ko) * 2015-07-24 2017-06-28 주식회사 스탠딩에그 Mems 패키지
JP6939051B2 (ja) 2017-04-26 2021-09-22 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
CN116918248B (zh) 2021-02-18 2024-03-19 新唐科技日本株式会社 高频功率放大器件
CN115457992A (zh) * 2022-08-25 2022-12-09 南京新频点电子科技有限公司 一种垂直堆叠互连的三维数字储频装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178971B1 (ko) * 1990-03-24 1999-03-20 문정환 디지탈 노이즈 방지용 레이아우트
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
JPH1174494A (ja) * 1997-08-28 1999-03-16 Toshiba Corp 光集積回路装置
JP2001028423A (ja) 1999-07-15 2001-01-30 Fuji Electric Co Ltd 半導体集積回路装置
CN1173611C (zh) * 2000-01-10 2004-10-27 神达电脑股份有限公司 多层印刷电路板
CN2430823Y (zh) * 2000-07-03 2001-05-16 利阳电子股份有限公司 分歧器阻隔板结构
JP2002313980A (ja) 2001-04-16 2002-10-25 Niigata Seimitsu Kk 半導体装置
JP2005183696A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102027590B (zh) * 2008-05-12 2013-09-25 三菱电机株式会社 高频收纳盒及高频模块
CN101673733B (zh) * 2008-09-09 2012-07-04 联发科技股份有限公司 集成电路芯片及集成电路芯片的封环结构
CN103607847A (zh) * 2013-11-20 2014-02-26 四川九洲电器集团有限责任公司 一种用于射频印制板的地平面与压条相结合的隔离方式
CN106033755A (zh) * 2015-03-17 2016-10-19 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽的半导体器件和基板带
CN105430885A (zh) * 2015-12-30 2016-03-23 广东威创视讯科技股份有限公司 一种led电路模块的设计方法、led电路模块及led显示屏
CN105430885B (zh) * 2015-12-30 2019-03-01 广东威创视讯科技股份有限公司 一种led电路模块的设计方法、led电路模块及led显示屏
CN107316857A (zh) * 2017-07-20 2017-11-03 无锡中感微电子股份有限公司 一种敏感电路结构及系统级芯片
CN110335862A (zh) * 2019-06-17 2019-10-15 青岛歌尔微电子研究院有限公司 一种sip封装的屏蔽工艺
CN114501967A (zh) * 2022-01-20 2022-05-13 绵阳惠科光电科技有限公司 显示面板及电子设备

Also Published As

Publication number Publication date
US20080099887A1 (en) 2008-05-01
JP2008112992A (ja) 2008-05-15
TW200820355A (en) 2008-05-01
KR100817070B1 (ko) 2008-03-26
CN101174611B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN101174611B (zh) 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法
US8748287B2 (en) System on a chip with on-chip RF shield
US8377746B2 (en) Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US8841771B2 (en) Semiconductor device
CN101473437B (zh) 集成电路以及采用该集成电路的装置
US7842546B2 (en) Integrated circuit module and method of packaging same
EP2195839B1 (en) Redistribution structures for microfeature workpieces
KR20060092800A (ko) 반도체 장치
US9589908B1 (en) Methods to improve BGA package isolation in radio frequency and millimeter wave products
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US8385084B2 (en) Shielding structures for signal paths in electronic devices
US8097521B2 (en) Electronic device comprising an integrated circuit and a capacitance element
CN102163577A (zh) 半导体器件和半导体器件的制造方法
US6982463B2 (en) Integrated circuit with reduced coupling via the substrate
EP4243065A2 (en) Microelectronic packages having coaxially-shielded radio frequency input/output interfaces
US20240138129A1 (en) On-chip shielded device
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
KR100781564B1 (ko) 회로 기판, 이의 제조 방법 및 이를 포함하는 반도체패키지
US20070200233A1 (en) Bond pad structures with reduced coupling noise
US20030197249A1 (en) Contactable integrated circuit and method of producing such a circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20140803

EXPY Termination of patent right or utility model