CN1173611C - 多层印刷电路板 - Google Patents
多层印刷电路板 Download PDFInfo
- Publication number
- CN1173611C CN1173611C CNB001010158A CN00101015A CN1173611C CN 1173611 C CN1173611 C CN 1173611C CN B001010158 A CNB001010158 A CN B001010158A CN 00101015 A CN00101015 A CN 00101015A CN 1173611 C CN1173611 C CN 1173611C
- Authority
- CN
- China
- Prior art keywords
- line layer
- layer
- multilayer board
- plane
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种减少电磁干扰的多层印刷电路板,其由多层线路层、接地层、电源层及绝缘层叠合而成。而线路层、接地层及电源层间均以绝缘层间隔其中,以作为绝缘之用。多层印刷电路板的表层配置接地层或电源层,以防止电磁干扰。线路层皆具有一线路区域及接地区域,而相邻线路层的线路区域彼此不相互重叠。
Description
技术领域
本发明涉及一种多层印刷电路板,且特别涉及一种减少电磁干扰的多层印刷电路板。
背景技术
由于消费者对电子产品的要求除了功能强大外,更要求轻、薄、短、小,因此市面上的电子产品集成度越来越高。而用以安装电子元件的印刷电路板也开始越作越多层,由一层、二层而变为六层、八层,甚至到十层以上,以便使电子元件可以更密集的装设于印刷电路板上,缩小印刷电路板的面积,使电子产品的体积更小。
图1A是一种传统的四层印刷电路板的结构示意图。图1B是一种传统的四层印刷电路板结构的剖面图。
请同时参照图1A、1B,多层印刷电路板18由线路层10、接地层12、电源层14与线路层16以及各层之间的绝缘层11依序压合形成,线路层10、16上有布置好的线路(trace)(未示),电子元件19装设在线路层10上,并与线路层10上的线路电连接。电源层14与供应多层印刷电路板18电力的电源相连接,用以驱动多层印刷电路板18上的线路与装设于多层印刷电路板18上的电子元件19。而线路层10、16,电源层14及接地层12之间以贯孔(via)13彼此电连接。其中贯孔13由其周缘的镀层及填充其中的塞孔材质所组成,藉由镀层使得贯孔13二端的线路层10、16,电源层14或接地层12彼此电连接。将接地层12与电源层14配置在线路层10、16之间,是为了隔开线路层10、16,避免线路层10、16上的线路因距离太近产生串扰现象(cross talk)。
电子元件在工作的时候,会产生电磁波干扰附近其他电子元件的操作,称为电磁干扰现象。随着电子元件的集成度越来越高,功能日益强大,因此电子元件的操作速度也跟着越来越快,且操作频率也越来越高,使得电磁波的强度变强,造成电子元件间的电磁干扰现象更严重。另一方面,多层印刷电路板线路层上的线路在工作时也会有电磁波产生,且线路层位于整个多层印刷电路板结构的最外层,使得电磁波容易辐射出去。而且当电子元件的操作频率提高,多层印刷电路板上的线路操作频率也必须跟着提高,因此多层印刷电路板也会有电磁干扰现象增强的问题产生。
由于电磁干扰现象会对周围的电器产生影响,严重者甚至会造成安全上的危害,因此几乎所有国家对于电器用品所产生的电磁介入的效应均定有相当严格的规定。所以减少电磁干扰现象对大部分电器用品制造者而言都是一项非常重要的课题。
发明内容
本发明的目的是提供一种减少电磁干扰的多层印刷电路板,可以降低多层印刷电路板产生的电磁干扰现象。
为实现上述目的,本发明提供了一种减少电磁干扰的多层印刷电路板,由多层线路层、接地层、电源层及绝缘层叠合而成。而线路层、接地层及电源层间均以绝缘层间隔其中,以作为绝缘之用。多层印刷电路板的表层系配置接地层或电源层,以防止电磁干扰。线路层皆具有一线路区域及接地区域,而相邻线路层的线路区域彼此不相互重叠。
本发明将多层印刷电路板中的接地层或电源层配置于多层印刷电路板结构的最外层,而将线路层包覆在多层印刷电路板结构的内层,可以避免因线路层上的线路在工作时,辐射出电磁波而产生电磁干扰现象。
附图说明
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下,其中
图1A是一种传统的四层印刷电路板的结构示意图;
图1B是一种传统的四层印刷电路板结构的剖面图;
图2A是根据本发明一优选实施例的四层印刷电路板的结构示意图;
图2B是根据本发明一优选实施例的四层印刷电路板结构的剖面图;以及
图3是根据本发明另一优选实施例的印刷电路板的结构示意图。
具体实施方式
图2A是根据本发明一优选实施例的四层印刷电路板的结构示意图,图2B是根据本发明一优选实施例的四层印刷电路板结构的剖面图。
请同时参照图2A、2B,多层印刷电路板28由接地层20、线路层22、线路层24、电源层26以及各层之间的绝缘层34压合形成。线路层22、24上形成有布置好的线路(未示)。电源层26连接于向多层印刷电路板28供应电力的电源,驱动多层印刷电路板28上的线路与装设于多层印刷电路板28上的电子元件29。绝缘层34的材质包括玻璃环氧基树脂(FR-4、FR-5),或双顺丁烯二酸酰亚胺三嗪(Bismaleimide-Triazine,BT)等。而线路层22、24,电源层26及接地层20之间以贯孔36彼此电连接。其中贯孔36包括其周缘的镀层及填充其中的塞孔材质组成,藉由镀层使得贯孔36二端的线路层22、24与电源层26或接地层20彼此电连接。电子元件29装设在接地层20上,由绝缘层34中形成的贯孔36与线路层22、24的线路电连接。
此外,在线路层22、24的线路设计上分别定义出接地区域30、32及线路区域38、40,其中线路区域38、40在线路层22、24上的位置不相重叠。以本实施例为例,线路区域38形成在线路层22的右半平面,而线路区域40则形成在线路层24的左半平面上,如图2A所示。由于线路层22的线路区域38与线路层24的线路区域40并不重叠,因此更可以防止线路间的串扰。
在本实施例中,线路层22、24系配置于多层印刷电路板28结构的内层,外层则利用接地层20与电源层26包覆线路层22、24,这样的配置形式可以利用接地层20与电源层26把线路层22、24上的线路遮住,避免线路层22、24上的线路在工作时辐射出电磁波,可以改善因多层印刷电路板线路工作时,辐射出电磁波而引起的电磁干扰现象。
本发明将接地层与电源层配置于多层印刷电路板结构的表面,以避免线路层上的线路辐射出的电磁波产生电磁干扰现象,虽然本实施例所举的多层印刷电路板为四层结构,然而本发明并不局限于四层结构的多层印刷电路板,其他的多层印刷电路板如六层、八层或是更多的层数,同样也可应用本发明改善电磁干扰现象。至于线路层中接地区域与线路区域的配置也不局限于按上述左、右半边的规则配置。
应用本发明在较多层数的多层印刷电路板时,依照本发明印刷电路板的设计方式,分别将接地层或电源层配置于多层印刷电路板结构的最外层,将线路层配置于多层印刷电路板结构的内层,且相邻各线路层上的线路区域位置彼此不相重叠。不过在高层数的多层印刷电路板中,会有不只一层的接地层或是电源层,所以也可在最外层配置接地层或是电源层,而将线路层配置于多层印刷电路板结构的内层,其余的接地层或电源层穿插于线路层间,如此同样可以降低多层印刷电路板的电磁干扰现象及线路层间的串扰。
请参照图3,所示为依照本发明另一优选实施例的印刷电路板的结构示意图。再以六层印刷电路板70为例,其具有两个接地层50、60,一电源层56,及三个线路层52、54、58。依照本发明的设计原则,印刷电路板70的外层分别配置接地层50、60。而相邻线路层52、54分别具有线路区域52a、54a,以及接地区域52b、54b,其中线路区域52a、54a间彼此不相互重叠。至于线路层54及线路层58间,由于有电源层56阻隔,已能有效隔绝串扰现象,因此线路层54、58间的线路配置则不受限制。
由上述本发明优选实施例可知,应用本发明具有下列优点。将多层印刷电路板的接地层或电源层配置于多层印刷电路板结构的最外层,而将线路层包覆在多层印刷电路板结构的内层,可以避免因线路层上的线路在工作时辐射出电磁波而产生电磁干扰现象。而利用线路层间线路区域不相互重叠的设计,更可以防止线路层间的串扰现象。
虽然本发明已结合优选实施例进行了说明,然其并非用以限定本发明,对于业内人士来说,在不脱离本发明精神和范围的情况下,可作各种更改与润饰。
Claims (6)
1.一种多层印刷电路板,包括:
一接地层;
一电源层;
一第一线路层;
一第二线路层;
多层绝缘层;
所述多层印刷电路板由所述接地层、电源层、第一线路层、第二线路层及所述绝缘层叠合而形成,且相邻的接地层、电源层、第一线路层、第二线路层间配置所述绝缘层之一,以作为绝缘之用,所述接地层及电源层分别配置于所述多层印刷电路板的上下表面,其特征在于,
所述第一线路层上具有一接地区域与一线路区域;所述第二线路层具有一接地区域与线路区域;且所述第一线路层的线路区域与所述第二线路层的线路区域不互相重叠。
2.如权利要求1所述的多层印刷电路板,其特征在于,所述绝缘层的材质为BT、FR-4及FR-5中的一种。
3.一种多层印刷电路板,包括:
一接地层;
一电源层;
多层线路层;以及
多层绝缘层,该多层印刷电路板由所述接地层、电源层、线路层及绝缘层叠合而形成,且相邻的接地层、电源层、线路层间配置所述绝缘层之一,以作为绝缘之用,而所述接地层及电源层分别配置于该多层印刷电路板的上下表面,其特征在于,每一线路层上具有一接地区域及一线路区域,且相邻线路层的线路区域彼此不互相重叠。
4.如权利要求3所述的多层印刷电路板,其特征在于,所述绝缘层的材质为BT、FR-4及FR-5中的一种。
5.一种多层印刷电路板,所述多层印刷电路板包括:
多层接地层;
多层电源层;
多层线路层;以及
多层绝缘层,其中该多层印刷电路板由所述接地层、电源层、线路层及绝缘层叠合而形成,且相邻的接地层、电源层、线路层间配置所述绝缘层之一,以作为绝缘之用,其特征在于,该多层印刷电路板的上下表面分别配置所述接地层及所述电源层之一,每一线路层上皆具有一接地区域及一线路区域,且相邻线路层的线路区域彼此不互相重叠。
6.如权利要求5所述的多层印刷电路板,其特征在于,所述绝缘层的材质为BT、FR-4及FR-5中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001010158A CN1173611C (zh) | 2000-01-10 | 2000-01-10 | 多层印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001010158A CN1173611C (zh) | 2000-01-10 | 2000-01-10 | 多层印刷电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1304278A CN1304278A (zh) | 2001-07-18 |
CN1173611C true CN1173611C (zh) | 2004-10-27 |
Family
ID=4575749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001010158A Expired - Fee Related CN1173611C (zh) | 2000-01-10 | 2000-01-10 | 多层印刷电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1173611C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100531515C (zh) * | 2005-07-22 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 具有改良电源区块的印刷电路板 |
KR20080030851A (ko) | 2006-10-02 | 2008-04-07 | 삼성전자주식회사 | 개스킷 및 이를 갖는 표시장치 |
KR100817070B1 (ko) * | 2006-10-30 | 2008-03-26 | 삼성전자주식회사 | 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법 |
US8981763B2 (en) * | 2010-09-22 | 2015-03-17 | Infineon Technologies Ag | Di/dt current sensing |
CN102905465A (zh) * | 2011-07-26 | 2013-01-30 | 鸿富锦精密工业(深圳)有限公司 | 双面电路板结构 |
CN108575044B (zh) * | 2017-03-13 | 2023-01-24 | 富士康(昆山)电脑接插件有限公司 | 印刷电路板及其组件 |
CN113660764B (zh) * | 2020-05-12 | 2022-12-20 | 鹏鼎控股(深圳)股份有限公司 | 电路板 |
-
2000
- 2000-01-10 CN CNB001010158A patent/CN1173611C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1304278A (zh) | 2001-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7530167B2 (en) | Method of making a printed circuit board with low cross-talk noise | |
CN101365291B (zh) | 印制线路板及其设计方法以及一种终端产品主板 | |
US6840817B2 (en) | EMI suppression technique for RJ connectors with integrated magnetics | |
US7478472B2 (en) | Method of making circuitized substrate with signal wire shielding | |
CN202262021U (zh) | 六层电路板和电子终端 | |
CN1204573C (zh) | 多层电感器 | |
US20080173476A1 (en) | Embedded waveguide and embedded electromagnetic shielding | |
US8536464B2 (en) | Multilayer substrate | |
JP2010528482A (ja) | 干渉シールド電子機器モジュール及び同モジュールを提供する方法 | |
CN1842910A (zh) | 复合电子部件 | |
CN1173611C (zh) | 多层印刷电路板 | |
CN105657962A (zh) | 一种多层pcb电路板 | |
JP4125650B2 (ja) | Emiフィルタ | |
CN101983544A (zh) | 刚柔结合电路板及其制造方法 | |
US7679005B2 (en) | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same | |
US7209368B2 (en) | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making | |
CN1258955C (zh) | 多层印刷电路板 | |
CN204836777U (zh) | 一种多层高频盲孔pcb电路板 | |
CN2896794Y (zh) | 具有差动信号传输结构的线路板 | |
CN2682776Y (zh) | 电路基板干扰源的电磁波抑制及屏蔽结构 | |
JPH11298097A (ja) | プリント配線板 | |
CN1376021A (zh) | 具有内建电容的多层基板及其制造方法 | |
CN210670714U (zh) | 一种高速多层平面电路板 | |
KR100573494B1 (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
KR20080064620A (ko) | 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041027 Termination date: 20130110 |
|
CF01 | Termination of patent right due to non-payment of annual fee |