CN107316857A - 一种敏感电路结构及系统级芯片 - Google Patents
一种敏感电路结构及系统级芯片 Download PDFInfo
- Publication number
- CN107316857A CN107316857A CN201710598038.7A CN201710598038A CN107316857A CN 107316857 A CN107316857 A CN 107316857A CN 201710598038 A CN201710598038 A CN 201710598038A CN 107316857 A CN107316857 A CN 107316857A
- Authority
- CN
- China
- Prior art keywords
- metal
- metal cap
- sensitive circuit
- layer
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及抑制噪声的版图结构领域，尤其涉及一种用金属罩隔离噪声的方法，公开了一种敏感电路结构，包括多层金属层，所述多层金属层的底层设置为敏感电路层，顶层设置为金属罩；所述金属罩通过外置焊盘接地。所述金属罩的形状设置为网状。所述金属罩的金属线的宽度为10μm以上。在不增加版图面积的前提下，有效地抑制了噪声，提高了电路性能。
Description
技术领域
本发明涉及抑制噪声的结构领域，尤其涉及一种用金属罩隔离噪声的方法。
背景技术
在系统级芯片(SOC)里，通常存在各种各样的噪声，有来自开关电源的，也有来自数字芯片的，不一而足。然而芯片里面有些电路对噪声特别敏感，例如高精度时钟电路，噪声会造成时钟的偏移，导致输出的时钟信号不准确。因此需要尽量减小噪声对这些电路的影响。现在一般的做法是增加另外的噪声抑制电路，还有就是在版图上增大噪声敏感电路与噪声源的距离。这些做法增加了电路的复杂程度，版图面积也会增大，功耗和成本也随之提高。
发明内容
本发明的目的在于，解决现有技术中存在的上述不足之处，在不增加版图面积的前提下抑制噪声，提高电路性能。
为实现上述目的，一方面本发明提供了一种敏感电路结构，包括多层金属层，该多层金属层的底层设置为敏感电路层，顶层设置为金属罩；金属罩通过外置焊盘接地。
优选地，多层金属层为三层金属层，其底层金属层设置为敏感电路，顶层金属设置为第一金属罩，中间层设置为第二金属罩；第一金属罩和第二金属罩通过焊盘接地。
优选地，金属罩的形状设置为网状。
优选地，金属罩的金属线的宽度为10μm以上。
优选地，敏感电路为系统级芯片中对噪声敏感的电路，包括高精度时钟电路。
优选地，金属罩与外置焊盘的连接线宽度为3-8μm。
另一方面，本发明提供了一种系统级芯片，该系统级芯片包括一个或多个上述敏感电路结构，以及焊盘；敏感电路结构中的金属罩通过焊盘接地。
本发明的有益效果是：本发明将敏感电路结构中的多层金属层的底层设置为敏感电路层，顶层设置为金属罩；金属罩通过外置焊盘接地,金属罩形状设置为网状，在不增加版图面积的前提下，有效地抑制了噪声，提高了电路性能。
附图说明
图1为本发明实施例提供的一种敏感电路结构和外置焊盘位置俯视示意图；
图2为本发明实施例提供的一种敏感电路结构和外置焊盘的结构位置示意图；
图3为本发明实施例提供的另一种敏感电路结构和外置焊盘位置俯视示意图；
图4为本发明实施例提供的另一种敏感电路结构和外置焊盘的结构位置示意图；
图5为本发明实施例提供的一种敏感电路结构的金属层的结构示意图；
图6为本发明实施例提供的一种系统级芯片的结构示意图。
具体实施方式
下面我们以系统级芯片中对噪声敏感的高精度时钟电路结构为例，结合附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明实施例提供的一种敏感电路结构和外置焊盘位置俯视示意图；
图2为本发明实施例提供的一种敏感电路结构和外置焊盘的结构位置示意图；
在第一个实施例中，如图1和图2所示，该敏感电路包括两层金属层，底层为高精度时钟电路10,顶层设置一层金属罩30，然后金属罩30通过外置焊盘20接地，这样可以把外部的各种噪声隔开，避免对目标电路造成影响。
具体地，金属罩30的形状设置为网状，满足生产工艺有金属密度的要求。
具体地，金属罩30的金属线的宽度为10μm以上，可以增强噪声抑制的效果。
具体地，金属罩与外置焊盘的连接线宽度为3-8μm。
图3为本发明实施例提供的另一种敏感电路结构和外置焊盘位置俯视示意图；
图4为本发明实施例提供的另一种敏感电路结构和外置焊盘的结构位置示意图；
在第二个实施例中，如图3和图4所示，该电路结构包括三层金属层，底层为高精度时钟电路10,顶层金属层设置为第一金属罩31，中间层金属层设置为第二金属罩32，第一金属罩31和第二金属罩32通过金属线连接，第一金属罩31通过外置焊盘20接地，这样可以把外部的各种噪声隔开，避免对目标电路造成影响。
具体地，第一金属罩31和第二金属罩32的形状设置为网状，满足生产工艺有金属密度的要求。
具体地，第一金属罩31和第二金属罩32的金属线的宽度为10μm以上，可以增强噪声抑制的效果。
具体地，金属罩与外置焊盘的连接线宽度为3-8μm。
图5为本发明实施例提供的一种敏感电路结构的金属层的结构示意图。
在第三个实施例中，如图5所示，该敏感电路结构包含有金属层M1，金属层M2，金属层M3，金属层M4，金属层M5共5层金属层，底层的M1、M2和M3作为底层金属层，设置为敏感电路，顶层的M5设置为第一金属罩，中间的M4设置为第二金属罩。
需要说明的而是，我们在以上实施例中所提到的底层金属层，顶层金属层，中间层金属层指的是相对位置，并不是单指一层金属层，具体的层数要根据实际工艺来确定。
图6为本发明实施例提供的一种系统级芯片的结构示意图，如图6所示，该系统级芯片，包括敏感电路结构A、敏感电路结构B、敏感电路结构C和敏感电路结构D,以及焊盘，敏感电路结构中的金属罩通过焊盘接地。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种敏感电路结构，包括多层金属层，其特征在于：所述多层金属层的底层设置为敏感电路层，顶层设置为金属罩；所述金属罩通过外置焊盘接地。
2.根据权利要求1所述的结构，其特征在于，所述多层金属层为三层金属层，其底层金属层设置为敏感电路，顶层金属设置为第一金属罩，中间层设置为第二金属罩；所述第一金属罩和所述第二金属罩通过焊盘接地。
3.根据权利要求1或2所述的结构，其特征在于，所述金属罩的形状设置为网状。
4.根据权利要求1或2所述的结构，其特征在于，所述金属罩的金属线的宽度为10μm以上。
5.根据权利要求1或2所述的结构，其特征在于，所述敏感电路为系统级芯片中对噪声敏感的电路，包括高精度时钟电路。
6.根据权利要求1或2所述的结构，其特征在于，所述金属罩与所述外置焊盘的连接线宽度为3-8μm。
7.一种系统级芯片，其特征在于：包括一个或多个如权利要求1-6中任一权利要求所述的敏感电路结构，以及焊盘；所述敏感电路结构中的金属罩通过所述焊盘接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710598038.7A CN107316857A (zh) | 2017-07-20 | 2017-07-20 | 一种敏感电路结构及系统级芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710598038.7A CN107316857A (zh) | 2017-07-20 | 2017-07-20 | 一种敏感电路结构及系统级芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107316857A true CN107316857A (zh) | 2017-11-03 |
Family
ID=60179060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710598038.7A Pending CN107316857A (zh) | 2017-07-20 | 2017-07-20 | 一种敏感电路结构及系统级芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107316857A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106208A (zh) * | 2006-07-14 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 半导体集成电路中的波导以及电磁波屏蔽 |
| CN101174611A (zh) * | 2006-10-30 | 2008-05-07 | 三星电子株式会社 | 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法 |
| CN102543947A (zh) * | 2004-05-13 | 2012-07-04 | Nxp股份有限公司 | 包括金属网结构的半导体集成电路及其制造方法 |
| CN207134354U (zh) * | 2017-07-20 | 2018-03-23 | 无锡中感微电子股份有限公司 | 一种敏感电路结构及系统级芯片 |
-
2017
- 2017-07-20 CN CN201710598038.7A patent/CN107316857A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543947A (zh) * | 2004-05-13 | 2012-07-04 | Nxp股份有限公司 | 包括金属网结构的半导体集成电路及其制造方法 |
| CN101106208A (zh) * | 2006-07-14 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 半导体集成电路中的波导以及电磁波屏蔽 |
| CN101174611A (zh) * | 2006-10-30 | 2008-05-07 | 三星电子株式会社 | 多接地屏蔽的半导体封装、其制造方法及防止噪声的方法 |
| CN207134354U (zh) * | 2017-07-20 | 2018-03-23 | 无锡中感微电子股份有限公司 | 一种敏感电路结构及系统级芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11232898B2 (en) | Coil component | |
| US9885762B2 (en) | Magnetic shielded package having magnetic shield members | |
| CN202871784U (zh) | 屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装 | |
| US9073747B2 (en) | MEMS microphone and electronic equipment having the MEMS microphone | |
| US8319117B2 (en) | Printed circuit board | |
| US9257955B2 (en) | Common mode noise reduction circuit | |
| SG166725A1 (en) | Semiconductor device and method of forming 3d inductor from prefabricated pillar frame | |
| CN207134354U (zh) | 一种敏感电路结构及系统级芯片 | |
| JP6272749B2 (ja) | コモンモードフィルタ及びその製造方法 | |
| KR20160109018A (ko) | 터치 센서 | |
| TW201715706A (zh) | 積體電路 | |
| JP6579111B2 (ja) | 半導体集積回路装置 | |
| CN204155239U (zh) | 一种抗静电的触摸屏模组 | |
| CN107316857A (zh) | 一种敏感电路结构及系统级芯片 | |
| KR20070031257A (ko) | 반도체 ｉｃ 내장 모듈 | |
| US11380623B2 (en) | Shield to protect vias from electromagnetic interference | |
| CN207150829U (zh) | 一种改进的麦克风混合封装结构及数字麦克风 | |
| US20130045574A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN104239632B (zh) | 一种减少vga走线串扰影响信号的方法 | |
| CN104333974A (zh) | 防电磁波干扰的软硬结合板 | |
| CN203305583U (zh) | 音箱箱体板材 | |
| CN203658400U (zh) | 一种数模混合芯片晶圆级测试的探卡公板 | |
| CN102956622B (zh) | 一种电感结构 | |
| CN203629599U (zh) | 屏蔽结构 | |
| CN105845398B (zh) | 一种电感屏蔽环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |